JPH04369271A - 薄膜トランジスタ - Google Patents
薄膜トランジスタInfo
- Publication number
- JPH04369271A JPH04369271A JP17043891A JP17043891A JPH04369271A JP H04369271 A JPH04369271 A JP H04369271A JP 17043891 A JP17043891 A JP 17043891A JP 17043891 A JP17043891 A JP 17043891A JP H04369271 A JPH04369271 A JP H04369271A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- semiconductor thin
- source
- film transistor
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 141
- 239000004065 semiconductor Substances 0.000 claims abstract description 80
- 239000012535 impurity Substances 0.000 claims abstract description 48
- 239000010410 layer Substances 0.000 claims description 26
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 13
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 9
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 9
- 230000001629 suppression Effects 0.000 claims description 8
- 239000002356 single layer Substances 0.000 claims description 2
- 239000010408 film Substances 0.000 abstract description 23
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 11
- 229920005591 polysilicon Polymers 0.000 abstract description 11
- 239000000758 substrate Substances 0.000 abstract description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 6
- 239000011521 glass Substances 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- 239000010453 quartz Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000002365 multiple layer Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】この発明は薄膜トランジスタに関
する。
する。
【0002】
【従来の技術】例えばコプラナ型の薄膜トランジスタは
、一般に、シリコン、石英、耐熱性ガラス等からなる基
板上に直接または酸化シリコンや窒化シリコン等からな
る下地絶縁性薄膜を介してポリシリコン等からなる半導
体薄膜を設け、この半導体薄膜を酸化シリコンや窒化シ
リコン等からなるゲート絶縁膜で覆い、半導体薄膜のチ
ャネル領域に対応する部分のゲート絶縁膜上にゲート電
極を設け、このゲート電極の両側における半導体薄膜に
不純物が高濃度に含有されたn型またはp型のソース・
ドレイン領域を設け、ゲート絶縁膜上にコンタクトホー
ルを介してソース・ドレイン領域と接続されるソース・
ドレイン電極を設けた構造となっている。
、一般に、シリコン、石英、耐熱性ガラス等からなる基
板上に直接または酸化シリコンや窒化シリコン等からな
る下地絶縁性薄膜を介してポリシリコン等からなる半導
体薄膜を設け、この半導体薄膜を酸化シリコンや窒化シ
リコン等からなるゲート絶縁膜で覆い、半導体薄膜のチ
ャネル領域に対応する部分のゲート絶縁膜上にゲート電
極を設け、このゲート電極の両側における半導体薄膜に
不純物が高濃度に含有されたn型またはp型のソース・
ドレイン領域を設け、ゲート絶縁膜上にコンタクトホー
ルを介してソース・ドレイン領域と接続されるソース・
ドレイン電極を設けた構造となっている。
【0003】
【発明が解決しようとする課題】しかしながら、このよ
うな薄膜トランジスタでは、リーク電流を小さくするた
めにカットオフ電流を十分に低減しようとすると、これ
にほぼ比例してオン電流も低減してしまうので、カット
オフ電流の低減に制約を受けるという問題があった。こ
れは、薄膜トランジスタのしきい値電圧から測定したゲ
ート電圧を一定にしたときのオン電流の絶対値が半導体
薄膜のバルク的性質(主として電界効果移動度に反映さ
れる)によって決定されるのに対し、カットオフ電流が
下地絶縁性薄膜と半導体薄膜との界面状態、半導体薄膜
のバルク的性質および半導体薄膜とゲート絶縁膜との界
面状態等によって決定されるということに起因し、また
下地絶縁性薄膜と半導体薄膜との界面状態が半導体薄膜
のバルク的性質や半導体薄膜とゲート絶縁膜との界面状
態等に悪影響を及ぼすということに起因している。この
発明の目的は、オン電流に大きな影響を与えることなく
、カットオフ電流を十分に低減することのできる薄膜ト
ランジスタを提供することにある。
うな薄膜トランジスタでは、リーク電流を小さくするた
めにカットオフ電流を十分に低減しようとすると、これ
にほぼ比例してオン電流も低減してしまうので、カット
オフ電流の低減に制約を受けるという問題があった。こ
れは、薄膜トランジスタのしきい値電圧から測定したゲ
ート電圧を一定にしたときのオン電流の絶対値が半導体
薄膜のバルク的性質(主として電界効果移動度に反映さ
れる)によって決定されるのに対し、カットオフ電流が
下地絶縁性薄膜と半導体薄膜との界面状態、半導体薄膜
のバルク的性質および半導体薄膜とゲート絶縁膜との界
面状態等によって決定されるということに起因し、また
下地絶縁性薄膜と半導体薄膜との界面状態が半導体薄膜
のバルク的性質や半導体薄膜とゲート絶縁膜との界面状
態等に悪影響を及ぼすということに起因している。この
発明の目的は、オン電流に大きな影響を与えることなく
、カットオフ電流を十分に低減することのできる薄膜ト
ランジスタを提供することにある。
【0004】
【課題を解決するための手段】この発明は、単層または
複数層の半導体薄膜に一導電型の不純物が高濃度に含有
されたソース・ドレイン領域を設けると共に該ソース・
ドレイン領域の一面にカットオフ電流抑制層を結合した
ものである。
複数層の半導体薄膜に一導電型の不純物が高濃度に含有
されたソース・ドレイン領域を設けると共に該ソース・
ドレイン領域の一面にカットオフ電流抑制層を結合した
ものである。
【0005】
【作用】この発明によれば、ソース・ドレイン領域の一
面にカットオフ電流抑制層を結合しているので、オン電
流に大きな影響を与えることなく、カットオフ電流を十
分に低減することができる。
面にカットオフ電流抑制層を結合しているので、オン電
流に大きな影響を与えることなく、カットオフ電流を十
分に低減することができる。
【0006】
【実施例】図1はこの発明をコプラナ型の薄膜トランジ
スタに適用した場合の一例を示したものである。この薄
膜トランジスタでは、シリコン、石英、耐熱性ガラス等
からなる基板1の上面に酸化シリコンや窒化シリコン等
からなる下地絶縁性薄膜2が設けられている。下地絶縁
性薄膜2の上面には後で詳述するカットオフ電流抑制層
3が設けられている。カットオフ電流抑制層3の上面の
所定の個所にはポリシリコン等からなる半導体薄膜4が
設けられている。半導体薄膜4およびカットオフ電流抑
制層3の上面には酸化シリコンや窒化シリコン等からな
るゲート絶縁膜5が設けられている。半導体薄膜4のチ
ャネル領域6に対応する部分のゲート絶縁膜5の上面に
はアルミニウムからなるゲート電極7が設けられている
。ゲート電極7の両側における半導体薄膜4にはイオン
注入や熱拡散等により不純物を高濃度に含有されたソー
ス・ドレイン領域8が設けられている。カットオフ電流
抑制層3は、ソース・ドレイン領域8と反対の導電型の
不純物(ソース・ドレイン領域8がn型の場合にはp型
の不純物、p型の場合にはn型の不純物)が含有された
アモルファスシリコンまたはポリシリコンの半導体薄膜
からなっている。半導体薄膜4のソース・ドレイン領域
8に対応する部分のゲート絶縁膜5にはコンタクトホー
ル9が設けられている。ゲート絶縁膜5の上面にはアル
ミニウムからなるソース・ドレイン電極10がコンタク
トホール9を介して半導体薄膜4のソース・ドレイン領
域8と接続されて設けられている。
スタに適用した場合の一例を示したものである。この薄
膜トランジスタでは、シリコン、石英、耐熱性ガラス等
からなる基板1の上面に酸化シリコンや窒化シリコン等
からなる下地絶縁性薄膜2が設けられている。下地絶縁
性薄膜2の上面には後で詳述するカットオフ電流抑制層
3が設けられている。カットオフ電流抑制層3の上面の
所定の個所にはポリシリコン等からなる半導体薄膜4が
設けられている。半導体薄膜4およびカットオフ電流抑
制層3の上面には酸化シリコンや窒化シリコン等からな
るゲート絶縁膜5が設けられている。半導体薄膜4のチ
ャネル領域6に対応する部分のゲート絶縁膜5の上面に
はアルミニウムからなるゲート電極7が設けられている
。ゲート電極7の両側における半導体薄膜4にはイオン
注入や熱拡散等により不純物を高濃度に含有されたソー
ス・ドレイン領域8が設けられている。カットオフ電流
抑制層3は、ソース・ドレイン領域8と反対の導電型の
不純物(ソース・ドレイン領域8がn型の場合にはp型
の不純物、p型の場合にはn型の不純物)が含有された
アモルファスシリコンまたはポリシリコンの半導体薄膜
からなっている。半導体薄膜4のソース・ドレイン領域
8に対応する部分のゲート絶縁膜5にはコンタクトホー
ル9が設けられている。ゲート絶縁膜5の上面にはアル
ミニウムからなるソース・ドレイン電極10がコンタク
トホール9を介して半導体薄膜4のソース・ドレイン領
域8と接続されて設けられている。
【0007】このように、この薄膜トランジスタでは、
下地絶縁性薄膜2と半導体薄膜4のソース・ドレイン領
域8との間に、ソース・ドレイン領域8と反対の導電型
の不純物が含有された半導体薄膜からなるカットオフ電
流抑制層3を設けているので、オン電流に大きな影響を
与えることなく、カットオフ電流を十分に低減すること
ができる。特に、カットオフ電流抑制層3に、半導体薄
膜4のソース・ドレイン領域8に含有された不純物イオ
ンと逆導電型の不純物イオンが含有されている場合には
、ソース領域またはドレイン領域8との界面にドレイン
電流の向きとは逆向きのダイオードを形成することとな
り、その効果は大変に大きいものとなる。
下地絶縁性薄膜2と半導体薄膜4のソース・ドレイン領
域8との間に、ソース・ドレイン領域8と反対の導電型
の不純物が含有された半導体薄膜からなるカットオフ電
流抑制層3を設けているので、オン電流に大きな影響を
与えることなく、カットオフ電流を十分に低減すること
ができる。特に、カットオフ電流抑制層3に、半導体薄
膜4のソース・ドレイン領域8に含有された不純物イオ
ンと逆導電型の不純物イオンが含有されている場合には
、ソース領域またはドレイン領域8との界面にドレイン
電流の向きとは逆向きのダイオードを形成することとな
り、その効果は大変に大きいものとなる。
【0008】次に、図2はこの発明をLDD(Ligh
tly Doped Drain)構造のコプラナ型の
薄膜トランジスタに適用した場合の一例を示したもので
ある。この図において、図1と同一部分には同一の符号
を付し、その説明を適宜省略する。この薄膜トランジス
タでは、チャネル領域6の両側に不純物濃度の低いソー
ス・ドレイン領域8aが形成され、この不純物濃度の低
いソース・ドレイン領域8aの上面側に不純物濃度の高
いソース・ドレイン領域8bが形成され、この不純物濃
度の高いソース・ドレイン領域8bにソース・ドレイン
電極10が接続された構造となっている。この薄膜トラ
ンジスタでは、前述のコプラナ型の薄膜トランジスタの
場合と同様に、オン電流に大きな影響を与えることなく
、カットオフ電流を十分に低減することができ、その上
、不純物濃度の低いソース・ドレイン領域8aによって
高電界を緩和することができるので、耐圧の向上を図る
ことができる。
tly Doped Drain)構造のコプラナ型の
薄膜トランジスタに適用した場合の一例を示したもので
ある。この図において、図1と同一部分には同一の符号
を付し、その説明を適宜省略する。この薄膜トランジス
タでは、チャネル領域6の両側に不純物濃度の低いソー
ス・ドレイン領域8aが形成され、この不純物濃度の低
いソース・ドレイン領域8aの上面側に不純物濃度の高
いソース・ドレイン領域8bが形成され、この不純物濃
度の高いソース・ドレイン領域8bにソース・ドレイン
電極10が接続された構造となっている。この薄膜トラ
ンジスタでは、前述のコプラナ型の薄膜トランジスタの
場合と同様に、オン電流に大きな影響を与えることなく
、カットオフ電流を十分に低減することができ、その上
、不純物濃度の低いソース・ドレイン領域8aによって
高電界を緩和することができるので、耐圧の向上を図る
ことができる。
【0009】次に、図3はこの発明をスタガ型の薄膜ト
ランジスタに適用した場合の一例を示したものである。 この薄膜トランジスタでは、シリコン、石英、耐熱性ガ
ラス等からなる基板21の上面に酸化シリコンや窒化シ
リコン等からなる下地絶縁性薄膜22が設けられている
。下地絶縁性薄膜22の上面の所定の個所には後で詳述
するカットオフ電流抑制層23が設けられている。カッ
トオフ電流抑制層23の上面の両側には不純物を高濃度
に含有されたポリシリコン等からなるソース・ドレイン
用半導体薄膜24が設けられている。カットオフ電流抑
制層23は、ソース・ドレイン用半導体薄膜24と反対
の導電型の不純物(ソース・ドレイン用半導体薄膜24
がn型の場合にはp型の不純物、p型の場合にはn型の
不純物)が含有されたアモルファスシリコンまたはポリ
シリコンの半導体薄膜からなっている。左側のソース・
ドレイン用半導体薄膜24の右側の上面、右側のソース
・ドレイン用半導体薄膜24の左側の上面および両ソー
ス・ドレイン用半導体薄膜24間におけるカットオフ電
流抑制層23の上面にはポリシリコン等からなるチャネ
ル用半導体薄膜25が設けられている。チャネル用半導
体薄膜25、ソース・ドレイン用半導体薄膜24および
下地絶縁性薄膜22の上面には酸化シリコンや窒化シリ
コン等からなるゲート絶縁膜26が設けられている。 両ソース・ドレイン用半導体薄膜24間におけるチャネ
ル用半導体薄膜25に対応する部分のゲート絶縁膜26
の上面にはアルミニウムからなるゲート電極27が設け
られている。ソース・ドレイン用半導体薄膜24に対応
する部分のゲート絶縁膜26にはコンタクトホール28
が設けられている。ゲート絶縁膜26の上面にはアルミ
ニウムからなるソース・ドレイン電極29がコンタクト
ホール28を介してソース・ドレイン用半導体薄膜24
と接続されて設けられている。
ランジスタに適用した場合の一例を示したものである。 この薄膜トランジスタでは、シリコン、石英、耐熱性ガ
ラス等からなる基板21の上面に酸化シリコンや窒化シ
リコン等からなる下地絶縁性薄膜22が設けられている
。下地絶縁性薄膜22の上面の所定の個所には後で詳述
するカットオフ電流抑制層23が設けられている。カッ
トオフ電流抑制層23の上面の両側には不純物を高濃度
に含有されたポリシリコン等からなるソース・ドレイン
用半導体薄膜24が設けられている。カットオフ電流抑
制層23は、ソース・ドレイン用半導体薄膜24と反対
の導電型の不純物(ソース・ドレイン用半導体薄膜24
がn型の場合にはp型の不純物、p型の場合にはn型の
不純物)が含有されたアモルファスシリコンまたはポリ
シリコンの半導体薄膜からなっている。左側のソース・
ドレイン用半導体薄膜24の右側の上面、右側のソース
・ドレイン用半導体薄膜24の左側の上面および両ソー
ス・ドレイン用半導体薄膜24間におけるカットオフ電
流抑制層23の上面にはポリシリコン等からなるチャネ
ル用半導体薄膜25が設けられている。チャネル用半導
体薄膜25、ソース・ドレイン用半導体薄膜24および
下地絶縁性薄膜22の上面には酸化シリコンや窒化シリ
コン等からなるゲート絶縁膜26が設けられている。 両ソース・ドレイン用半導体薄膜24間におけるチャネ
ル用半導体薄膜25に対応する部分のゲート絶縁膜26
の上面にはアルミニウムからなるゲート電極27が設け
られている。ソース・ドレイン用半導体薄膜24に対応
する部分のゲート絶縁膜26にはコンタクトホール28
が設けられている。ゲート絶縁膜26の上面にはアルミ
ニウムからなるソース・ドレイン電極29がコンタクト
ホール28を介してソース・ドレイン用半導体薄膜24
と接続されて設けられている。
【0010】このように、この薄膜トランジスタでは、
下地絶縁性薄膜22とソース・ドレイン用半導体薄膜2
4との間に、ソース・ドレイン用半導体薄膜24と反対
の導電型の不純物が含有された半導体薄膜からなるカッ
トオフ電流抑制層23を設けているので、オン電流に大
きな影響を与えることなく、カットオフ電流を十分に低
減することができる。
下地絶縁性薄膜22とソース・ドレイン用半導体薄膜2
4との間に、ソース・ドレイン用半導体薄膜24と反対
の導電型の不純物が含有された半導体薄膜からなるカッ
トオフ電流抑制層23を設けているので、オン電流に大
きな影響を与えることなく、カットオフ電流を十分に低
減することができる。
【0011】次に、図4はこの発明をLDD構造のスタ
ガ型の薄膜トランジスタに適用した場合の一例を示した
ものである。この図において、図3と同一部分には同一
の符号を付し、その説明を適宜省略する。この薄膜トラ
ンジスタでは、図3の実施例に対し、ソース・ドレイン
用半導体薄膜24を低濃度不純物領域24aと高濃度不
純物領域24bとの積層構造となした点でのみ相違する
。カットオフ電流抑制層23は低濃度不純物領域24a
に面して形成される。低濃度不純物領域24aと高濃度
不純物領域24bはイオン打込みの深さを変えて形成す
ることもできるし、低濃度不純物雰囲気中および高濃度
不純物雰囲気中でそれぞれCVDにより成膜することも
できる。この薄膜トランジスタでは、前述のスタガ型の
薄膜トランジスタの場合と同様に、オン電流に大きな影
響を与えることなく、カットオフ電流を十分に低減する
ことができ、その上、低濃度の不純物を含有されたソー
ス・ドレイン用半導体薄膜24aによって高電界を緩和
することができるので、耐圧の向上を図ることができる
。
ガ型の薄膜トランジスタに適用した場合の一例を示した
ものである。この図において、図3と同一部分には同一
の符号を付し、その説明を適宜省略する。この薄膜トラ
ンジスタでは、図3の実施例に対し、ソース・ドレイン
用半導体薄膜24を低濃度不純物領域24aと高濃度不
純物領域24bとの積層構造となした点でのみ相違する
。カットオフ電流抑制層23は低濃度不純物領域24a
に面して形成される。低濃度不純物領域24aと高濃度
不純物領域24bはイオン打込みの深さを変えて形成す
ることもできるし、低濃度不純物雰囲気中および高濃度
不純物雰囲気中でそれぞれCVDにより成膜することも
できる。この薄膜トランジスタでは、前述のスタガ型の
薄膜トランジスタの場合と同様に、オン電流に大きな影
響を与えることなく、カットオフ電流を十分に低減する
ことができ、その上、低濃度の不純物を含有されたソー
ス・ドレイン用半導体薄膜24aによって高電界を緩和
することができるので、耐圧の向上を図ることができる
。
【0012】次に、図5はこの発明を逆スタガ型の薄膜
トランジスタに適用した場合の一例を示したものである
。この薄膜トランジスタでは、シリコン、石英、耐熱性
ガラス等からなる基板31の上面に酸化シリコンや窒化
シリコン等からなる下地絶縁性薄膜32が設けられてい
る。下地絶縁性薄膜32の上面の所定の個所にはアルミ
ニウムからなるゲート電極33が設けられている。ゲー
ト電極33および下地絶縁性薄膜32の上面には酸化シ
リコンや窒化シリコン等からなるゲート絶縁膜34が設
けられている。ゲート絶縁膜34の上面の所定の個所に
はポリシリコン等からなるチャネル用半導体薄膜35が
設けられている。チャネル用半導体薄膜35の上面の両
側には不純物を高濃度に含有されたポリシリコン等から
なるソース・ドレイン用半導体薄膜36が設けられてい
る。左側のソース・ドレイン用半導体薄膜36の右端部
の上面、右側のソース・ドレイン用半導体薄膜36の左
端部の上面および両ソース・ドレイン用半導体薄膜36
間におけるチャネル用半導体薄膜35の上面にはカット
オフ電流抑制層37が設けられている。カットオフ電流
抑制層37は、ソース・ドレイン用半導体薄膜36と反
対の導電型の不純物(ソース・ドレイン用半導体薄膜3
6がn型の場合にはp型の不純物、p型の場合にはn型
の不純物)が含有されたアモルファスシリコンまたはポ
リシリコンの半導体薄膜からなっている。カットオフ電
流抑制層37およびソース・ドレイン用半導体薄膜36
等の上面にはPSG等からなるパッシベーション薄膜3
8が設けられている。ソース・ドレイン用半導体薄膜3
6に対応する部分のパッシベーション薄膜38にはコン
タクトホール39が設けられている。パッシベーション
薄膜38の上面にはアルミニウムからなるソース・ドレ
イン電極40がコンタクトホール39を介してソース・
ドレイン用半導体薄膜36と接続されて設けられている
。つまり、この実施例では、カットオフ電流抑制層37
はチャネル用半導体薄膜35およびソース・ドレイン用
半導体薄膜36のソース・ドレイン電極40間部分のみ
に対応して形成されている。
トランジスタに適用した場合の一例を示したものである
。この薄膜トランジスタでは、シリコン、石英、耐熱性
ガラス等からなる基板31の上面に酸化シリコンや窒化
シリコン等からなる下地絶縁性薄膜32が設けられてい
る。下地絶縁性薄膜32の上面の所定の個所にはアルミ
ニウムからなるゲート電極33が設けられている。ゲー
ト電極33および下地絶縁性薄膜32の上面には酸化シ
リコンや窒化シリコン等からなるゲート絶縁膜34が設
けられている。ゲート絶縁膜34の上面の所定の個所に
はポリシリコン等からなるチャネル用半導体薄膜35が
設けられている。チャネル用半導体薄膜35の上面の両
側には不純物を高濃度に含有されたポリシリコン等から
なるソース・ドレイン用半導体薄膜36が設けられてい
る。左側のソース・ドレイン用半導体薄膜36の右端部
の上面、右側のソース・ドレイン用半導体薄膜36の左
端部の上面および両ソース・ドレイン用半導体薄膜36
間におけるチャネル用半導体薄膜35の上面にはカット
オフ電流抑制層37が設けられている。カットオフ電流
抑制層37は、ソース・ドレイン用半導体薄膜36と反
対の導電型の不純物(ソース・ドレイン用半導体薄膜3
6がn型の場合にはp型の不純物、p型の場合にはn型
の不純物)が含有されたアモルファスシリコンまたはポ
リシリコンの半導体薄膜からなっている。カットオフ電
流抑制層37およびソース・ドレイン用半導体薄膜36
等の上面にはPSG等からなるパッシベーション薄膜3
8が設けられている。ソース・ドレイン用半導体薄膜3
6に対応する部分のパッシベーション薄膜38にはコン
タクトホール39が設けられている。パッシベーション
薄膜38の上面にはアルミニウムからなるソース・ドレ
イン電極40がコンタクトホール39を介してソース・
ドレイン用半導体薄膜36と接続されて設けられている
。つまり、この実施例では、カットオフ電流抑制層37
はチャネル用半導体薄膜35およびソース・ドレイン用
半導体薄膜36のソース・ドレイン電極40間部分のみ
に対応して形成されている。
【0013】このように、この薄膜トランジスタでは、
ソース・ドレイン用半導体薄膜36とパッシベーション
薄膜38との間に、ソース・ドレイン用半導体薄膜36
と反対の導電型の不純物が含有された半導体薄膜からな
るカットオフ電流抑制層37を設けているので、オン電
流に大きな影響を与えることなく、カットオフ電流を十
分に低減することができる。
ソース・ドレイン用半導体薄膜36とパッシベーション
薄膜38との間に、ソース・ドレイン用半導体薄膜36
と反対の導電型の不純物が含有された半導体薄膜からな
るカットオフ電流抑制層37を設けているので、オン電
流に大きな影響を与えることなく、カットオフ電流を十
分に低減することができる。
【0014】次に、図6はこの発明をLDD構造の逆ス
タガ型の薄膜トランジスタに適用した場合の一例を示し
たものである。この図において、図5と同一部分には同
一の符号を付し、その説明を適宜省略する。この薄膜ト
ランジスタでは、図5の実施例に対し、ソース・ドレイ
ン用半導体薄膜36を低濃度不純物領域36aと高濃度
不純物領域36bからなるLDD構造となした点でのみ
相違する。この場合、ソース・ドレイン電極40に接合
される領域を高濃度不純物領域36bとなし、その内側
に位置する領域を低濃度不純物領域36aとなす。カッ
トオフ電流抑制層37はチャネル用半導体薄膜35のチ
ャネル領域と、ソース・ドレイン用半導体薄膜36の低
濃度不純物領域36aにのみ対応して形成されている。 この薄膜トランジスタでは、前述の逆スタガ型の薄膜ト
ランジスタの場合と同様に、オン電流に大きな影響を与
えることなく、カットオフ電流を十分に低減することが
でき、その上、低濃度の不純物が含有されたソース・ド
レイン用半導体薄膜36aによって高電界を緩和するこ
とができるので、耐圧の向上を図ることができる。
タガ型の薄膜トランジスタに適用した場合の一例を示し
たものである。この図において、図5と同一部分には同
一の符号を付し、その説明を適宜省略する。この薄膜ト
ランジスタでは、図5の実施例に対し、ソース・ドレイ
ン用半導体薄膜36を低濃度不純物領域36aと高濃度
不純物領域36bからなるLDD構造となした点でのみ
相違する。この場合、ソース・ドレイン電極40に接合
される領域を高濃度不純物領域36bとなし、その内側
に位置する領域を低濃度不純物領域36aとなす。カッ
トオフ電流抑制層37はチャネル用半導体薄膜35のチ
ャネル領域と、ソース・ドレイン用半導体薄膜36の低
濃度不純物領域36aにのみ対応して形成されている。 この薄膜トランジスタでは、前述の逆スタガ型の薄膜ト
ランジスタの場合と同様に、オン電流に大きな影響を与
えることなく、カットオフ電流を十分に低減することが
でき、その上、低濃度の不純物が含有されたソース・ド
レイン用半導体薄膜36aによって高電界を緩和するこ
とができるので、耐圧の向上を図ることができる。
【0015】
【発明の効果】以上説明したように、この発明によれば
、ソース・ドレイン領域の一面にカットオフ電流抑制層
を結合しているので、オン電流に大きな影響を与えるこ
となく、カットオフ電流を十分に低減することができる
。
、ソース・ドレイン領域の一面にカットオフ電流抑制層
を結合しているので、オン電流に大きな影響を与えるこ
となく、カットオフ電流を十分に低減することができる
。
【図1】この発明をコプラナ型の薄膜トランジスタに適
用した場合の一例の断面図。
用した場合の一例の断面図。
【図2】この発明をLDD構造のコプラナ型の薄膜トラ
ンジスタに適用した場合の一例の断面図。
ンジスタに適用した場合の一例の断面図。
【図3】この発明をスタガ型の薄膜トランジスタに適用
した場合の一例の断面図。
した場合の一例の断面図。
【図4】この発明をLDD構造のスタガ型の薄膜トラン
ジスタに適用した場合の一例の断面図。
ジスタに適用した場合の一例の断面図。
【図5】この発明を逆スタガコプラナ型の薄膜トランジ
スタに適用した場合の一例の断面図。
スタに適用した場合の一例の断面図。
【図6】この発明をLDD構造の逆スタガコプラナ型の
薄膜トランジスタに適用した場合の一例の断面図。
薄膜トランジスタに適用した場合の一例の断面図。
1 基板
2 下地絶縁性薄膜
3 カットオフ電流抑制層
4 半導体薄膜
5 ゲート絶縁膜
6 チャネル領域
7 ゲート電極
8 ソース・ドレイン領域
10 ソース・ドレイン電極
Claims (10)
- 【請求項1】 単層または複数層の半導体薄膜に一導
電型の不純物が高濃度に含有されたソース・ドレイン領
域を設けると共に該ソース・ドレイン領域の一面にカッ
トオフ電流抑制層を結合したことを特徴とする薄膜トラ
ンジスタ。 - 【請求項2】 前記カットオフ電流抑制層は他導電型
の不純物が含有された半導体薄膜からなることを特徴と
する請求項1記載の薄膜トランジスタ。 - 【請求項3】 酸化シリコンや窒化シリコン等からな
る下地絶縁性薄膜を備えていることを特徴とする請求項
1記載の薄膜トランジスタ。 - 【請求項4】 前記半導体薄膜のソース・ドレイン領
域は高濃度不純物領域と該高濃度不純物領域周囲の低濃
度不純物領域からなるLDD構造であることを特徴とす
る請求項1記載の薄膜トランジスタ。 - 【請求項5】 コプラナ型であることを特徴とする請
求項1記載の薄膜トランジスタ。 - 【請求項6】 前記半導体薄膜はチャネル用半導体薄
膜とソースおよびドレイン用半導体薄膜の積層構造を有
することを特徴とする請求項1記載の薄膜トランジスタ
。 - 【請求項7】 ソースおよびドレイン用半導体薄膜は
高濃度不純物領域と低濃度不純物領域の積層構造とされ
ていることを特徴とする請求項1記載の薄膜トランジス
タ。 - 【請求項8】 前記カットオフ電流抑制層は前記半導
体薄膜のソース・ドレイン電極間部分のみに対応して形
成されていることを特徴とする請求項1記載の薄膜トラ
ンジスタ。 - 【請求項9】 前記半導体薄膜はチャネル用半導体薄
膜と、低濃度不純物領域および高濃度不純物領域からな
るソースおよびドレイン用半導体薄膜の積層構造を有す
ることを特徴とする請求項1記載の薄膜トランジスタ。 - 【請求項10】 前記カットオフ電流抑制層は前記半
導体薄膜のソース・ドレイン電極間部分のみに対応して
形成されていることを特徴とする請求項9記載の薄膜ト
ランジスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17043891A JPH04369271A (ja) | 1991-06-17 | 1991-06-17 | 薄膜トランジスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17043891A JPH04369271A (ja) | 1991-06-17 | 1991-06-17 | 薄膜トランジスタ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04369271A true JPH04369271A (ja) | 1992-12-22 |
Family
ID=15904922
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17043891A Pending JPH04369271A (ja) | 1991-06-17 | 1991-06-17 | 薄膜トランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04369271A (ja) |
Cited By (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6469317B1 (en) | 1998-12-18 | 2002-10-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
US6501098B2 (en) | 1998-11-25 | 2002-12-31 | Semiconductor Energy Laboratory Co, Ltd. | Semiconductor device |
US6518594B1 (en) | 1998-11-16 | 2003-02-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor devices |
US6524895B2 (en) | 1998-12-25 | 2003-02-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
US6541294B1 (en) | 1999-07-22 | 2003-04-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
US6545359B1 (en) | 1998-12-18 | 2003-04-08 | Semiconductor Energy Laboratory Co., Ltd. | Wiring line and manufacture process thereof, and semiconductor device and manufacturing process thereof |
US6576926B1 (en) | 1999-02-23 | 2003-06-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and fabrication method thereof |
US6646287B1 (en) | 1999-11-19 | 2003-11-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device with tapered gate and insulating film |
US6664145B1 (en) | 1999-07-22 | 2003-12-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
US6777716B1 (en) | 1999-02-12 | 2004-08-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor display device and method of manufacturing therefor |
US6839135B2 (en) | 2000-04-11 | 2005-01-04 | Agilent Technologies, Inc. | Optical device |
US6879309B2 (en) | 1999-04-27 | 2005-04-12 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device and electronic apparatus |
US6909117B2 (en) | 2000-09-22 | 2005-06-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor display device and manufacturing method thereof |
US6909114B1 (en) | 1998-11-17 | 2005-06-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having LDD regions |
US6919282B2 (en) | 1999-11-05 | 2005-07-19 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating a semiconductor device |
US6940124B2 (en) | 1999-04-30 | 2005-09-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
US6949767B2 (en) | 1998-11-25 | 2005-09-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US6952020B1 (en) | 1999-07-06 | 2005-10-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
US6967633B1 (en) | 1999-10-08 | 2005-11-22 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
US6979603B2 (en) | 2001-02-28 | 2005-12-27 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
US7141821B1 (en) | 1998-11-10 | 2006-11-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having an impurity gradient in the impurity regions and method of manufacture |
US7235810B1 (en) | 1998-12-03 | 2007-06-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
US7259427B2 (en) | 1998-11-09 | 2007-08-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
JP2011040710A (ja) * | 2009-08-13 | 2011-02-24 | Samsung Mobile Display Co Ltd | 薄膜トランジスタの製造方法及びそれを含む有機電界発光表示装置の製造方法 |
US8736763B2 (en) | 2011-10-11 | 2014-05-27 | Kabushiki Kaisha Toshiba | Content processing apparatus and content synchronizing method |
-
1991
- 1991-06-17 JP JP17043891A patent/JPH04369271A/ja active Pending
Cited By (83)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9214532B2 (en) | 1998-11-09 | 2015-12-15 | Semiconductor Energy Laboratory Co., Ltd. | Ferroelectric liquid crystal display device comprising gate-overlapped lightly doped drain structure |
US7259427B2 (en) | 1998-11-09 | 2007-08-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
US7279711B1 (en) | 1998-11-09 | 2007-10-09 | Semiconductor Energy Laboratory Co., Ltd. | Ferroelectric liquid crystal and goggle type display devices |
US7141821B1 (en) | 1998-11-10 | 2006-11-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having an impurity gradient in the impurity regions and method of manufacture |
US6815273B2 (en) | 1998-11-16 | 2004-11-09 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing semiconductor devices |
US7485898B2 (en) | 1998-11-16 | 2009-02-03 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing semiconductor devices |
US6518594B1 (en) | 1998-11-16 | 2003-02-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor devices |
US7244962B2 (en) | 1998-11-16 | 2007-07-17 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing semiconductor devices |
US8957422B2 (en) | 1998-11-17 | 2015-02-17 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating a semiconductor device |
US7172928B2 (en) | 1998-11-17 | 2007-02-06 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating a semiconductor device by doping impurity element into a semiconductor layer through a gate electrode |
US9627460B2 (en) | 1998-11-17 | 2017-04-18 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating a semiconductor device |
US6909114B1 (en) | 1998-11-17 | 2005-06-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having LDD regions |
US8373171B2 (en) | 1998-11-25 | 2013-02-12 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device having a triple-layer wiring structure |
US7064020B2 (en) | 1998-11-25 | 2006-06-20 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device having a gate electrode with a three layer structure |
US7956362B2 (en) | 1998-11-25 | 2011-06-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and wiring structure of triple-layer |
US9035316B2 (en) | 1998-11-25 | 2015-05-19 | Semiconductor Energy Laboratory Co., Ltd. | Device comprising EL element electrically connected to P-channel transistor |
US6501098B2 (en) | 1998-11-25 | 2002-12-31 | Semiconductor Energy Laboratory Co, Ltd. | Semiconductor device |
US6949767B2 (en) | 1998-11-25 | 2005-09-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US7235810B1 (en) | 1998-12-03 | 2007-06-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
US8252637B2 (en) | 1998-12-18 | 2012-08-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
US6469317B1 (en) | 1998-12-18 | 2002-10-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
US7420211B2 (en) | 1998-12-18 | 2008-09-02 | Semiconductor Energy Laboratory Co., Ltd. | Wiring line and manufacture process thereof, and semiconductor device and manufacturing process thereof |
US6891195B2 (en) | 1998-12-18 | 2005-05-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
US6809021B2 (en) | 1998-12-18 | 2004-10-26 | Semiconductor Energy Laboratory Co., Ltd. | Wiring line and manufacture process thereof and semiconductor device and manufacturing process thereof |
US6545359B1 (en) | 1998-12-18 | 2003-04-08 | Semiconductor Energy Laboratory Co., Ltd. | Wiring line and manufacture process thereof, and semiconductor device and manufacturing process thereof |
US9368642B2 (en) | 1998-12-18 | 2016-06-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
US7381991B2 (en) | 1998-12-25 | 2008-06-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
US6524895B2 (en) | 1998-12-25 | 2003-02-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
US6777716B1 (en) | 1999-02-12 | 2004-08-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor display device and method of manufacturing therefor |
US8023042B2 (en) | 1999-02-12 | 2011-09-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing therefor |
US8896777B2 (en) | 1999-02-12 | 2014-11-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising a spacer wherein the spacer has an opening through which a pixel electrode is connected to a first transistor |
US8994887B2 (en) | 1999-02-12 | 2015-03-31 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising a second organic film over a third insulating film wherein the second organic film overlaps with a channel formation region and a second conductive film |
US9235095B2 (en) | 1999-02-12 | 2016-01-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising a second organic film over a third insulating film wherein the second organic film overlaps with a channel formation region and a second conductive film |
US8030659B2 (en) | 1999-02-23 | 2011-10-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and fabrication method thereof |
US9910334B2 (en) | 1999-02-23 | 2018-03-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and fabrication method thereof |
US9431431B2 (en) | 1999-02-23 | 2016-08-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and fabrication method thereof |
US6967129B2 (en) | 1999-02-23 | 2005-11-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and fabrication method thereof |
US6576926B1 (en) | 1999-02-23 | 2003-06-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and fabrication method thereof |
US7745829B2 (en) | 1999-02-23 | 2010-06-29 | Semiconductor Energy Laboratory Co., Ltd | Semiconductor device and fabrication method thereof |
US7365393B2 (en) | 1999-02-23 | 2008-04-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and fabrication method thereof |
US7442991B2 (en) | 1999-02-23 | 2008-10-28 | Semiconductor Energy Laboratory Co., Ltd. | Display including casing and display unit |
US7274349B2 (en) | 1999-04-27 | 2007-09-25 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device and electronic apparatus |
US7843407B2 (en) | 1999-04-27 | 2010-11-30 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device and electronic apparatus |
US6879309B2 (en) | 1999-04-27 | 2005-04-12 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device and electronic apparatus |
US9837451B2 (en) | 1999-04-27 | 2017-12-05 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device and electronic apparatus |
US8994711B2 (en) | 1999-04-27 | 2015-03-31 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device and electronic apparatus |
US9293483B2 (en) | 1999-04-27 | 2016-03-22 | Semiconductor Energy Laboratory Co. Ltd. | Electronic device and electronic apparatus |
US7456474B2 (en) | 1999-04-30 | 2008-11-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having insulating film |
US7855416B2 (en) | 1999-04-30 | 2010-12-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
US6940124B2 (en) | 1999-04-30 | 2005-09-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
US7348599B2 (en) | 1999-07-06 | 2008-03-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
US8664660B2 (en) | 1999-07-06 | 2014-03-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
US6952020B1 (en) | 1999-07-06 | 2005-10-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
US8227806B2 (en) | 1999-07-06 | 2012-07-24 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display in which LDD regions in the driver circuit and the storage capacitor in the pixel section have the same dopant concentration |
US9236400B2 (en) | 1999-07-06 | 2016-01-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
US7968890B2 (en) | 1999-07-22 | 2011-06-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
US6664145B1 (en) | 1999-07-22 | 2003-12-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
US6992328B2 (en) | 1999-07-22 | 2006-01-31 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
US9576981B2 (en) | 1999-07-22 | 2017-02-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having a gate insulting film with thick portions aligned with a tapered gate electrode |
US6541294B1 (en) | 1999-07-22 | 2003-04-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
US7335911B2 (en) | 1999-07-22 | 2008-02-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
US6743649B2 (en) | 1999-07-22 | 2004-06-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
US8624248B2 (en) | 1999-07-22 | 2014-01-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
US7737441B2 (en) | 1999-07-22 | 2010-06-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
US6967633B1 (en) | 1999-10-08 | 2005-11-22 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
US7495641B2 (en) | 1999-10-08 | 2009-02-24 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
US7166899B2 (en) | 1999-11-05 | 2007-01-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and method of fabricating the same |
US6919282B2 (en) | 1999-11-05 | 2005-07-19 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating a semiconductor device |
US7372114B2 (en) | 1999-11-05 | 2008-05-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and method of fabricating the same |
US7008828B2 (en) | 1999-11-19 | 2006-03-07 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing semiconductor device |
US7560734B2 (en) | 1999-11-19 | 2009-07-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
US8957424B2 (en) | 1999-11-19 | 2015-02-17 | Semiconductor Energy Laboratory Co., Ltd. | Electroluminescence display device |
US9673223B2 (en) | 1999-11-19 | 2017-06-06 | Semiconductor Energy Laboratory Co., Ltd. | Electroluminescence display device |
US6646287B1 (en) | 1999-11-19 | 2003-11-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device with tapered gate and insulating film |
US6839135B2 (en) | 2000-04-11 | 2005-01-04 | Agilent Technologies, Inc. | Optical device |
US6909117B2 (en) | 2000-09-22 | 2005-06-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor display device and manufacturing method thereof |
US8017951B2 (en) | 2001-02-28 | 2011-09-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including a conductive film having a tapered shape |
US8242508B2 (en) | 2001-02-28 | 2012-08-14 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
US6979603B2 (en) | 2001-02-28 | 2005-12-27 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
US7531839B2 (en) | 2001-02-28 | 2009-05-12 | Semiconductor Energy Laboratory Co., Ltd. | Display device having driver TFTs and pixel TFTs formed on the same substrate |
JP2011040710A (ja) * | 2009-08-13 | 2011-02-24 | Samsung Mobile Display Co Ltd | 薄膜トランジスタの製造方法及びそれを含む有機電界発光表示装置の製造方法 |
US8871616B2 (en) | 2009-08-13 | 2014-10-28 | Samsung Display Co., Ltd. | Methods of fabricating thin film transistor and organic light emitting diode display device having the same |
US8736763B2 (en) | 2011-10-11 | 2014-05-27 | Kabushiki Kaisha Toshiba | Content processing apparatus and content synchronizing method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH04369271A (ja) | 薄膜トランジスタ | |
KR20010090598A (ko) | 드레인 확장 영역을 갖는 횡형 박막 실리콘 온절연체(soi) pmos 디바이스 | |
KR970072205A (ko) | 에스. 오. 아이(soi)형 트랜지스터 및 그 제조방법 | |
KR840008537A (ko) | 반도체장치 | |
KR950034767A (ko) | Mis형 반도체장치 | |
KR940010367A (ko) | 반도체장치 및 그 제조방법 | |
KR890013796A (ko) | 반도체장치 및 그 제조방법 | |
US8106465B2 (en) | Semiconductor device | |
KR940020576A (ko) | 반도체트랜지스터구조(Metal oxide semiconductor transistors having a polysilicon gate electrode with nonuniform doping in source-drain direction) | |
KR940004846A (ko) | 반도체장치 및 그 제조방법 | |
KR100701712B1 (ko) | 수평 박막 soi 디바이스 | |
US10217814B2 (en) | Semiconductor device | |
JPH0555560A (ja) | 半導体装置 | |
JPH1197698A (ja) | 薄膜トランジスタ | |
JPH0529627A (ja) | 薄膜トランジスタおよびその製造方法 | |
US20050116298A1 (en) | MOS field effect transistor with small miller capacitance | |
JPH0346980B2 (ja) | ||
JP2004186295A (ja) | 半導体装置 | |
JP2864499B2 (ja) | 電界効果型薄膜トランジスタ | |
JP3361382B2 (ja) | トランジスタ | |
KR20220039262A (ko) | 리세스 게이트 구조를 구비한 반도체 소자 및 그 제조 방법 | |
KR0186187B1 (ko) | 반도체소자 | |
KR980005890A (ko) | 고전압 반도체 소자 및 그의 제조방법 | |
KR910003274B1 (ko) | 반도체장치 | |
JPH10190011A (ja) | 高耐圧ダイオード |