KR940004846A - 반도체장치 및 그 제조방법 - Google Patents

반도체장치 및 그 제조방법 Download PDF

Info

Publication number
KR940004846A
KR940004846A KR1019930013917A KR930013917A KR940004846A KR 940004846 A KR940004846 A KR 940004846A KR 1019930013917 A KR1019930013917 A KR 1019930013917A KR 930013917 A KR930013917 A KR 930013917A KR 940004846 A KR940004846 A KR 940004846A
Authority
KR
South Korea
Prior art keywords
region
concentration
impurity
semiconductor substrate
conductivity type
Prior art date
Application number
KR1019930013917A
Other languages
English (en)
Other versions
KR0128673B1 (ko
Inventor
가주마사 미쭈나가
가오루 모또나미
히사아끼 요시다
Original Assignee
기다오까 다까시
미쓰비시 뎅끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 기다오까 다까시, 미쓰비시 뎅끼 가부시끼가이샤 filed Critical 기다오까 다까시
Publication of KR940004846A publication Critical patent/KR940004846A/ko
Application granted granted Critical
Publication of KR0128673B1 publication Critical patent/KR0128673B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
    • H01L21/76216—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823864—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)

Abstract

소자형성영역(50)의 분리를 위해, p형 실리콘기판의 표면에 소자분리산화막(13)이 형성되어 있다.
p형불순물확산영역은 소자분리산화막(13)의 하층표면 근처에서부터 소자형성영역(50)내의 소정의 깊이 위치까지 확장된다.
p형 불순물확산영역(5)은 불순물농도의 피크(peak)(5a)를 가진다.
소자분리산화막(13)에 인접한 소자형성영역(50)내에는 n+불순물확산영역(9)이 P형 실리콘기판(3)의 표면에 형성되어 있다.
n+불순물확산영역(9)과 P형 불순물확산영역(5)사이에 형성되어 있다.

Description

반도체장치 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도∼제10도는 본 발명의 하나의 실시예에 있어서, n채널 트랜지스터의 제조방법을 각 공정순으로 나타낸 개략적인 단면도들.

Claims (11)

  1. 주 표면을 가진 제1도전형의 반도체기판(3)과, 소자형성영역(50)의 분리를 하도록 상기 반도체 기판의 상기 주표면에 형성된 분리절연막(13)과, 상기 반도체기판과 상기 분리절연막의 하층표면 근처에서부터 상기 소자형성영역내의 소정의 깊이 위치까지 확장된 곳에 위치하고, 확장 제1도전형의 불순물농도외 피크(5a)를 가지는 영역(5)과, 상기의 분리절연막에 인접한 상기의 소자형성 영역에 위치하고, 상기의 반도체기판의 상기의 주표면에 형성되어 있는 제1농도를 가진 제2도전형의 제1불순물영역(9)과, 상기 제1불순물영역과 상기 제1도전형 불순물 농도의 최대치 사이에 위치하고, 상기 제1불순물 영역에 인접하면서, 상기의 제1농도보다 낮은 제2농도를 가지는 제2도전형의 제2불순물 영역(1)으로 구성된 반도체 장치.
  2. 제1항에 있어서, 상기 제1농도는 1020㎝-3이고, 상기 제2농도는 1017㎝-3에서 1-18㎝-3까지의 범위에 있는 것을 특징으로 하는 반도체 장치.
  3. 제1항에 있어서, 상기 제1불순물영역(9)은 전계효과 트랜지스터의 소스영역의 한부분 또는 드레인 영역의 한 부분을 특징으로 하는 반도체 장치.
  4. 제3항에 있어서, 각각의 상기 소스영역 및 드레인영역은 상대적으로 고농도의 불순물을 포함한 불순물영역과 상대적으로 저농도의 불순물을 포함한 불순물영역을 포함하고 상기의 제1불순물 영역(9)은 상기 상대적으로 고농도의 불순물을 포함한 상기 불순물영역을 특징으로 하는 반도체 장치.
  5. 제4항에 있어서, 상기 상대적으로 불순물의 저 농도는 1017㎝-3에서 1018㎝-3까지의 범위에 있는 것을 특징으로 하는 반도체 장치.
  6. 주표면을 가진 제1도전형의 반도체기판(3)과, 소자형성영역(50)의 분리를 하도록 상기 반도체 기판의 상기 주표면에 형성된 분리 절연막(13)과, 상기의 반도체기판과 상기 분리 절연막의 하층 표면 근처에서 부터 상기 소자 형성영역내의 소정의 깊이 위치까지 확장된 곳에 위치한 제1도전형의 불순물농도 피크(5a)를 가지는 영역(5)과, 그리고, 상기 분리절연막에 인접한 상기 소자 형성영역에 위치하고, 상기 반도체 기판의 상기 주표면에 각각 소정의 거리를 두고 위치한 제1농도를 가진 제2도전형의 한쌍의 제1불순물영역(9)과, 상기 한쌍의 제1불순물영역사이에 게이트절연막(15)을 두고, 위치한 영역위에 형성된 게이트전극(17)을 포함하며, 상기 소자형성영역(50)내에 형성된 전계효과 트랜지스터와, 그리고, 상기 한쌍의 제1불순물영역에 각각 인접하고, 상기 한쌍의 제1불순물영역중의 하나와 상기 제1도전형의 불순물농도의 피크사이에 각각 위치하면서 상기 제1농도보다 낮은 제2농도를 가진 제2도전형의 한쌍의 제2불순물영역(1)으로 구성된 반도체 장치.
  7. 주표면을 가진 제1도전형의 반도체기판(3)과, 소자형성영역(50)의 분리를 하도록 상기 반도체 기판의 상기 주표면에 형성된 분리전열막(13)과, 상기 반도체기판과 상기 분리절연막의 하층 표면 근처에서부터 상기 소자형성영역내의 소정의 깊이 위치까지 확장된 곳에 위치하고, 제1도전형의 불순물농도 피크(5a)를 가지는 영역(5)과, 상기 분리절연막에 인접한 상기의 소자형성영역에 위치하고 상기 반도체 기판의 상기 주표면에 각각 소정의 거리를 두고 형성되어 있는 제1농도를 가진 제2도전형의 한쌍의 제1불순물영역(9)과, 상기 한쌍의 제1불순물영역사이에 게이트 절연막(15)을 두고 위치한 영역위에 형성된 게이트전극(17)과, 상기 반도체기판의 상기 주표면에 형성되어 있고, 상기 한쌍의 제1불순물영역중의 하나와 상기 게이트 전극사이에 각각 위치하면서 상기 제1농도보다 낮은 제2농도를 가진 제2도전형의 한쌍의 제2불순물영역(7)을 포함하며 상기 소자형성영역(5)내에 형성된 전계효과트랜지스터와, 상기 한쌍의 제1불순물영역에 각각 인접하고, 상기 한쌍의 제1불순물영역중의 하나와 상기 제1도전형의 불순물농도의 피크사이에 각각 위치하면서 상기 제1농도보다 낮은 제3농도를 가진 제2도전형의 한쌍의 제3불순물 영역(1)으로 구성된 반도체 장치.
  8. 소자형성영역(50)의 분리를 위해, 제1도전형의 반도체기판(3)의 주표면에 분리 절연막(13)을 형성하는 공정과, 상기의 반도체기판과 상기의 분리절연막의 하층표면 근처에서부터 상기의 소자형성내의 소정의 깊이 위치까지 확장된 곳에 위치하고, 제1도전형의 불순물농도의 피크(5a)를 가지는 영역(5)을 형성하는 공정과, 상기 분리절연막에 인접한 상기 소자형성영역에 위치하고, 상기 반도체 기판의 상기 주표면에 형성되어 있는 제1농도를 가진 제2도전형의 제1불순물영역(9)을 형성하는 공정과, 그리고 상기 제1불순물영역과 상기 제1도전형의 불순물농도의 피크사이에 위치하고, 상기 제1불순물영역에 인접하면서, 상기 제1농도보다 낮은 제2농도를 가지는 제2도전형의 제2불순물 영역(1)을 형성하는 공정으로 구성된 반도체장치의 제조방법.
  9. 제8항에 있어서, 상기 제2불순물영역(1)형성의 상기 공정이 상기 반도체 기판의 상기 주표면을 통하여 제2도전형의 불순물의 도입과 상기의 제1불순물영역을 통하여 제2도전형의 통과를 위한 이온주입을 포함하는 것을 특징으로 하는 제조방법.
  10. 제8항에 있어서, 상기 제1도전형의 상기 불순물 농도 피크(5a)를 가지는 상기 영역형성 공정이 상기 반도체기판의 상기 주표면을 통하여 제1도전형의 불순물의 도입과 상기 분리절연막(13)을 통하여 제1도전형의 불순물의 통과를 위한 이온주입을 포함하는 것을 특징으로 하는 반도체 장치의 제조방법.
  11. 소자형성영역(50)의 분리를 위해, 제1도전형의 반도체 기판(3)의 주표면에 분리절연막(13)을 형성하는 공정과, 상기 반도체기판과 상기 분리절연막의 하층표면 근처에서 부터 상기 소자형성내의 소정의 깊이 위치까지 확장된 곳에 위치하고, 제1도전형의 불순물농도의 피크(5a)를 가지는 영역(5)을 형성하는 공정과, 상기 소자형성영역내에서 상기 반도체기판의 상기 주표면에 게이트절연막(15)을 두고, 그위에 위치한 게이트전극(17)을 형성하는 공정과, 상기 게이트 전극아래에서 각각 서로 공간을 두고, 양측면의 영역에 위치하고, 상기 반도체기판의 상기 주표면의 영역에서 제1농도를 가진 제2도전형의 제1불순물영역(7)을 형성하는 공정과, 상기 게이트전극의 옆표면을 덮고 있는 측벽산화막(19)를 형성하는 공정과, 상기 반도체기판의 상기 주표면에서, 상기 제1불순물 농도보다 높은 제2불순물 농도를 가지며, 상기 게이트전극과 상기 측벽산화막 아래에 위치한 영역의 양측에 위치하고 상기 분리절연막에 인접한 상기 소자 형성영역에 위치한 제2불순물영역 (9)을 형성하는 공정과, 상기 제2불순물영역중의 하나와 상기 제1도전형의 불순물농도의 피크사이에 각각 위치하고, 상기 제2불순물영역중의 하나와 인접하며, 상기 제2농도보다 낮은 제3농도를 가진 제2도전형의 제3불순물 영역(1)을 형성하는 공정으로 구성된 반도체장치의 제조방법.
KR1019930013917A 1992-08-03 1993-07-22 반도체 장치 및 그 제조방법 KR0128673B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP92-206641 1992-08-03
JP4206641A JPH0653232A (ja) 1992-08-03 1992-08-03 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
KR940004846A true KR940004846A (ko) 1994-03-16
KR0128673B1 KR0128673B1 (ko) 1998-04-07

Family

ID=16526722

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930013917A KR0128673B1 (ko) 1992-08-03 1993-07-22 반도체 장치 및 그 제조방법

Country Status (4)

Country Link
US (2) US5440165A (ko)
JP (1) JPH0653232A (ko)
KR (1) KR0128673B1 (ko)
DE (1) DE4325348C2 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07176701A (ja) * 1993-12-17 1995-07-14 Nec Corp 半導体装置とその製造方法
JP2716009B2 (ja) * 1995-07-28 1998-02-18 日本電気株式会社 欠陥分布シミュレーション方法
JPH0955496A (ja) * 1995-08-17 1997-02-25 Oki Electric Ind Co Ltd 高耐圧ｍｏｓトランジスタ及びその製造方法
JP2778550B2 (ja) * 1995-09-08 1998-07-23 日本電気株式会社 半導体集積回路の製造方法
US5726473A (en) * 1996-06-17 1998-03-10 Mitsubishi Denki Kabushiki Kaisha Semiconductor device minimizing hot carrier generation
JPH1041506A (ja) * 1996-07-25 1998-02-13 Nec Corp 半導体装置及びその製造方法
JPH10233492A (ja) 1996-10-31 1998-09-02 Matsushita Electron Corp 半導体装置及びその製造方法
US5793090A (en) * 1997-01-10 1998-08-11 Advanced Micro Devices, Inc. Integrated circuit having multiple LDD and/or source/drain implant steps to enhance circuit performance
JP3403312B2 (ja) 1997-03-26 2003-05-06 三菱電機株式会社 半導体装置およびその製造方法
US5952693A (en) * 1997-09-05 1999-09-14 Advanced Micro Devices, Inc. CMOS semiconductor device comprising graded junctions with reduced junction capacitance
US5977600A (en) * 1998-01-05 1999-11-02 Advanced Micro Devices, Inc. Formation of shortage protection region
JP3530410B2 (ja) * 1999-02-09 2004-05-24 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
US6040603A (en) * 1999-04-30 2000-03-21 Worldwide Semiconductor Manufacturing Corporation Electrostatic discharge protection circuit employing MOSFETs having double ESD implantations
DE10029659A1 (de) * 2000-06-16 2002-01-03 Infineon Technologies Ag Verfahren zur Herstellung eines Feldeffekttransistors
US6767778B2 (en) * 2002-08-29 2004-07-27 Micron Technology, Inc. Low dose super deep source/drain implant
US6989567B2 (en) * 2003-10-03 2006-01-24 Infineon Technologies North America Corp. LDMOS transistor
US7977743B2 (en) 2009-02-25 2011-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Alternating-doping profile for source/drain of a FET

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4716451A (en) * 1982-12-10 1987-12-29 Rca Corporation Semiconductor device with internal gettering region
US5276346A (en) * 1983-12-26 1994-01-04 Hitachi, Ltd. Semiconductor integrated circuit device having protective/output elements and internal circuits
JPS63263767A (ja) * 1987-04-22 1988-10-31 Hitachi Ltd 半導体装置
US4753898A (en) * 1987-07-09 1988-06-28 Motorola, Inc. LDD CMOS process
US5180682A (en) * 1988-08-18 1993-01-19 Seiko Epson Corporation Semiconductor device and method of producing semiconductor device
JPH02133929A (ja) * 1988-11-15 1990-05-23 Fujitsu Ltd 半導体装置およびその製造方法
JPH03222480A (ja) * 1990-01-29 1991-10-01 Sanyo Electric Co Ltd 半導体装置およびその製造方法
US5349225A (en) * 1993-04-12 1994-09-20 Texas Instruments Incorporated Field effect transistor with a lightly doped drain

Also Published As

Publication number Publication date
US5440165A (en) 1995-08-08
JPH0653232A (ja) 1994-02-25
DE4325348C2 (de) 1995-10-05
KR0128673B1 (ko) 1998-04-07
DE4325348A1 (de) 1994-02-10
US5635413A (en) 1997-06-03

Similar Documents

Publication Publication Date Title
KR960036041A (ko) 고내압 트랜지스터 및 그 제조방법
KR940004846A (ko) 반도체장치 및 그 제조방법
KR950034767A (ko) Mis형 반도체장치
KR840008537A (ko) 반도체장치
KR940010367A (ko) 반도체장치 및 그 제조방법
US5355011A (en) Insulated gate field effect transistor having LDD structure and method of making the same including a channel stop having a peak impurity concentration, the channel stop provided below a channel region
US4933730A (en) Semiconductor device having a high breakdown voltage characteristic
US4924277A (en) MIS transistor device
JPH0330310B2 (ko)
KR950034836A (ko) 절연 게이트 전계 효과 트랜지스터와 그 제조 방법
KR920022510A (ko) 반도체 장치 및 그의 제조 방법
GB2089118A (en) Field-effect semiconductor device
KR890013796A (ko) 반도체장치 및 그 제조방법
US5138409A (en) High voltage semiconductor device having silicon-on-insulator structure with reduced on-resistance
KR880014649A (ko) 반도체 장치 및 그 제조방법
US5641982A (en) High voltage mosfet with an improved channel stopper structure
KR960006691B1 (ko) 반도체 장치
JPS63266882A (ja) 縦型絶縁ゲ−ト電界効果トランジスタ
KR950034822A (ko) 고전압 트랜지스터 및 그 제조방법
KR950009795B1 (ko) 횡형 모스에프이티(MOSFET)와 이 횡형 모스에프이티(MOSFET)를 이용한 고브레이크다운전압 바이씨모스(Bi-CMOS) 트랜지스터장치
KR870004529A (ko) 반도체 기억장치
ATE35068T1 (de) Spannungsfester mos-transistor fuer hoechstintegrierte schaltungen.
KR970004074A (ko) 절연 게이트 전계 효과 트랜지스터 및 그 제조 방법
KR960002889A (ko) 반도체 장치 및 그 제조방법
KR960026934A (ko) 바이폴라 트랜지스터, 바이폴라 트랜지스터를 구비하는 반도체장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071026

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee