KR950034822A - 고전압 트랜지스터 및 그 제조방법 - Google Patents

고전압 트랜지스터 및 그 제조방법 Download PDF

Info

Publication number
KR950034822A
KR950034822A KR1019940010668A KR19940010668A KR950034822A KR 950034822 A KR950034822 A KR 950034822A KR 1019940010668 A KR1019940010668 A KR 1019940010668A KR 19940010668 A KR19940010668 A KR 19940010668A KR 950034822 A KR950034822 A KR 950034822A
Authority
KR
South Korea
Prior art keywords
impurity
impurity region
region
concentration
gate electrode
Prior art date
Application number
KR1019940010668A
Other languages
English (en)
Other versions
KR100189964B1 (ko
Inventor
김장래
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019940010668A priority Critical patent/KR100189964B1/ko
Priority to JP11602495A priority patent/JP4009331B2/ja
Priority to DE69508302T priority patent/DE69508302T2/de
Priority to EP95303269A priority patent/EP0683531B1/en
Priority to US08/441,838 priority patent/US5567965A/en
Publication of KR950034822A publication Critical patent/KR950034822A/ko
Priority to US08/613,240 priority patent/US5879995A/en
Application granted granted Critical
Publication of KR100189964B1 publication Critical patent/KR100189964B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7836—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a significant overlap between the lightly doped extension and the gate electrode
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/90—MOSFET type gate sidewall insulating spacer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

신규한 고전압 트랜지스터 및 그 제조방법이 개시되어 있다. 제1도전형의 반도체기판 상에 게이트절연막을 개재하여 게이트전극이 형성된다. 게이트전극 하부의 기판 표면에는 제1불순물 농도를 갖는 제1도전형의 제1불순물영역이 형성된다. 제2불순물 농도를 갖는 제2도전형의 제2 및 제3불순물영역이 제1불순물영역을 사이에 두고 기판에 형성된다. 제1불순물영역과 제2불순물영역 사이에는, 그 접합부의 깊이가 제2불순물영역보다 작고 제2불순물 농도보다 낮은 제3불순물농도를 갖는 제4불순물영역이 형성된다. 제1불순물영역과 제3불순물영역 사이에는, 그 접합부의 깊이가 제3불순물영역보다 작고 제3불순물 농도를 갖는 제5불순물영역이 형성된다. 드레인영역에 가해지는 전기장의 크기를 감소시켜 트랜지스터의 특성을 개선시킬 뿐만 아니라, 레이아웃 면적을 감소시켜 반도체장치의 집적도를 증가시킬 수 있다.

Description

고전압ㆍ트랜지스터 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 일 실시예의 의한 고전압 트랜지스터의 평면도, 제4도 및 제5도는 aa´선에 따른, 본 발명의 일실시예에 의한 고전압 트랜지스터의 제조방법을 설명하기 위한 단면도들.

Claims (18)

  1. 제1도전형의 반도체기판; 상기 반도체기판 상에 게이트절연막을 개재하여 형성된 게이트전극; 상기 게이트전극의 측벽에 형성된 절연 스페이서; 상기 게이트전극 하부의 기판 표면에 형성되고 제1불순물 농도를 갖는 제1도전형의 제1불순물영역; 상기 제1불순물영역을 사이에 두고 형성되며 제2불순물 농도를 갖는, 상기 제1도전형에 반대인 제2도전형의 제2 및 제3불순물영역; 상기 제1불순물영역과 제2불순물영역 사이에 형성되고 그 접합부의 깊이가 상기 제2불순물영역보다 작고 상기 제2불순물 농도보다 낮은 제3불순물 농도를 갖는 제4불순물영역; 상기 제1불순물영역과 제3불순물영역 사이에 형성되고 그 접합부의 깊이가 상기 제3불순물영역보다 작고 상기 제3불순물 농도를 갖는 제5불순물영역; 상기 절연 스페이서에 정렬되어 상기 제2불순물영역 내에 포함되고 상기 제2불순물 농도보다 높은 제4불순물 농도를 갖는 제6불순물영역; 및 상기 절연 스페이서에 정렬 되어 상기 제3불순물영역 내에 포함되고 상기 제4불순물 농도를 갖는 제7불순물영역을 구비하는 것을 특징으로 하는 MOS 트랜지스터.
  2. 제1항에 있어서, 상기 제4불순물영역과 상기 게이트전극이 겹쳐지는 길이가 0.2~1.0㎛이고, 상기 제5불순물영역과 상기 게이트전극이 겹쳐지는 길이가 0.2~1.0㎛인 것을 특징으로 하는 MOS 트랜지스터.
  3. 제1항에 있어서, 상기 절연 스페이서는, 상기 제6불순물영역이 포함되지 않는 제2불순물영역의 표면과, 상기 제7불순물영역이 포함되지 않는 제3불순물영역의 표면과 상기 제6불순물영역의 상기 제1불순물영역 쪽의 표면 일부와, 상기 제7불순물영역의 상기 제1불순물영역 쪽의 표면 일부를 덮도록 형성된 것을 특징으로 하는 MOS 트랜지스터.
  4. 제1항에 있어서, 상기 제2 내지 제5불순물영역의 불순물은 인이고, 상기 제6 및 제7불순물영역의 불순물은 비소인 것을 특징으로 하는 MOS 트랜지스터.
  5. 제1도전형의 반도체기판; 상기 반도체기판 상에 게이트절연막을 개재하여 형성된 게이트전극; 상기 게이트전극의 측벽에 형성된 절연 스페이서; 상기 게이트전극 하부의 기판 표면에 형성되고 제1불순물 농도를 갖는 제1도전형의 제1불순물영역; 상기 제1불순물영역을 사이에 두고 형성되며 제2불순물 농도를 갖는, 상기 제1도전형에 반대인 제2도전형의 제2 및 제3불순물영역; 상기 제1불순물영역과 제3불순물영역 사이에 형성되고 상기 제3불순물영역을 포함하며 상기 제2불순물 농도보다 낮은 제3불순물영역 아래에 형성되어 상기 제4불순물영역; 상기 제3불순물영역을 포함하고 그 접합부가 상기 제3불순물영역 아래에 형성되어 상기 제4불순물영역과 접촉하며 상기 제2부순물 농도보다 높고 상기 제3불순물 농도보다 높은 제4불순물 농도를 갖는 제2도전형의 제5불순물영역; 상기 절연 스페이서에 정렬되어 그 접합부가 상기 제2불순물영역과 접촉하며 상기 제2불순물 농도보다 높은 제5불순물 농도를 갖는 제2도전형의 제6불순물 영역; 및 상기 절연 스페이서에 정렬되어 그 접합부가 상기 제3불순물영역과 접폭하며 상기 제5불순물 농도를 갖는 제2도전형의 제7불순물영역을 구비하는 것을 특징으로 하는 MOS 트랜지스터.
  6. 제5항에 있어서, 상기 제4불순물영역과 상기 게이트전극의 겹쳐지는 길이가 0.2~1.0㎛인 것을 특징으로 하는 MOS 트랜지스터.
  7. 제5항에 있어서, 상기 절연 스페이서는, 상기 제2 및 제3불순물영역의 표면과, 상기 제6불순물영역의 상기 제1불순물영역 쪽의 표면 일부와, 상기 제7불순물영역의 상기 제1불순물영역 쪽의 표면 일부를 덮도록형성된 것을 특징으로 하는 MOS 트랜지스터.
  8. 제5항에 있어서, 상기 제2 내지 제5불순물영역의 불순물은 인이고, 제6 및 제7불순물영역의 불순물은 비소인 것을 특징으로 하는 MOS 트랜지스터.
  9. 제5항에 있어서, 상기 제4 및 제5불순물영역의 불순물은 인이고, 상기 제2, 제3, 제6 및 제7불순물영역의 불순물인 비소은 것을 특징으로 하는 MOS 트랜지스터.
  10. 제1전도형의 반도체기판에 제1도전형의 제1불순물 이온을 주입하며, 상기 기판의 표면에 제1불순물 농도의 제1불순물영역을 형성하는 단계; 상기 기판 상에 게이트절연막 및 게이트전극을 차례로 형성하는 단계; 상기 게이트전극의 양쪽 엣지에서 제1거리만큼 센터쪽으로 떨어져서 상기 게이트전극을 마스킹하도록 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴이 형성된 결과물에 상기 제1도전형과 반대인 제2도전형의 제2불순물 이온을 주입함으로써, 상기 기판에 제2불순물 농도의 제2 및 제3불순물영역을 형성함과 동시에, 상기 게이트전극의 양쪽 엣지에서 상기 제1거리만큼 게이트전극 하부의 기판 표면에 각각, 상기 제2불순물 농도보다 낮은 제3불순물 농도의 제4 및 제5불순물영역을 형성하는 단계; 상기 포토레지스트 패턴을 제거하는 단계; 상기 게이트전극의 측벽에 절연 스페이서를 형성하는 단계; 및 상기 절연 스페이서가 형성된 결과물에 제2도전형의 제3불순물이온을 주입하여, 상기 제2불순물 농도보다 높은 제4불순물 농도의 제6 및 제7불순물 영역을 형성하는 단계를 구비하는 것을 특징으로 하는 MOS 트랜지스터의 제조방법.
  11. 제10항에 있어서, 상기 제4 및 제5불순물영역의 제3불순물 농도는 상기 제1불순물영역의 제1불순물 농도보다 높은 것을 특징으로 하는 MOS 트랜지스터의 제조방법.
  12. 제10항에 있어서, 상기 제1길이는 0.2~1.0㎛인 것을 특징으로 하는 MOS 트랜지스터의 제조방법.
  13. 제10항에 있어서, 상기 제2 및 제3불순물 이온은 인이고, 상기 제4불순물 이온은 비소인 것을 특징으로 하는 MOS 트랜지스터의 제조방법.
  14. 제1도전형의 반도체기판에 제1도전형의 제1불순물 이온을 주입하여, 상기 기판의 표면에 제1불순물 농도의 제1불순물영역을 형성하는 단계; 상기 기판 상에 게이트절연막 및 게이트전극을 차례로 형성하는 단계; 상기 결과물에 상기 제1도전형과 반대인 제2도전형의 제2불순물 이온을 주입하여, 상기 기판에 제2불순물 농도의 제2 및 제3불순물영역을 형성하는 단계; 상기 제3불순물영역과, 상기 제3불순물영역쪽의 상기 게이트극전극 엣지에서 제1거리만큼 센터 쪽으로 떨어져서 상기 게이트전극을 개구하도록 포토레이스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴이 형성된 결과물에 제2도전형의 제3불순물 이온을 주입함으로써, 상기 제3불순물영역 쪽의 게이트전극 엣지에서 상기 제1거리만큼 게이트전극 하부의 기판 표면에 상기 제2불순물 농도보다 낮은 제3불순물농도의 제4불순물영역을 형성함과 동시에, 상기 제3불순물영역을 포함하고 그 접합부가 상기 제3불순물영역 아래에 형성되어 상기 제4불순물영역과 접촉하는, 상기 제2불순물 농도보다 높고 상기 제3불순물 농도보다 높은 제4불순물 농도의 제5불순물 영역을 형성하는 단계; 상기 포토레지스터 패턴을 제거하는 단계; 상기 게이트전극의 측벽에 절연 스페이서를 형성하는 단계; 및 상기 절연 스페이서가 형성된 결과물에 제2도전형의 제4불순물 이온을 주입하여, 상기 제2불순물 농도보다 높은 제5불순물 농도를 갖는 제6 및 제7불순물영역을 형성하는 단계를 구비하는 것을 특징으로 하는 MOS 트랜지스터의 제조방법.
  15. 제14항에 있어서, 상기 제4불순물영역의 제3불순물 농도는 상기 제1불순물 영역의 제1불순물 농도보다 높은 것을 특징으로 하는 MOS 트랜지스터의 제조방법.
  16. 제14항에 있어서, 상기 제1거리는 0.2~1.0㎛인 것을 특징으로 하는 MOS 트랜지스터의 제조방법.
  17. 제14항에 있어서, 상기 제2 및 제3불순물 이온은 인이고, 상기 제4불순물 이온은 비소인 것을 특징으로 하는 MOS 트랜지스터의 제조방법.
  18. 제14항에 있어서, 상기 제3불순물 이온은 인이고, 상기 제2 및 제4불순물 이온은 비소인 것을 특징으로 하는 MOS 트랜지스터의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940010668A 1994-05-16 1994-05-16 고전압 트랜지스터 및 그 제조방법 KR100189964B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1019940010668A KR100189964B1 (ko) 1994-05-16 1994-05-16 고전압 트랜지스터 및 그 제조방법
JP11602495A JP4009331B2 (ja) 1994-05-16 1995-05-15 Ｍｏｓトランジスタおよびその製造方法
DE69508302T DE69508302T2 (de) 1994-05-16 1995-05-16 MOSFET mit LDD Struktur und Verfahren zur Herstellung
EP95303269A EP0683531B1 (en) 1994-05-16 1995-05-16 MOSFET with LDD structure and manufacturing method therefor
US08/441,838 US5567965A (en) 1994-05-16 1995-05-16 High-voltage transistor with LDD regions
US08/613,240 US5879995A (en) 1994-05-16 1996-03-08 High-voltage transistor and manufacturing method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940010668A KR100189964B1 (ko) 1994-05-16 1994-05-16 고전압 트랜지스터 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR950034822A true KR950034822A (ko) 1995-12-28
KR100189964B1 KR100189964B1 (ko) 1999-06-01

Family

ID=19383164

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940010668A KR100189964B1 (ko) 1994-05-16 1994-05-16 고전압 트랜지스터 및 그 제조방법

Country Status (5)

Country Link
US (2) US5567965A (ko)
EP (1) EP0683531B1 (ko)
JP (1) JP4009331B2 (ko)
KR (1) KR100189964B1 (ko)
DE (1) DE69508302T2 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5770880A (en) * 1996-09-03 1998-06-23 Harris Corporation P-collector H.V. PMOS switch VT adjusted source/drain
KR100205320B1 (ko) * 1996-10-25 1999-07-01 구본준 모스펫 및 그 제조방법
US5793090A (en) * 1997-01-10 1998-08-11 Advanced Micro Devices, Inc. Integrated circuit having multiple LDD and/or source/drain implant steps to enhance circuit performance
US6670103B2 (en) * 2000-11-17 2003-12-30 Macronix International Co., Ltd. Method for forming lightly doped diffusion regions
JP4408679B2 (ja) * 2003-10-09 2010-02-03 三洋電機株式会社 半導体装置の製造方法
US7196375B2 (en) * 2004-03-16 2007-03-27 Taiwan Semiconductor Manufacturing Company, Ltd. High-voltage MOS transistor
US7525150B2 (en) * 2004-04-07 2009-04-28 Taiwan Semiconductor Manufacturing Company, Ltd. High voltage double diffused drain MOS transistor with medium operation voltage
KR100669858B1 (ko) * 2005-05-13 2007-01-16 삼성전자주식회사 고전압 반도체 장치 및 그 제조 방법
KR20100036033A (ko) 2008-09-29 2010-04-07 크로스텍 캐피탈, 엘엘씨 트랜지스터, 이를 구비한 이미지 센서 및 그의 제조방법
US8253198B2 (en) 2009-07-30 2012-08-28 Micron Technology Devices for shielding a signal line over an active region
JP2011210901A (ja) * 2010-03-29 2011-10-20 Seiko Instruments Inc デプレッション型ｍｏｓトランジスタ
CN102446763B (zh) * 2010-10-13 2014-03-12 中芯国际集成电路制造(上海)有限公司 Mos晶体管及其制作方法
CN110660852A (zh) * 2018-06-29 2020-01-07 立锜科技股份有限公司 金属氧化物半导体元件及其制造方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5368581A (en) 1976-12-01 1978-06-19 Hitachi Ltd Semiconductor device
JPS5645076A (en) * 1979-09-21 1981-04-24 Hitachi Ltd Manufacturing of power mis field effect semiconductor device
JPS60133756A (ja) * 1983-12-21 1985-07-16 Seiko Epson Corp 薄膜トランジスタの製造方法
JPS60136376A (ja) * 1983-12-26 1985-07-19 Hitachi Ltd 半導体装置の製造方法
JPS60177677A (ja) * 1984-02-23 1985-09-11 Seiko Epson Corp 半導体装置
JPS61214473A (ja) * 1985-03-19 1986-09-24 Sony Corp 電界効果型トランジスタ
GB2190790B (en) * 1986-05-12 1989-12-13 Plessey Co Plc Improvements in transistors
US4682404A (en) * 1986-10-23 1987-07-28 Ncr Corporation MOSFET process using implantation through silicon
US4746624A (en) * 1986-10-31 1988-05-24 Hewlett-Packard Company Method for making an LDD MOSFET with a shifted buried layer and a blocking region
US4728617A (en) * 1986-11-04 1988-03-01 Intel Corporation Method of fabricating a MOSFET with graded source and drain regions
JPS63119574A (ja) 1986-11-07 1988-05-24 Toshiba Corp 半導体装置の製造方法
US4818715A (en) * 1987-07-09 1989-04-04 Industrial Technology Research Institute Method of fabricating a LDDFET with self-aligned silicide
JPS6484667A (en) * 1987-09-28 1989-03-29 Toshiba Corp Insulated-gate transistor
US4878100A (en) * 1988-01-19 1989-10-31 Texas Instruments Incorporated Triple-implanted drain in transistor made by oxide sidewall-spacer method
JPH01278074A (ja) * 1988-04-28 1989-11-08 Mitsubishi Electric Corp Ｍｉｓ型トランジスタおよびその製造方法
US5097300A (en) * 1989-03-28 1992-03-17 Seiko Epson Corporation Semiconductor device and manufacturing method thereof
JPH0316123A (ja) * 1989-03-29 1991-01-24 Mitsubishi Electric Corp イオン注入方法およびそれにより製造される半導体装置
JP2781918B2 (ja) * 1989-04-20 1998-07-30 三菱電機株式会社 Ｍｏｓ型半導体装置の製造方法
JP2789109B2 (ja) * 1989-05-25 1998-08-20 三菱電機株式会社 半導体装置およびその製造方法
JP2805646B2 (ja) * 1989-09-20 1998-09-30 ソニー株式会社 半導体装置の製造方法
FR2654258A1 (fr) * 1989-11-03 1991-05-10 Philips Nv Procede pour fabriquer un dispositif a transistor mis ayant une electrode de grille en forme de "t" inverse.
US5550069A (en) * 1990-06-23 1996-08-27 El Mos Electronik In Mos Technologie Gmbh Method for producing a PMOS transistor
US5120668A (en) * 1991-07-10 1992-06-09 Ibm Corporation Method of forming an inverse T-gate FET transistor
JPH05267327A (ja) * 1992-03-18 1993-10-15 Fujitsu Ltd Ｍｉｓｆｅｔ及びその製造方法
US5292676A (en) * 1992-07-29 1994-03-08 Micron Semiconductor, Inc. Self-aligned low resistance buried contact process
KR940022907A (ko) * 1993-03-31 1994-10-21 이헌조 비대칭 엘디디(ldd) 접합 박막트랜지스터
JP3221766B2 (ja) * 1993-04-23 2001-10-22 三菱電機株式会社 電界効果トランジスタの製造方法
KR0130376B1 (ko) * 1994-02-01 1998-04-06 문정환 반도체소자 제조방법
US5604139A (en) * 1994-02-10 1997-02-18 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device

Also Published As

Publication number Publication date
EP0683531B1 (en) 1999-03-17
KR100189964B1 (ko) 1999-06-01
JPH0846196A (ja) 1996-02-16
US5879995A (en) 1999-03-09
EP0683531A3 (en) 1996-02-28
DE69508302D1 (de) 1999-04-22
JP4009331B2 (ja) 2007-11-14
EP0683531A2 (en) 1995-11-22
DE69508302T2 (de) 1999-11-04
US5567965A (en) 1996-10-22

Similar Documents

Publication Publication Date Title
KR930005257A (ko) 박막 전계효과 소자 및 그의 제조방법
KR960036041A (ko) 고내압 트랜지스터 및 그 제조방법
KR870000763A (ko) 반도체 장치 및 그 제조방법
KR940027104A (ko) 트랜지스터 제조방법
KR930006972A (ko) 전계 효과 트랜지스터의 제조 방법
CA2395608A1 (en) Junction field effect transistor and method of manufacturing the same
KR950034822A (ko) 고전압 트랜지스터 및 그 제조방법
KR880014649A (ko) 반도체 장치 및 그 제조방법
KR960002556A (ko) 반도체소자 및 그 제조방법
KR940004846A (ko) 반도체장치 및 그 제조방법
KR920017279A (ko) Mos형 반도체장치 및 그 제조방법
KR980006542A (ko) 반도체소자 제조방법
KR890012394A (ko) Cmos 기술을 이용하는 바이폴라 트랜지스터 제조방법
KR870004529A (ko) 반도체 기억장치
KR890016620A (ko) 반도체 집적회로장치의 제조방법
KR960002889A (ko) 반도체 장치 및 그 제조방법
KR960026934A (ko) 바이폴라 트랜지스터, 바이폴라 트랜지스터를 구비하는 반도체장치 및 그 제조방법
JP2608976B2 (ja) 半導体装置
KR920022563A (ko) 반도체 장치 및 그 제조방법
KR970008643A (ko) 반도체 집적 회로 장치의 제조 방법
KR970072491A (ko) 박막트랜지스터 및 그 제조방법
JPS6320382B2 (ko)
KR970003685A (ko) 모스 전계 효과 트랜지스터의 제조 방법
KR950026036A (ko) 반도체소자 및 그 제조방법
KR970008582A (ko) 반도체 장치의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111229

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20130102

Year of fee payment: 15

EXPY Expiration of term