KR890012394A - Cmos 기술을 이용하는 바이폴라 트랜지스터 제조방법 - Google Patents
Cmos 기술을 이용하는 바이폴라 트랜지스터 제조방법 Download PDFInfo
- Publication number
- KR890012394A KR890012394A KR1019880000750A KR880000750A KR890012394A KR 890012394 A KR890012394 A KR 890012394A KR 1019880000750 A KR1019880000750 A KR 1019880000750A KR 880000750 A KR880000750 A KR 880000750A KR 890012394 A KR890012394 A KR 890012394A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- polycrystalline silicon
- region
- emitter
- semiconductor
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title description 2
- 239000004065 semiconductor Substances 0.000 claims description 26
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 30
- 238000000034 method Methods 0.000 claims 12
- 239000004020 conductor Substances 0.000 claims 11
- 239000012535 impurity Substances 0.000 claims 7
- 238000002955 isolation Methods 0.000 claims 3
- 239000000463 material Substances 0.000 claims 3
- 239000000758 substrate Substances 0.000 claims 3
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 1
- 230000000903 blocking effect Effects 0.000 claims 1
- 239000002019 doping agent Substances 0.000 claims 1
- 239000002184 metal Substances 0.000 claims 1
- 230000002093 peripheral effect Effects 0.000 claims 1
- 238000000926 separation method Methods 0.000 claims 1
- 229910052710 silicon Inorganic materials 0.000 claims 1
- 239000010703 silicon Substances 0.000 claims 1
- 229910052814 silicon oxide Inorganic materials 0.000 claims 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66272—Silicon vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8248—Combination of bipolar and field-effect technology
- H01L21/8249—Bipolar and MOS technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/732—Vertical transistors
- H01L29/7322—Vertical transistors having emitter-base and base-collector junctions leaving at the same surface of the body, e.g. planar transistor
Abstract
내용 없음.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1∼3도는 본 발명에 따른 다수의 제조 스텝을 도시한 반도체 웨이퍼의 단면도.
Claims (25)
- 반도체 본체의 면에 제1도전형의 반도체 우물을 형성하는 수단, 반도체 우물내에 제2도전형의 반도체 베이스 영역을 형성하는 수단, 반도체 베이스 영역과 접속하여 측벽을 갖고 있는 제1도전형의 다결정성 실리콘 에미터를 구조물을 형성하는 수단, 다결정성 실리콘 에미터 구조물의 측벽상에 분리부를 형성하는 수단, 우물내에 제1도전형의 반도체 콜렉터 영역을 형성하고 에미터 구조물의 분리부에 관련하여 자체 정렬하는 수단, 우물내에 반도체 베이스 영역에 인접하게 제2전형의 반도체 외인성 베이스 영역을 형성하고 에미터 구조물의 분리부에 관련하여 자체 정렬하는 수단, 제1도전형의 반도체 에미터 영역을 형성하기 위해 베이스 영역내에 제1도전형의 불순물을 제공하는 수단을 포함하는 것을 특징으로 하는 바이폴라 트랜지스터 제조방법.
- 제1항에 있어서, 대향 도전형의 바람직하지 못한 불순물이 에미터 구조물에 들어가지 못하게 하기 위하여 에미터 구조물을 덮는 물질의 일시적인 차단층을 형성하는 수단을 포함하는 것을 특징으로 하는 방법.
- 제1항에 있어서, 에미터 구조물과 반도체 베이스 영역 사이에 분리부를 형성하는 수단, 및 분리부내에 개구부를 형성하고 반도체 베이스 영역과 접촉하여 개구를 통해 에미터 구조물을 형성하는 수단을 포함하는 것을 특징으로 하는 방법.
- 제1항에 있어서, 반도체 본체의 면에 베이스 영역 및 콜렉터 영역을 형성하는 수단, 및 전기 접촉 표면을 제공하기 위하여 베이스 영역, 콜렉터 영역 및 다결정성 실리콘 에미터 구조물의 일부를 덮는 도전성 규산화물을 형성하는 수단을 포함하는 것을 특징으로 하는 방법.
- 제4항에 있어서, 베이스 영역에 인접한 반도체 본체의 면에 반도체 우물 부분을 형성하는 수단, 및 바이폴라 트랜지스터의 베이스-콜렉터 접합부와 병렬로 장볍 다이오드를 형성하기 위해 반도체 우물과 베이스 부분을 덮는 금속을 형성하는 수단을 포함하는 것을 특징으로 하는 방법.
- 제3항에 있어서, 분리물질로 MOSFET 장치 게이트 분리부를 형성하는 수단, 및 에미터 구조물의 물질로 게이트 도체를 형성하는 수단을 포함하는 것을 특징으로 하는 방법.
- 제6항에 있어서, 에미터 분리부가 형성됨과 동시에 게이트 분리부를 형성하는 수단, 및 에미터 구조물이 형성됨과 동시에 게이트 도체를 형성하는 수단을 포함하는 것을 특징으로 하는 방법.
- 제6항에 있어서, 대응 측벽 분리부가 게이트 도체부상에 형성됨과 동시에 이와 동일한 스텝에 의해 에미터 구조물상에 측벽 분리부를 형성하는 수단을 포함하는 것을 특징으로 하는 방법.
- 제6항에 있어서, 외인성 베이스 영역이 형성될때 제1형태의 MOSFET 장치의 소오스 및 드레인 영역을 형성하는 수단, 및 콜렉터 영역이 형성될 때 제2형태의 MOSFET 장치의 소오스 및 드레인 영역을 형성하는 수단을 포함하는 것을 특징으로 하는 방법.
- 제1도전형의 반도체 우물, 우물상에 배치되고 한측으로부터 다른측까지 상당히 연장되며 한측이 반도체 우물을 지나 측방향으로 연장되는 도전성 다결정성 실리콘 스트립, 다결정성 실리콘 스트립 하부에 배치되는 제2도전형의 반도체 진성 베이스 영역, 다결정성 실리콘 에미터 스트립과 접속되고 진성 베이스 영역내에 형성된 반도체 에미터 영역, 및 다결정성 실리콘 에미터 스트립의 대향측 상에 형성되고 진성 베이스 영역과 전기적 접촉하여 형성되는 외인성 베이스 영역 및 콜렉터 영역으로 구성되는 것을 특징으로 하는 바이폴라 트랜지스터.
- 제10항에 있어서, 외인성 베이스 영역, 콜렉터 영역, 및 반도체 우물을 지나 측방향으로 연장되는 다결정성 실리콘 에미터 스트립의 일부와 접촉하여 형성된 각각의 전극을 포함하는 것을 특징으로 하는 바이폴라 트랜지스터.
- 제10항에 있어서, 베이스 영역내에 형성된 에미터 영역으로 구성되고 다결정성 실리콘 에미터 스트립의 대응폭보다 짧은 폭을 포함하는 네스트형 매입 에미터를 포함하는 것을 특징으로 하는 바이폴라 트랜지스터.
- 제10항에 있어서, 다결정성 실리콘 에미터 스트립과 베이스 영역 사이의 분리부와, 다결정성 실리콘 에미터 스트립이 베이스영역과 접촉하여 형성되는 분리부내의 개구를 포함하는 것을 특징으로 하는 바이폴라 트랜지스터.
- 제10항에 있어서, 베이스 영여과 접촉되는 다결정성 실리콘 에미터 스트립으로 구성되고, 다결정성 에미터 스트립의 대응폭과 거의 동일한 폭을 포함하는 월형 에미터를 포함하는 것을 특징으로 하는 바이폴라 트랜지스터.
- 제10항에 있어서, 다결정성 실리콘 에미터 스트립상에 측벽 분리부를 포함하고, 외인성 베이스 영역 및 콜렉터 영역이 측벽 분리부에 관련하여 자체 정렬되는 것을 특징으로 하는 바이폴라 트랜지스터.
- 교호 도전성의 영역을 갖고 있는 축방향 바이폴라 트랜지스터에 있어서, 제1도전형의 불순물 우물, 제1도전형의 불순물 우물내에 형성된 제2도전형의 반도체 베이스 영역, 베이스 영역내에 형성된 제1도전형의 반도체 에미터 영역, 에미터 영역과 전기적 접촉되는 다결정성 실리콘 도체, 다결정성 실리콘 도체의 측벽상에 형성된 산화 실리콘, 불순물 우물내에 형성되고 측벽 분리부와 자체 정렬된 제1도전형의 반도체 콜렉터 영역, 및 불순물 우물내에 형성되고 측벽 분리부와 자체 정렬된 제2도전형의 외인성 베이스 영역으로 구성되는 것을 특징으로 하는 측방향 바이폴라 트랜지스터.
- 제16항에 있어서, 콜렉터 영역 및 진성 베이스 영역이 다결정성 실리콘 도체의 대항측상에 형성되는 것을 특징으로 하는 축방향 바이폴라 트랜지스터.
- 제16항에 있어서, 에미터 영역이 다결정성 실리콘 도체와 전기적 접촉되도록 형성된 매입형 접촉부를 포함하고, 다결정성 실리콘 도체에 외부 전기 접촉을 하기 위해 매입형 접촉부로부터 측방향으로 오프셋된 접촉부를 포함하는 것을 특징으로 하는 측방향 바이폴라 트랜지스터.
- 제18항에 있어서, 매입형 접촉부가 이 매입형 접촉부상에 배치된 다결정성 실리콘 도체 부의 대응폭보다 작은 폭으로 된 것을 특징으로 하는 측방향 바이폴라 트랜지스터.
- 제18항에 있어서, 다결정성 실리콘 도체가 불순물 우물을 지나서 기다랗게 연장되고, 오프셋 접촉부가 다결정성 실리콘 도체의 단부에 근접하게 배치되는 것을 특징으로 하는 측방향 바이폴라 트랜지스터.
- 바이폴라 트랜지스터내에 자체 정렬된 반도체 영역을 형성하는 방법에 있어서, 기판의 면내에 반도체 베이스 영역을 형성하는 수단, 에미터 영역을 정하기 위해 소정 위치에 베이스 영역과 접촉하여 도우프된 다결정성 실리콘 층을 형성하는 수단, 연부가 에미터 영역을 지나 측방향으로 연장되는 다결정성 실리콘을 형성하는 수단, 다결정성 실리콘 연부와 정렬된 기판의 면내에 콜렉터 영역을 형성하는 수단, 및 에미터 영역을 형성하기 위헤 베이스 영역내로 다결정성 실리콘의 도팬트를 확산시키는 수단을 포함하는 것을 특징으로 하는 방법.
- 제21항에 있어서, 다결정성 실리콘의 연부상에 분리부를 형성하는 수단, 및 분리부와 정렬된 콜렉터를 형성하는 수단을 포함하는 것을 특징으로 하는 방법.
- 제22항에 있어서, 다결정성 실리콘의 주변 연부밑에 분리부의 일부를 형성하는 수단을 포함하는 것을 특징으로 하는 방법.
- 제23항에 있어서, 분리부내에 개구를 정하기 위해 다결정성 실리콘 밑에 분리부를 형성하는 수단, 및 베이스 영역과 접촉하여 개구내에 다결정성 실리콘을 형성하는 수단을 포함하는 것을 특징으로 하는 방법.
- 제21항에 있어서, 다결정성 실리콘 연부가 제1연부를 정하고, 다결정성 실리콘의 제2연부를 형성하는 수단, 및 제2연부와 정렬되고 베이스 영역과 인접한 기판내에 외인성 베이스 영역을 형성하는 수단을 포함하는 것을 특징으로 하는 방법.※참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US890687A | 1987-01-30 | 1987-01-30 | |
US008906 | 1987-01-30 | ||
US008,906 | 1987-01-30 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR890012394A true KR890012394A (ko) | 1989-08-26 |
KR0128339B1 KR0128339B1 (ko) | 1998-04-06 |
Family
ID=21734386
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019880000750A KR0128339B1 (ko) | 1987-01-30 | 1988-01-29 | Cmos 기술을 이용하는 바이폴라 트랜지스터 제조방법 |
Country Status (5)
Country | Link |
---|---|
EP (1) | EP0281235B1 (ko) |
JP (1) | JP2587444B2 (ko) |
KR (1) | KR0128339B1 (ko) |
CN (1) | CN1012774B (ko) |
DE (1) | DE3882251T2 (ko) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0348459A (ja) * | 1989-04-26 | 1991-03-01 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
EP0414013A3 (en) * | 1989-08-23 | 1991-10-16 | Texas Instruments Incorporated | Method for forming bipolar transistor in conjunction with complementary metal oxide semiconductor transistors |
EP0478923B1 (en) * | 1990-08-31 | 1997-11-05 | Texas Instruments Incorporated | Method of fabricating self-aligned heterojunction bipolar transistors |
US5087580A (en) * | 1990-09-17 | 1992-02-11 | Texas Instruments Incorporated | Self-aligned bipolar transistor structure and fabrication process |
US5204275A (en) * | 1990-12-26 | 1993-04-20 | North American Philips Corp. | Method for fabricating compact bipolar transistor |
DE4137101A1 (de) * | 1991-02-28 | 1992-09-03 | Daimler Benz Ag | Laterales halbleiterbauelement |
US5422290A (en) * | 1994-02-28 | 1995-06-06 | National Semiconductor Corporation | Method of fabricating BiCMOS structures |
JPH08236537A (ja) * | 1994-12-22 | 1996-09-13 | Motorola Inc | エピ層を用いない高性能高電圧バイポーラ・トランジスタ |
FR2786608B1 (fr) * | 1998-11-30 | 2001-02-09 | St Microelectronics Sa | Procede de fabrication de circuits integres bicmos sur un substrat cmos classique |
CN102244078B (zh) * | 2011-07-28 | 2013-06-12 | 江苏捷捷微电子股份有限公司 | 台面工艺可控硅芯片结构和实施方法 |
CN106033743B (zh) * | 2015-03-17 | 2019-04-02 | 北大方正集团有限公司 | BiCMOS集成电路制作方法 |
CN108063162B (zh) * | 2017-12-18 | 2020-08-28 | 南京溧水高新创业投资管理有限公司 | 双极晶体管的制作方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5989457A (ja) * | 1982-11-15 | 1984-05-23 | Hitachi Ltd | 半導体装置の製造方法 |
US4492008A (en) * | 1983-08-04 | 1985-01-08 | International Business Machines Corporation | Methods for making high performance lateral bipolar transistors |
US4536945A (en) * | 1983-11-02 | 1985-08-27 | National Semiconductor Corporation | Process for producing CMOS structures with Schottky bipolar transistors |
DE3474883D1 (en) * | 1984-01-16 | 1988-12-01 | Texas Instruments Inc | Integrated circuit having bipolar and field effect devices and method of fabrication |
EP0170250B1 (en) * | 1984-07-31 | 1990-10-24 | Kabushiki Kaisha Toshiba | Bipolar transistor and method for producing the bipolar transistor |
-
1988
- 1988-01-25 DE DE88300586T patent/DE3882251T2/de not_active Expired - Lifetime
- 1988-01-25 EP EP88300586A patent/EP0281235B1/en not_active Expired - Lifetime
- 1988-01-26 CN CN88100466A patent/CN1012774B/zh not_active Expired
- 1988-01-29 KR KR1019880000750A patent/KR0128339B1/ko not_active IP Right Cessation
- 1988-01-29 JP JP63019442A patent/JP2587444B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
DE3882251D1 (de) | 1993-08-19 |
KR0128339B1 (ko) | 1998-04-06 |
DE3882251T2 (de) | 1993-10-28 |
JP2587444B2 (ja) | 1997-03-05 |
JPS63200568A (ja) | 1988-08-18 |
CN1012774B (zh) | 1991-06-05 |
EP0281235B1 (en) | 1993-07-14 |
EP0281235A1 (en) | 1988-09-07 |
CN88100466A (zh) | 1988-09-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3393148B2 (ja) | 高電圧パワートランジスタ | |
EP0111803B1 (en) | Lateral insulated-gate rectifier structures | |
KR860003671A (ko) | 상보형 반도체 장치 | |
KR930005257A (ko) | 박막 전계효과 소자 및 그의 제조방법 | |
KR910001886A (ko) | 반도체장치와 그 제조방법 | |
KR890013796A (ko) | 반도체장치 및 그 제조방법 | |
EP0358389A1 (en) | Vertical field-effect transistor having a high breakdown voltage and a small on-resistance | |
KR890012394A (ko) | Cmos 기술을 이용하는 바이폴라 트랜지스터 제조방법 | |
KR850006775A (ko) | 반도체 장치의 제조방법 | |
EP0071335B1 (en) | Field effect transistor | |
KR100301917B1 (ko) | 고전압전력트랜지스터 | |
KR940004846A (ko) | 반도체장치 및 그 제조방법 | |
US4713681A (en) | Structure for high breakdown PN diode with relatively high surface doping | |
KR880003438A (ko) | 폴리실리콘 리본을 갖는 바이폴라 트랜지스터의 제조 | |
KR950034822A (ko) | 고전압 트랜지스터 및 그 제조방법 | |
KR910007162A (ko) | 반도체 장치의 제조 방법 | |
KR890011033A (ko) | 반도체장치의 제조방법 | |
KR880006789A (ko) | 고신뢰성 반도체 장치와 그 제조 방법 | |
KR880014644A (ko) | 반도체 집적 회로 장치 및 그 제조 방법 | |
JPH0738447B2 (ja) | Mos型半導体装置 | |
KR870004529A (ko) | 반도체 기억장치 | |
KR0138917B1 (ko) | 반도체 소자 | |
KR960002889A (ko) | 반도체 장치 및 그 제조방법 | |
KR930022551A (ko) | 반도체장치 및 그 제조방법 | |
KR960026934A (ko) | 바이폴라 트랜지스터, 바이폴라 트랜지스터를 구비하는 반도체장치 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20011012 Year of fee payment: 5 |
|
LAPS | Lapse due to unpaid annual fee |