CN1012774B - 利用cmos工艺制造双极型晶体管 - Google Patents

利用cmos工艺制造双极型晶体管

Info

Publication number
CN1012774B
CN1012774B CN88100466A CN88100466A CN1012774B CN 1012774 B CN1012774 B CN 1012774B CN 88100466 A CN88100466 A CN 88100466A CN 88100466 A CN88100466 A CN 88100466A CN 1012774 B CN1012774 B CN 1012774B
Authority
CN
China
Prior art keywords
polysilicon
region
emitter
base
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
CN88100466A
Other languages
English (en)
Other versions
CN88100466A (zh
Inventor
戴维·斯普莱特
拉吉夫·R·沙汉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of CN88100466A publication Critical patent/CN88100466A/zh
Publication of CN1012774B publication Critical patent/CN1012774B/zh
Expired legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8248—Combination of bipolar and field-effect technology
    • H01L21/8249—Bipolar and MOS technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H01L29/7322—Vertical transistors having emitter-base and base-collector junctions leaving at the same surface of the body, e.g. planar transistor

Abstract

本发明揭示了一种双极型晶体管，及其与MOSFET器件兼容的制造方法。晶体管本征基区(54)形成于半导体阱(22)的表层，并被一层栅氧化层(44)覆盖。栅氧化层(44)上开出窗口，并且其上淀积掺杂多晶硅，形成与基区(54)接触的多晶硅发射极(68)。侧壁氧化层(82，84)形成于多晶硅发射极结构(68)上。集电区(90)和非本征基区(100)形成于半导体阱(22)之中，并且相对于多晶硅发射极侧壁氧化层(82、84)的对侧边缘自动对齐。

Description

本发明总的来说涉及硅半导体工艺过程，更具体地说涉及利用CMOS制造工艺的双极型晶体管结构的制造。
双极型晶体管和MOS场效应晶体管代表了半导体器件两种不同的种类，相对另一方具有各自的优点，这些半导体种类的作用和结构向来不相同，因此，为开发各自的优点而经历了不同的发展道路。例如，双极型晶体管较适合于大功率、高速度、数字和模拟系统的应用。另一方面，包括可组成CMOS器件的PMOS和NMOS晶体管的MOS场效应晶体管器件，较适合于低功率和高存储密度系统的应用。
双极型晶体管中少数和多数载流子都参与导电，并且，传统上双极型晶体管是采用不同于依赖于多数载流子形成电流的CMOS晶体管电路的方法制造的。另外，因为双极型晶体管的工作特性既依赖于半导体的横向几何结构，也依赖于半导体的垂直几何结构，所以，它的制造方法不同于作为横向表面层作用器件的CMOS晶体管。
在目前半导体电路大规模集成的趋势下，将双极型电路和MOS场效应晶体管电路集成到一块芯片上变得有利了。这样，双极型晶体管的电流驱动 能力可被用来驱动MOS场效应晶体管电路，许多MOS场效应晶体管电路就能做在小的晶片面积内，从而实现一种电气功能。有许多其他的应用，其中，MOS场效应晶体管和双极型器件的优点被综合进一块集成电路芯片以提供总的改进了的功能。
双极型电路和MOS场效应晶体管电路最初的集合采用传统工艺步骤做出MOS场效应晶体管器件和双极型器件。各种类型器件的制造很少共用工艺步骤，这样，全部工艺变得复杂、漫长，成本高并且产量低。由于将双极型器件和CMOS器件集合在一起更重要了，已经作出许多努力改进工艺，依靠改进的工艺，二种类型器件的不同结构可以同时制作，因而总的工艺步骤数量达到最少，并且不需要折衷各类型器件固有的性能或优点，各种工艺就变得一致了。
从前面描述的可以体会到，需要有一种改进了的双极型晶体管器件，它能由与MOS场效应晶体管器件的工艺步骤高度兼容的工艺步骤制造。与此相联系，需要有一种双极型器件，以及可使一只晶体管占据更少晶片面积并且具有改进性能的双极型器件制造方法。
根据本发明，所揭示出的双极型器件结构及其制造减少或消除了伴随相应的已有技术制出的器件和已有的工艺技术的缺点和不足。按照本发明，双极型器件的不同部分与MOS场效应晶体管器件的结构同时制作。不仅在做出双极型器件和MOS场效应晶体管器件方面本发明的工艺步骤达到最优化，而且制造小面积双极型晶体管也成为可能。
在本发明推荐方式中，以类似于形成P沟道MOSFET（MOS场效应晶体管）器件的半导体阱的方法将双极型晶体管N阱做在P型衬底中。各个N阱被传统硅工艺技术产生的厚场氧化层或氧化沟所隔开。然后在晶片表面生长薄栅极氧化层，覆盖双极型和MOSFET晶体管的阱。再在薄栅极氧化层上淀积一薄层多晶硅。刻出双极型晶体管N阱的图案，进行离子注入以形成P型本征基区。在多晶硅薄层和栅极氧化层上开出一个窗口通到本征基区。在晶片表面淀积一层多晶硅，再进行离子注入以形成MOSFET晶体管的栅极导体，和双极型晶体管的多晶硅发射极结构。掺杂多晶硅穿过栅极氧化层窗口与本征基区接触。对栅极和多晶硅发射极结构作进一步处理，在其上淀积一层二氧化硅（以后称为氧化硅）绝缘体，并在多晶硅发射极和栅极结构的表面上朝下各向异性地蚀刻，以形成氧化层侧壁。多晶硅栅极结构上的侧壁氧化层便利于N沟道MOSFET晶体管中轻掺杂漏区的形成。而对于双极型晶体管，多晶硅发射极上的侧壁氧化层则减少了将集电区和非本征基区与半导体发射区隔开距离的困难。
晶片表面被加上掩膜，刻出图形，并进行离子注入，以在双极型晶体管区域形成N+集电区，和在NMOS晶体管区域形成源区和漏区。以类似的方式处理晶片，形成离子注入的P+区域，这种区域定出了双极型晶体管中的非本征半导体基区，和PMOS晶体管中相应的源区和漏区。MOSFET器件的源区和漏区自动与相应的栅极导体排成一线，而双极型器件的集电极和非本征基极则自动和多晶硅发射极对齐。
按照MOSFET制造工艺，源极、漏极和栅极导体结构和双极型晶体管的非本征基极、集电极和多晶硅发射极一起被硅化。在晶片处理过程中，晶片的温度被充分提高，以驱使多晶硅发射极内的N型杂质通过栅极氧化层窗口进入基区。由此形成了埋藏发射区。其后的隔离、布线和钝化工艺过程旨在将不同的晶体管结构连在一起并保护做好的晶片不受环境影响。
在本发明的另一个实施例中，围墙式发射极结构，而不是嵌入式结构，也能用与MOSFET器件制造相容的工艺步骤做出。采用围墙式的发射极结构，能够作出高度密集的器件。
在本发明的再一个实施例中，双极型晶体管N阱区域的一部分在半导体基片表面邻接一部分非本征基区。在N型和P型半导体连接处形成钛硅化物，从而做成一个肖特基势垒二极管。该肖特基二极管横过双极型晶体管的集电结，与之并联，从而使该双极型晶体管成为肖特基箝位晶体管。
本发明的进一步特征和优点，如附图中所显示出的，将因下文对本发明不同实施例更具体的描述而变得更加清楚。所有图中相同的标号指示相同部分、范围和区域，其中：
图1到图13是图解关于本发明不同制造步骤的半导体晶片的横向剖视图;
图14是图13所显示的一个嵌入式发射极双 极型器件的俯视图或布局图;
图15是采用围墙式发射极结构的双极型器件横向剖视图;
图16是图15中具有围墙式发射极的双极型晶体管的俯视图;
图17是按照本发明的原理和精神所构造的一个肖特基箝位双极型晶体管的横向剖视图。
如同这儿所描述的，本发明通过对一只典型的NPN双极型晶体管的制造作描述而被显示出来。其中，将参考制造CMOS晶体管的相应的常规步骤，这些常规步骤未通过图示具体显示出来。
现在转向附图，具体地说是图1，按照本发明，制作一只双极型晶体管的开始是选择具有适合于制造双极型和CMOS晶体管的电学性能的半导体衬底10。最好是选择P型、<100>晶向、电阻率约为10欧·厘米的硅衬底材料。在衬底10的表面，生长一层薄的氧化硅12。在晶片上淀积一薄层氮化硅14，例如通过低压化学气相淀积（LPCVD）工艺。覆盖氮化硅14的是一层光致抗蚀剂材料16，它被旋转覆盖在晶片的表面，并被刻出图形以定出用于确定N阱的窗口18。在光致抗蚀剂16上可定出类似的窗口用于形成与PMOS晶体管有关的N阱。在由掩膜窗口18定出的面积上通过常规腐蚀工艺部分地去除了氮化硅层14和氧化硅层12。
接着采用N型杂质进行离子注入20，在衬底10的掩膜窗口处形成N阱22。离子注入是在足以形成较浅的N阱22的能级上进行的。磷可以用作离子注入的N型杂质，剂量大约为5E12原子/平方厘米。其他N型杂质和剂量也能达到满意的效果。
如图2所示，晶片在使硅氧化的环境中，N阱区域22上生长了一薄氧化硅层24。看得出，光刻胶掩膜16已去除，并且由于生长N阱氧化层24时的温度，N阱22已经朝下扩散了。然后，薄氧化硅12和氮化硅14被去掉。
如图3中显示的，在衬底10的表面新生长了一层氧化硅26，它包括一过渡氧化层。在氧化层26上形成了包括淀积的氮化硅层28的氧化屏蔽层。在晶片表面上铺一层光致抗蚀剂材料30，并刻出图形以确定限定N阱22的窗口32和34。采用传统的腐蚀工艺去除了前述窗口所限定区域的氮化硅28和氧化硅26。在掩膜窗口32和34定出的区域，一部分硅衬底10也被蚀去以形成一个凹进部分。掩膜窗口32和34限定了厚场氧化层将形成的区域，这样，衬底材料10被向下腐蚀达到所要求的深度，以形成在衬底10中凹进的足够厚的场氧化层。
对晶片用硼进行离子注入，以形成P沟道终止区域36和38。为了在衬底10未掩蔽的区域生长一层厚的场氧化层，晶片经受了高温蒸汽气氛。具体地说，处于窗口32和34之下的硅衬底材料被消耗，直到厚的场氧化层生成为止。图4中画出了厚氧化层40和42，而氧化硅层26、氮化硅层28和光致抗蚀剂掩膜30已被除去。
前面的描述说明了适合于双极型晶体管和MOSFET晶体管应用的形成N阱的一种方法。作为一种替换，重掺杂N型埋层可以做在衬底10中，埋层上淀积-N型半导体材料外延层。类似于上面描述的，厚场氧化区可以做在外延层中，提供电路之间的模向隔离。此外，能在晶片的其他区域形成P阱，用于NMOS晶体管。
现在参见图5，薄的高质量栅极氧化层44生长于硅片的表面。生成高质量栅氧化层的方法是，首先生长一薄层牺牲氧化层，与任何氮化硅淀积物一起使它氧化，然后去掉氧化层。这种预栅氧化层或牺牲氧化层消除了由于在晶片上不要求淀积区域的氮化硅淀积物造成的库伊（Kooi）白带效应。总之，去除预栅氧化层和氮化物后，高质量的栅氧化层44就生长在晶片上了。栅氧化层44做成所要求的厚度，把栅极导体和MOSFET晶体管的传输沟道分开。在栅氧化层44上淀积的是一层多晶硅46，多晶硅层46是薄的，大约1000埃厚。光致抗蚀剂掩膜48被旋转扩散在晶片表面上，并被刻出图形，以定出用于在N阱22中形成本征半导体基区的窗口50。最好，掩膜窗口50形成于厚场氧化区40和42的中间。多晶硅46首先起钝化层的作用，防止杂质进入栅氧化层44。然而，多晶硅46应该足够薄以使得离子注入能够通过。
硼注入52以大约1E14个原子/平方厘米的剂量进行。离子注入52以这样一个方式进行，即使得杂质位于靠近N阱22表面的地方。为了获得双极型晶体管所需要的晶体管增益（hfe）和击穿电压。可以调节剂量。获得较高击穿电压，需要注 入较深的基区54以及横向较宽的区域，以减小在高压和模拟电路应用中，伴随着双极型器件所受较高电压产生的对应电场。另一方面，对于高性能和高速度双极型器件，基压54应该薄一些，注入剂量应该在一个最小值。
然后光致抗蚀剂48被去掉，在晶片上扩展一层新的光致抗蚀剂层56，并刻出图形，以在半导体基区54中定出用于确定发射区的窗口58。因为发射极集中在基区54中，前者相对于本征基区54成为嵌入式的。如图6中所指示的，栅氧化层44和薄多晶硅46被腐蚀，从而暴露出本征基区54的表面的一部分。确定本征基区54暴露表面的窗口60也定出了其后将在基区54中形成半导体结的有效发射极面积。窗口60可以经过清洗工艺，从而使本征基区54获得清洁的表面。
按照附图中的图7，在晶片表面上淀积了厚得多的多晶硅层62。多晶硅层62融合了多晶硅的第一层46，形成最好厚约4000埃的单一多晶硅层。如图7中指示的，在窗口60内多晶硅62与下面的本征半导体基区54接触。以N型杂质，例如砷或磷，对多晶硅层62作离子注入64，剂量足以达到重掺杂结构。
如果，本发明双极型晶体管的构造与相应的MOSFET器件的同时制造无关，两层多晶硅46和62就不需要分开淀积，相反地，在图7所示步骤中可淀积一厚层多晶硅。换句话说，不再需要MOSFET那样的栅极结构，栅氧化层的完整性不需要那么严格，这样，就不需要第一薄多晶硅层46的钝化作用了。
现在参见图8，光致抗蚀剂材料70被涂布在晶片上，并刻出图形以确定多晶硅发射极68。在虚线72和74以外区域的光致抗蚀剂70被去掉。PMOS和NMOS器件的栅结构边界类似地定出。通过传统的腐蚀工艺，在虚线72和74以外区域，多晶硅62也被除去。这样定出了多晶硅发射极86和MOSFET晶体管栅结构（未示出）。
图9说明多晶硅发射极处在P型基区54之上。重要的是，多晶硅发射极68在栅氧化层44的窗口区60接触本征基区54同样重要的是，基区54的边缘向外伸展，超出多晶硅发射极68的侧壁76和78。这是重要的，由此，其后形成的非本征基区和集电区可以邻接本征基区54，并自动对准多晶硅发射极68。为此，P型本征基区54可以比图中显示的进一步横向扩展，甚至扩展至N阱22的整个表面。
多晶硅发射极68和MOSFET晶体管栅极导体确定了以后，一层厚的氧化硅80淀积到晶片表面。如图9中指示的，氧化层80可采用LPCVD工艺淀积，以形成共形的绝缘氧化硅层。淀积的氧化硅80被朝下各向异性腐蚀，例如用活性离子腐蚀工艺。腐蚀工艺一直进行，直到氧化硅被朝下蚀去达到大致等于氧化层80厚度的深度为止。由于对氧化硅80各向异性的蚀刻，全部剩余的就是由虚线示出并由编号82和84指定的部分。腐蚀工艺的各向异性特性在除去多晶硅发射极68侧壁所有氧化硅这一点上不起作用，因为在垂直方向测量，这个区域的氧化硅远厚于在其他区域的氧化硅，例如覆盖在多晶硅发射极68上的氧化硅或者覆盖在场氧化层区域40和42上的氧化硅。
在多晶硅发射极68上可淀积一层供选用的氮化硅（未示出），既作为各向异性腐蚀中的牺牲层，又作为阻止其后离子注入过程中离子穿过的阻挡层。供选用的氮化硅层可以淀积在多晶硅62上，并在淀积光致抗蚀剂70之间被刻出图形。
在示范双极型晶体管制造过程中形成的、MOSFET晶体管的多晶硅栅极导体在其侧壁也带有类似的绝缘氧化硅堆积物。如上面指出的，NMOS晶体管栅极导体的侧壁氧化层便利了对于小面积NMOS器件的正常工作较重要的轻掺杂漏区的制造。
图10显示了边缘邻接侧壁氧化层82和84的多晶硅发射极68。还显示出晶片带有一层光致抗蚀剂86，光致抗蚀剂86被刻出图形，产生确定N阱22中集电区位置的窗口88。在离子注入之前，可选择将覆盖集电区的薄氧化层44减薄或除去。用磷或砷对晶片作离子注入92，以在N阱22中形成一个N+集电区90。N+集电区90邻接基区54。本征基区54横向超出侧壁氧化层84外沿的那部分被相反类型的注入杂质补偿或重复掺杂，因而这部分变成了N+集电区90的一部分。另一方面，由于图形精密对准，本征基区能够在延伸到集电区之间就终止。这将导致较小的寄生电容，并增大击穿电压。
如图10中所指出的，集电区90自动对准了 多晶硅发射极侧壁氧化层84，并邻接本征基区54。此外，对光致抗蚀剂层86的掩膜定位要求不很严格，除了窗口88的边沿需要大致覆盖住原场氧化层42和多晶硅发射极68之外。N型注入杂质可能进入多晶硅发射极68，这取决于为确定覆盖多晶硅发射极68的光致抗蚀剂86边缘而对光致抗蚀剂86的图形刻制。这是无关紧要的，因为注入杂质和多晶硅发射极68中的杂质相同。在N+集电区90形成的同时，NMOS晶体管中相应的源区和漏区也可以形成。
现在参见图11，光致抗蚀剂掩膜86已除去，另一层光致抗蚀剂材料94涂布在晶片的表面。光致抗蚀剂94被刻出图形，以定出用于在N阱22内确定一个非本征基区的窗口96。在形成非本征基区时，光致抗蚀剂掩膜95的定位比在形成集电区时采用的掩膜要求严格一些。离子注入98可能驱使一些P+型离子进入N+型多晶硅发射极68。然而，在嵌入式多晶硅发射极中，氧化层44的一部分将多晶硅发射极和本征基区54分开，这样，P型杂质进入多晶硅发射极68中的非临界位置。前面提到的供选用的氮化硅层将防止P型注入98影响N型多晶硅发射极68。
非本征基区首先是为了与本征基区54形成电学连系而设的。双极型晶体管的实际晶体管作用发生在本征基区54，因为这样的半导体区域处于集电区90（和N阱22）与其后将形成的发射区之间。
一种P型杂质，例如硼，经离子注入98被注入晶片的暴露区域，从而在双极型晶体管中形成了一个P+非本征基区100。通过类似方式，在PMOS晶体管区域光致抗蚀剂掩膜94上形成源区和漏区窗口，并与双极型晶体管同时进行离子注入。然后除去光致抗蚀剂层94。
如图11中所指示的，非本征基区100自动对齐了多晶硅发射极侧壁氧化层82。很重要地，半导体区域90和100都自动对准了包括侧壁氧化层82和84的多晶硅发射极68。采用所示出的多晶硅发射极结构，薄栅氧化层44中发射极窗口的位置能够稍微变动，而不会引起集中在氧化层窗口中的发射区侵入非本征基区100或集电区90。氧化层窗口边缘和集电区90之间的间距关系到发射极-集电极击穿电压和双极型晶体管的增益。无论在嵌入式还是围墙式的发射极结构中，侧壁氧化层84都保证了，当这些区域被离子注入或用其他方法形成时，在发射区和集电区之间存在一个最小间距。当然，发射区和集电区的横向扩散会对其中的间距产生影响。
双极型晶体管集电区90和非本征基区100被刻出图形（未示出），处于它们上面的栅氧化层44被除去。用类似方法，MOSFET晶体管的源区和漏区上的栅氧化层也被除去。然后，晶片表面覆盖上一层钛102，并如图12中所显示的被刻出图形。在只要做出双极型晶体管的情况下，也可以用一层铂。图12中，集电区90和非本征基区100显示出被钛金属所覆盖。多晶硅发射极68也显示出被钛导电涂层102所覆盖。
按照传统的硅工艺，晶片然后被加热，从而在先前覆盖了钛的区域生成硅化钛。最好在氮气氛中使钛起反应，也形成一层导电氮化硅。在与氮反应产生氮化物后多余的钛就被除去了。钛金属层102经过腐蚀，使得只有双极型晶体管和MOSFET晶体管的电接触表面才覆盖这样的金属。升高了的晶片温度也产生影响，使多晶硅发射极68中的N+杂质朝下扩散进入本征基区54，从而在双极型晶体管中形成一个N+型发射区104。在采用铂代替钛的情况下，退火处理可以先于铂的淀积进行。采用这种方式，发射区的形成在多晶硅发射极68和半导体发射区104之间形成埋入的发射极触点。外部的电子触点不是直接接到发射区104，而是通过导电的多晶硅发射极68。
图13描绘了晶片大致完成了的图形，其中，硅化钛层106和108覆盖相应的非本征基区100和集电区90。多晶硅发射极68顶上也覆盖了一层硅化钛110，以提供良好的电学触点。然后在晶片表面淀积一层绝缘层112，刻出它的图形以形成通到集电区90和非本征基区100的硅化物界面的窗口。图13中没有示出，在绝缘层112的另一位置也开出一个窗口通到多晶硅发射极68。在晶片上淀积一层金属，并刻出图形以形成集电极导体114、基极导体116和发射极导体。
图13晶片结构的俯视图示于图14中。多晶硅发射极68显示出带有形成于晶片场氧化区120上的延伸焊接区118。电子触点122做成与多晶硅发射极延伸焊接区118相接触。从而，发射极触 点122通过多晶硅发射极68与埋入的发射区104也处于电子接触。在图14中可以看到，发射区104嵌在基区54中多晶硅发射极68与基区54的接触区域限定的位置。
前面的描述说明了一种NPN双极型晶体管的制造和所得结构。但本技术领域的熟练者也能利用这儿的描述制造PNP双极型晶体管。要做成具有适当工作特性的PNP晶体管，将需要改变各个半导体杂质区域，甚至于杂质浓度。此外，当MOSFET晶体管同PNP双极型晶体管一起制造时，栅极导体的掺入杂质可能需要改变。
图15和图16分别表示一种围墙式发射极双极型晶体管124的横向剖视图和俯视图。按照本实施例构造的双极型晶体管，在基区54中的发射极开口不是嵌套在多晶硅发射极68之下并从边缘凹入的。相反，多晶硅发射极126具有大致等于发射区128相应宽度的宽度，并全部与发射区128接触。当N型杂质从多晶硅发射极126扩散进入本征基区54时，一个大面积发射区128就此形成了。虽然晶体管124的制作仍具有相同的自对准特点，同前面描述的相比，双极型晶体管124可以做在较小的晶片面积中。因为埋入的发射区128不需要和多晶硅发射极126嵌套，所以可以做出需要较少晶片面积的晶体管。同图14中示出的实施例相同，图16的晶体管124包括一个外伸的发射极触点144。
图17中显示了类似于图13的双极型晶体管结构，但是它还包括了一个肖特基箝位集电结。为此，N阱22的一部分146处在晶片表面邻接非本征基区100的地方。一层导电硅化物148覆盖在N阱表面部分146和非本征基区148上，从而在它们之间形成金属势垒接触。结果，双极型晶体管的集电结并联了一个肖特基二极管，这样避免了晶体管在进入导通状态时被饱和。
前面的描述揭示出了一种双极型晶体管的制造步骤和所得结构。本发明双极型晶体管制造的一个工艺上的优点在于，可以采用与制造MOSFET晶体管相兼容的步骤制造双极型晶体管。因而，本发明的一个伴随的工艺优点就是，MOSFET晶体管和本发明的双极型晶体管可以做在一块晶片上，从而简便了双极型和MOSFET晶体管的集成化。
本发明的另一个工艺优点是，通过采用MOSFET制造工艺，能在很小的晶片面积上做出自对准的双极型晶体管。结果，因为寄生电容小了，双极型晶体管的电学性能加强了，所得到的高频响应范围扩展了。
本发明的再一个工艺优点是实现了嵌入式和围墙式多晶硅发射极双极型晶体管的构造。制造步骤简化之处在于，双极型晶体管的非本征基区和集电区形成于多晶硅发射极的相异侧，并自动对准了多晶硅发射极的边沿。多晶硅发射极上的侧壁氧化层提供了将相应的集电区和非本征基区与发射区隔开从而保证避免PN结击穿的工艺优点。
本发明的再一个工艺优点在于，采用与MOSFET晶体管相兼容的制造步骤，容易地造出了肖特基箝位双极型晶体管。
本发明较佳实施例的揭示参照了特定的双极型晶体管结构和制造方法，但应该这样理解，根据工程上的选择，可以对本发明的细节作出许多变化，而不会脱离由所附权利要求限定的本发明的精神和范围。

Claims (25)

1、一种利用MOS工艺制造双极型晶体管的方法，它包括以下步骤：
在半导体基片表面形成属于第一导电类型的半导体阱；
在所述半导体阱中形成第二导电类型的半导体基区；
形成与所述半导体基区接触的、属于所述第一导电类型的多晶硅发射极结构，
其特征在于：
所述发射极结构具有侧壁；
在所述多晶硅发射极结构的所述侧壁上形成绝缘体；
在所述阱中形成自动对准所述发射极结构的所述绝缘体、属于第一导电类型的半导体集电区；
在所述阱中形成自动对准所述发射极结构的所述绝缘体、属于所述第二导电类型的半导体非本征基区；以及
使一种所述第一导电类型杂质进入所述基区从而形成属于所述第一导电类型的半导体发射区。
2、如权利要求1所述的方法，其特征在于，它还包括，形成覆盖在所述发射极结构上以防止不需要的相反导电类型的杂质进入所述发射极结构的临时阻挡层。
3、如权利要求1所述的方法，其特征在于，它还包括，在所述发射极结构和所述半导体基区之间形成绝缘体，在所述绝缘体的中心形成窗口，形成穿过窗口与所述半导体基区接触的所述发射极结构。
4、如权利要求1所述的方法，其特征在于，它还包括，在所述半导体基片表面形成所述基区和所述集电区，形成覆盖所述基区、所述集电区和所述多晶硅发射极结构的一部分以提供电接触表面的导电硅化物。
5、如权利要求4所述的方法，其特征在于，它还包括，在所述半导体基片表面形成邻接所述基区的所述半导体阱的一部分，形成一层金属覆盖所述半导体阱的一部分和所述基区的一部分，从而形成与所述双极型晶体管的集电结并联的势垒二极管。
6、如权利要求3所述的方法，其特征在于，它还包括，用所述绝缘体形成MOSFET器件栅极绝缘体，用所述发射极结构的材料形成栅极导体。
7、如权利要求6所述的方法，其特征在于，它还包括，在形成所述发射极绝缘体的同时形成所述栅极绝缘体，在形成发射极结构的同时形成所述栅极导体。
8、如权利要求6所述的方法，其特征在于，它还包括，在相应的侧壁绝缘体形成于所述栅极导体的同一时间用相同步骤在所述发射极结构上形成侧壁绝缘体。
9、如权利要求6所述的方法，其特征在于，它还包括，当所述非本征基区形成的同时形成第一类型MOSFET器件的源区和漏区，在所述集电区形成的同时形成第二类型MOSFET器件的源区和漏区。
10、一种按照权利要求1所述方法制成的双极型晶体管，其特征在于，它包括：
属于第一导电类型的半导体阱;
覆盖所述阱并从一端延伸到另一端的导电多晶硅带，所述多晶硅带的所述一端横向延伸超出所述半导体阱;
埋在所述多晶硅带之下的、属第二导电类型的半导体本征基区;
形成于所述本征基区中与所述多晶硅发射极带相接触的半导体发射区;以及
形成于所述多晶硅发射极带相异侧的非本征基区和集电区，所述非本征基区和所述集电区与所述本征基区形成电接触。
11、如权利要求10所述的双极型晶体管，其特征在于，它还包括，同所述非本征基区，所述集电区和横向超出所述半导体阱的所述多晶硅发射极带的一部分形成接触的各个电极。
12、如权利要求10所述的双极型晶体管，其特征在于，它还包括下埋嵌入的发射区，该发射区包括形成于所述基区的发射区并且其宽度小于所述多晶硅发射极带的对应宽度。
13、如权利要求10所述的双极型晶体管，其特征在于，它还包括，处于所述多晶硅发射极带和所述基区之间的绝缘体和在所述绝缘体中心的窗口，所述多晶硅发射极带通过该窗口与所述基区形成接触。
14、如权利要求10所述的双极型晶体管，其特征在于，它还包括围式发射极，该发射极包括与所述基区接触的所述多晶硅发射极带，并且其宽度大致等于所述多晶硅发射极带的相应宽度。
15、如权利要求10所述的双极型晶体管，其特征在于，它还包括，所述多晶硅发射极带上的侧壁绝缘体，并且所述非本征基区和所述集电区自动对准所述侧壁绝缘体。
16、一种具有导电类型不同的多个区域的双极型晶体管，其特征在于，它包括：
第一导电类型的参杂阱;
形成于所述第一导电类型的所述掺杂阱中的第二导电类型的半导体基区;
形成于所述基区内的所述第一导电类型的半导体发射区;
与所述发射区形成电接触的多晶硅导体;
形成于所述多晶硅导体侧壁上的氧化硅;
形成于所述掺杂阱中并自动对准所述侧壁绝缘体的所述第一导电类型的半导体集电区;以及
形成于所述掺杂阱中并自动对准所述侧壁绝缘体的所述第二导电类型的非本征基区。
17、如权利要求16所述的双极型晶体管，其特征在于，其中，所述集电区和所述本征基区形成于所述多晶硅导体的相异侧。
18、如权利要求16所述的双极型晶体管，其特征在于，它还包括在所述发射区与所述多晶硅导体电接触的地方形成的埋入触点，以及横向偏离所述埋入触点以实现与所述多晶硅导体外部电接触的触点。
19、如权利要求18所述的双极型晶体管，其特征在于，其中，所述埋入触点的宽度小于覆盖所述埋入触点的所述多晶硅导体相应部分的宽度。
20、如权利要求18所述的双极型晶体管，其特征在于，其中，所述多晶硅导体是细长的，而且延伸出所述掺杂阱，所述偏离点贴近所述多晶硅导体的一端。
21、在双极型晶体管中形成自对准半导体区域的一种方法，其特征在于，它包括：
在衬底表面形成半导体基区;
在确定发射区的位置形成与所述基区接触的掺杂多晶硅层;
形成一边横向延伸出所述发射区的所述多晶硅;
在所述衬底表面形成对准所述多晶硅边沿的集电区;以及
使所述多晶硅中的掺杂物扩散进入所述基区以形成所述发射区。
22、如权利要求21所述的方法，其特征在于，它还包括，在所述多晶硅的所述边沿形成绝缘体，并形成对准所述绝缘体的所述集电区。
23、如权利要求22所述的方法，其特征在于，它还包括，形成埋于所述多晶硅的外沿下的所述绝缘体的一部分。
24、如权利要求23所述的方法，其特征在于，它还包括，形成埋在所述多晶硅之下的所述绝缘体从而在所述绝缘体中确定一个窗口，在所述窗口中形成多晶硅与所述基区接触。
25、如权利要求21所述的方法，其特征在于，其中，所述多晶硅边沿定义为第一边沿，所述方法还包括，在所述多晶硅上形成第二边沿，在所述衬底中形成对准所述第二边沿并邻接所述基区的非本征基区。
CN88100466A 1987-01-30 1988-01-26 利用cmos工艺制造双极型晶体管 Expired CN1012774B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US890687A 1987-01-30 1987-01-30
US008906 1995-12-20

Publications (2)

Publication Number Publication Date
CN88100466A CN88100466A (zh) 1988-09-07
CN1012774B true CN1012774B (zh) 1991-06-05

Family

ID=21734386

Family Applications (1)

Application Number Title Priority Date Filing Date
CN88100466A Expired CN1012774B (zh) 1987-01-30 1988-01-26 利用cmos工艺制造双极型晶体管

Country Status (5)

Country Link
EP (1) EP0281235B1 (zh)
JP (1) JP2587444B2 (zh)
KR (1) KR0128339B1 (zh)
CN (1) CN1012774B (zh)
DE (1) DE3882251T2 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0348459A (ja) * 1989-04-26 1991-03-01 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
EP0414013A3 (en) * 1989-08-23 1991-10-16 Texas Instruments Incorporated Method for forming bipolar transistor in conjunction with complementary metal oxide semiconductor transistors
DE69128123T2 (de) * 1990-08-31 1998-03-05 Texas Instruments Inc Verfahren zum Herstellen selbst-ausrichtender bipolarer Transistoren mit Heteroübergang
US5087580A (en) * 1990-09-17 1992-02-11 Texas Instruments Incorporated Self-aligned bipolar transistor structure and fabrication process
US5204275A (en) * 1990-12-26 1993-04-20 North American Philips Corp. Method for fabricating compact bipolar transistor
DE4137101A1 (de) * 1991-02-28 1992-09-03 Daimler Benz Ag Laterales halbleiterbauelement
US5422290A (en) * 1994-02-28 1995-06-06 National Semiconductor Corporation Method of fabricating BiCMOS structures
JPH08236537A (ja) * 1994-12-22 1996-09-13 Motorola Inc エピ層を用いない高性能高電圧バイポーラ・トランジスタ
FR2786608B1 (fr) 1998-11-30 2001-02-09 St Microelectronics Sa Procede de fabrication de circuits integres bicmos sur un substrat cmos classique
CN102244078B (zh) * 2011-07-28 2013-06-12 江苏捷捷微电子股份有限公司 台面工艺可控硅芯片结构和实施方法
CN106033743B (zh) * 2015-03-17 2019-04-02 北大方正集团有限公司 BiCMOS集成电路制作方法
CN108063162B (zh) * 2017-12-18 2020-08-28 南京溧水高新创业投资管理有限公司 双极晶体管的制作方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5989457A (ja) * 1982-11-15 1984-05-23 Hitachi Ltd 半導体装置の製造方法
US4492008A (en) * 1983-08-04 1985-01-08 International Business Machines Corporation Methods for making high performance lateral bipolar transistors
US4536945A (en) * 1983-11-02 1985-08-27 National Semiconductor Corporation Process for producing CMOS structures with Schottky bipolar transistors
DE3474883D1 (en) * 1984-01-16 1988-12-01 Texas Instruments Inc Integrated circuit having bipolar and field effect devices and method of fabrication
DE3580206D1 (de) * 1984-07-31 1990-11-29 Toshiba Kawasaki Kk Bipolarer transistor und verfahren zu seiner herstellung.

Also Published As

Publication number Publication date
EP0281235A1 (en) 1988-09-07
JP2587444B2 (ja) 1997-03-05
DE3882251D1 (de) 1993-08-19
KR0128339B1 (ko) 1998-04-06
JPS63200568A (ja) 1988-08-18
DE3882251T2 (de) 1993-10-28
EP0281235B1 (en) 1993-07-14
CN88100466A (zh) 1988-09-07
KR890012394A (ko) 1989-08-26

Similar Documents

Publication Publication Date Title
US4318751A (en) Self-aligned process for providing an improved high performance bipolar transistor
US5320972A (en) Method of forming a bipolar transistor
KR100486304B1 (ko) 자기정렬을 이용한 바이씨모스 제조방법
US4719185A (en) Method of making shallow junction complementary vertical bipolar transistor pair
US5484737A (en) Method for fabricating bipolar transistor
KR100554465B1 (ko) ＳＯＩ 기판 위에 구현된 ＳｉＧｅ ＢｉＣＭＯＳ 소자 및그 제조 방법
CN1012774B (zh) 利用cmos工艺制造双极型晶体管
AU601575B2 (en) High performance sidewall emitter transistor
US6180442B1 (en) Bipolar transistor with an inhomogeneous emitter in a BICMOS integrated circuit method
US6764918B2 (en) Structure and method of making a high performance semiconductor device having a narrow doping profile
US5177582A (en) CMOS-compatible bipolar transistor with reduced collector/substrate capacitance and process for producing the same
EP0147249B1 (en) Method of manufacturing transistor structures having junctions bound by insulating layers, and resulting structures
US5147809A (en) Method of producing a bipolar transistor with a laterally graded emitter (LGE) employing a refill method of polycrystalline silicon
KR0154304B1 (ko) Bicmos장치의 제조방법
US5496744A (en) Method of fabricating complementary poly emitter transistors
EP0036499A1 (en) A polysilicon-base self-aligned bipolar transistor process
US6911715B2 (en) Bipolar transistors and methods of manufacturing the same
CN100550384C (zh) 具有npn和pnp双极晶体管的集成电路装置及相应的制造方法
KR0182000B1 (ko) 바이폴라 트랜지스터의 제조방법
US6664574B2 (en) Heterojunction semiconductor device and method of manufacturing
CN1122303C (zh) 半导体器件的制造方法
GB2143083A (en) Semiconductor structures
KR100210330B1 (ko) 바이폴라 소자 및 이의 제조 방법
KR880002271A (ko) Vlsi 자기-정합식 바이폴라 트랜지스터
EP0385906B1 (en) Method of forming a lateral PNP transistor

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C13 Decision
GR02 Examined patent application
C14 Grant of patent or utility model
GR01 Patent grant
C15 Extension of patent right duration from 15 to 20 years for appl. with date before 31.12.1992 and still valid on 11.12.2001 (patent law change 1993)
OR01 Other related matters
C17 Cessation of patent right
CX01 Expiry of patent term