CN106033743B - BiCMOS集成电路制作方法 - Google Patents
BiCMOS集成电路制作方法 Download PDFInfo
- Publication number
- CN106033743B CN106033743B CN201510116496.3A CN201510116496A CN106033743B CN 106033743 B CN106033743 B CN 106033743B CN 201510116496 A CN201510116496 A CN 201510116496A CN 106033743 B CN106033743 B CN 106033743B
- Authority
- CN
- China
- Prior art keywords
- substrate
- layer
- oxide layer
- integrated circuit
- manufacture method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供一种BiCMOS集成电路制作方法,包括:在衬底的表面形成第一氧化层,衬底包括阱区和集电区;在第一氧化层表面形成第一光刻胶层;以第一光刻胶层为掩膜,对集电区的预设区域进行离子注入,形成第一离子注入区;去除第一光刻胶层;去除第一氧化层;在衬底的表面形成第二氧化层。本发明提供的BiCMOS集成电路制作方法,能够提高BiCMOS集成电路的合格率。
Description
技术领域
本发明涉及半导体技术,尤其涉及一种BiCMOS集成电路制作方法。
背景技术
BiCMOS(Bipolar Complementary Metal Oxide Semiconductor,双极型门电路和互补金属氧化物半导体)集成电路是把双极型晶体管(Bipolar)和互补金属氧化物半导体(Complementary Metal Oxide Semiconductor,CMOS)整合在同一芯片中的集成电路,发挥Bipolar和CMOS的优点,克服二者的缺点,因此既具有CMOS的高集成度、低功耗的优点,又获得了双极型器件高速、强电流驱动能力的优势。BiCMOS是继CMOS后的新一代高性能大规模集成电路。其中,双极型晶体管(Bipolar)由发射区、基区和集电区构成,互补金属氧化物半导体(CMOS)由阱区、栅氧化层、栅、源区和漏区构成。通常的,BiCMOS中的双极型晶体管以NPN晶体管为主,NPN晶体管的发射区和集电区为N型半导体,基区为P型半导体,即P型基区。
在集成电路中,器件的主要工作区域称之为有源区,有源区之外的区域称之为场区,场区的主要作用是实现各器件之间的隔离,这种隔离通常是通过厚氧化层实现的,这些厚氧化层也称之为场氧化层。在亚微米、微米级的集成电路中,制作厚氧化层的工艺方法通常为硅的局部氧化工艺(Local Oxidation of Silicon,LOCOS),即在衬底表面生长薄氧化层,在薄氧化层表面生长氮化硅,并通过光刻、刻蚀工艺去除预设区域的氮化硅,即保留所述预设区域之外的区域的氮化硅,然后进行热氧化,在所述预设区域经过高温氧化生长形成厚氧化层,预设区域之外的区域由于氮化硅对氧气有掩蔽作用而不会生长形成厚氧化层,在进行高温氧化之后去除氮化硅,所述预设区即场区,预设区域之外的区域即有源区。
在制作BiCMOS集成电路时,在薄氧化层表面生长氮化硅之前,已经经过了去胶工艺和湿法清洗工艺,此时薄氧化层的表面会存在少许水分子,这些水分子容易在氮化硅生长工艺中诱发颗粒等缺陷,致使产品合格率下降。
发明内容
本发明提供一种BiCMOS集成电路制作方法,以解决现有技术薄氧化层的表面由于存在水分子导致产品合格率下降的问题。
本发明提供一种BiCMOS集成电路制作方法,包括:
在衬底的表面形成第一氧化层,所述衬底包括阱区和集电区;
在所述第一氧化层表面形成第一光刻胶层;
以所述第一光刻胶层为掩膜,对所述集电区的预设区域进行离子注入,形成第一离子注入区;
去除所述第一光刻胶层;
去除所述第一氧化层;
在所述衬底的表面形成第二氧化层。
由上述技术方案可知,本发明提供的BiCMOS集成电路制作方法,在去除第一光刻胶层之后,去除原先形成的第一氧化层,并形成新的氧化层,即第二氧化层,以避免经历了去胶工艺和湿法清洗工艺之后第一氧化层表面存在的少许水分子容易在氮化硅生长工艺中诱发颗粒等缺陷,致使产品合格率下降的情况,第二氧化层表面是洁净的,在其表面进行后续膜层的生长工艺不会出现诱发的颗粒等缺陷,能够提高BiCMOS集成电路的合格率。
附图说明
图1为根据本发明一实施例的BiCMOS集成电路制作方法的流程示意图;
图2A-2K为根据本发明另一实施例的BiCMOS集成电路制作过程的结构示意图。
具体实施方式
实施例一
本实施例提供一种BiCMOS集成电路制作方法,用于制作BiCMOS集成电路。如图1所示,为根据本实施例的BiCMOS集成电路制作方法的流程示意图。
步骤101,在衬底的表面形成第一氧化层,衬底包括阱区和集电区。
本实施例的衬底具体可以是硅衬底,阱区和集电区可以相邻设置。第一氧化层比较薄,厚度的范围是50埃-500埃。
步骤102,在第一氧化层表面形成第一光刻胶层。
可以在第一氧化层表面涂覆光刻胶,并进行曝光、显影等工艺,去除预设区域的光刻胶,保留预设区域之外的区域的光刻胶,形成第一光刻胶层。
步骤103,以第一光刻胶层为掩膜,对集电区的预设区域进行离子注入,形成第一离子注入区。
步骤104,去除第一光刻胶层。
具体可以采用干法去胶然后湿法清洗,或湿法去胶然后湿法清洗的方法去除第一光刻胶层。
步骤105,去除第一氧化层。
具体可以采用湿法腐蚀的方式去除第一氧化层。
步骤106,在衬底的表面形成第二氧化层。
该第二氧化层的材料与第一氧化层的材料可以相同,也可以不同。具体地,可以通过热氧化方式在衬底的表面形成第二氧化层,该第二氧化层比较薄,厚度的范围是50埃-500埃。热氧化工艺,即将晶圆置于高温腔体内,通入氧气,氧气穿过氧化层与衬底表面的硅原子发生反应生成氧化硅。
可选地,在衬底上形成第二氧化层之后,进行后续工艺,该后序工艺包括:
在第二氧化层上形成氮化硅层;
以氮化硅层为掩膜,采用热氧化工艺在衬底上形成厚氧化层;
去除氮化硅层;
在衬底上形成栅氧化层、栅极、源区、漏区和发射区。
后续工艺均为现有技术,在此不再赘述。
本实施例中,在去除第一光刻胶层之后,去除原先形成的第一氧化层,并形成新的氧化层,即第二氧化层,以避免经历了去胶工艺和湿法清洗工艺之后第一氧化层表面存在的少许水分子容易在氮化硅生长工艺中诱发颗粒等缺陷,致使产品合格率下降的情况,第二氧化层表面是洁净的,在其表面进行后续膜层的生长工艺不会出现诱发的颗粒等缺陷,能够提高BiCMOS集成电路的合格率。
实施例二
如图2A至图2K所示,为根据上述的BiCMOS集成电路制作方法中各步骤的结构示意图。
如图2A所示,为衬底201的结构示意图,该衬底201包括阱区202和集电区203。
本实施例的衬底201可以是P型衬底,集电区203为N型,阱区为P型。
在衬底201的表面形成第一氧化层204。
具体可以采用热氧化工艺在衬底201的表面形成第一氧化层204。该第一氧化层204的厚度为50埃-500埃。该第一氧化层的材料可以是氧化硅。
如图2B所示,在第一氧化层204表面涂覆光刻胶,对光刻胶进行曝光、显影等工艺,形成第一光刻胶层205’。
如图2C所示,以第一光刻胶层205’为掩膜,对集电区203的预设区域进行离子注入,形成第一离子注入区205。
本实施例采用硼原子进行离子注入,在衬底201表层的预设区域之中形成P型离子注入区205。
如图2C所示,去除第一光刻胶层205’。
具体可以采用干法去胶然后湿法清洗,或湿法去胶然后湿法清洗的方式去除该第一光刻胶层205’。当然还可以采用其它方式去除该第一光刻胶层205’,具体不再赘述。
如图2D所示,去除第一氧化层204。
该步骤中,具体可以采用湿法腐蚀的方式去除该第一氧化层204,当然还可以采用其它方式去除第一氧化层204,在此不再赘述。
如图2E所示,在衬底201的表面形成第二氧化层206。
该第二氧化层206的材料与第一氧化层204的材料可以相同,也可以不同,该第二氧化层206的材料可以是氧化硅。具体地,可以通过热氧化方式在衬底的表面形成第二氧化层206,该第二氧化层206比较薄,厚度的范围是50埃-500埃。
这样,该步骤形成的第二氧化层206未经过去胶和湿法清洗等工艺,进而避免了第二氧化层206表面存在水分子的情况,即第二氧化层206的表面是洁净的,不会诱发衬底出现颗粒等缺陷。在该第二氧化层206上进行后续的工艺流程,后续工艺流程如下所示:
如图2F所示,在第二氧化层206上形成氮化硅原料层207。
具体可以采用化学气相沉积的方法在第二氧化层206上形成氮化硅原料层207。
如图2G所示,在氮化硅原料层207上涂覆光刻胶,并采用曝光、显影等工艺形成具有图案的第二光刻胶层208。
如图2H所示,以第二光刻胶层208为掩膜,对氮化硅原料层207进行刻蚀,形成氮化硅层209,并去除第二光刻胶层208。
如图2I所示,以氮化硅层209为掩膜,采用热氧化工艺在衬底201上形成厚氧化层210。
厚氧化层210的厚度为3000埃至30000埃。由于氮化硅层209对氧气有掩蔽效果,因此在预设位置之外的区域,不会生长形成厚氧化层。热氧化工艺的温度为800摄氏度至1050摄氏度。相应的,第一离子注入区205也会形成P型基区220。
如图2J所示,去除氮化硅层209。
具体可以采用热硫酸去除该氮化硅层209。
如图2K所示,在衬底201上形成栅氧化层211,栅极212、源区213、漏区214和发射区215。
该步骤的具体工艺过程属于现有技术,在此不再赘述。其中,第二氧化层206在形成栅氧化层211之前去除,具体不再赘述。
实施例三
本实施例对上述实施例的BiCMOS集成电路制作方法做进一步补充说明。
本实施例中,上述实施例的去除第一光刻胶层之后,且在衬底上形成第二氧化层之前,还包括:
对衬底进行退火。
该退火工艺能够激活第一离子注入区中的离子,例如P型离子注入区中的硼原子,可避免在重新生长第二氧化层时,衬底表层的硼原子尚未被激活,容易在生成第二氧化层的过程中形成衬底缺陷的情况。
更为具体地,在去除第一光刻胶层之后,且在去除第一氧化层之前,对衬底进行退火。
在去除第一氧化层之前就对衬底进行退火,可以进一步避免第一离子注入区暴露于空气中,在退火时与空气中的氧原子接触,形成衬底缺陷的情况。
本实施例的对衬底进行退火包括:
将去除第一光刻胶层之后的衬底输送到高温腔体中;
向高温腔体中通入退火气体;
对去除第一光刻胶层之后的衬底进行退火,以使第一离子注入区中的原子被激活,形成掺杂区。
更为具体地,所采用的退火气体为惰性气体,例如为氮气。退火的时间为15分钟-150分钟,退火的温度为850摄氏度-1150摄氏度。
根据本实施例的BiCMOS集成电路制作方法,在形成第二氧化层之前,通过对衬底进行退火,激活第一离子注入区中的离子,以避免在生成第二氧化层的过程中形成衬底缺陷,进一步提高了BiCMOS集成电路的良品率。
最后应说明的是:以上实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (6)
1.一种BiCMOS集成电路制作方法,其特征在于,包括:
在衬底的表面形成第一氧化层,所述衬底包括阱区和集电区;
在所述第一氧化层表面形成第一光刻胶层;
以所述第一光刻胶层为掩膜,对所述集电区的预设区域进行离子注入,形成第一离子注入区;
去除所述第一光刻胶层;
去除所述第一氧化层;
在所述衬底的表面形成第二氧化层;
其中,在去除所述第一光刻胶层之后,且在去除所述第一氧化层之前,对所述衬底进行退火;
所述对所述衬底进行退火包括:
将去除所述第一光刻胶层之后的衬底输送到高温腔体中;
向所述高温腔体中通入退火气体;
对去除所述第一光刻胶层之后的衬底进行退火,以使所述第一离子注入区中的原子被激活,形成掺杂区。
2.根据权利要求1所述的BiCMOS集成电路制作方法,其特征在于,所述退火气体为惰性气体。
3.根据权利要求1所述的BiCMOS集成电路制作方法,其特征在于,所述退火气体为氮气。
4.根据权利要求1所述的BiCMOS集成电路制作方法,其特征在于,所述退火的时间为15分钟-150分钟,所述退火的温度为850摄氏度-1150摄氏度。
5.根据权利要求1所述的BiCMOS集成电路制作方法,其特征在于,所述第一离子注入区为P型离子注入区,所述集电区为N型。
6.根据权利要求1所述的BiCMOS集成电路制作方法,其特征在于,所述在所述衬底上形成第二氧化层之后,还包括:
在所述第二氧化层上形成氮化硅层;
以所述氮化硅层为掩膜,采用热氧化工艺在所述衬底上形成厚氧化层;
去除所述氮化硅层;
在所述衬底上形成栅氧化层、栅极、源区、漏区和发射区。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510116496.3A CN106033743B (zh) | 2015-03-17 | 2015-03-17 | BiCMOS集成电路制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510116496.3A CN106033743B (zh) | 2015-03-17 | 2015-03-17 | BiCMOS集成电路制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106033743A CN106033743A (zh) | 2016-10-19 |
CN106033743B true CN106033743B (zh) | 2019-04-02 |
Family
ID=57150960
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510116496.3A Active CN106033743B (zh) | 2015-03-17 | 2015-03-17 | BiCMOS集成电路制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN106033743B (zh) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN88100466A (zh) * | 1987-01-30 | 1988-09-07 | 得克萨斯仪器公司 | 利用cmos工艺制造双极型晶体管 |
US5391907A (en) * | 1991-04-15 | 1995-02-21 | Gold Star Electron Co., Ltd. | Semiconductor device with buried inverse T-type field region |
JPH09129746A (ja) * | 1995-10-31 | 1997-05-16 | Sanyo Electric Co Ltd | Cmos半導体装置の製造方法 |
US6368936B1 (en) * | 1998-11-20 | 2002-04-09 | Seiko Instruments Inc. | Method for forming a semiconductor integrated circuit |
CN1381893A (zh) * | 1996-10-11 | 2002-11-27 | 三星电子株式会社 | 互补双极晶体管及其制造方法 |
CN101999163A (zh) * | 2008-09-04 | 2011-03-30 | 美国芯源系统股份有限公司 | 低漏电流和/或低导通电压的肖特基二极管 |
CN102122643A (zh) * | 2011-01-28 | 2011-07-13 | 上海宏力半导体制造有限公司 | 一种双极型晶体管的制作方法 |
CN102136425A (zh) * | 2010-01-22 | 2011-07-27 | 北大方正集团有限公司 | 一种p沟道耗尽型mos晶体管及其制备方法 |
-
2015
- 2015-03-17 CN CN201510116496.3A patent/CN106033743B/zh active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN88100466A (zh) * | 1987-01-30 | 1988-09-07 | 得克萨斯仪器公司 | 利用cmos工艺制造双极型晶体管 |
US5391907A (en) * | 1991-04-15 | 1995-02-21 | Gold Star Electron Co., Ltd. | Semiconductor device with buried inverse T-type field region |
JPH09129746A (ja) * | 1995-10-31 | 1997-05-16 | Sanyo Electric Co Ltd | Cmos半導体装置の製造方法 |
CN1381893A (zh) * | 1996-10-11 | 2002-11-27 | 三星电子株式会社 | 互补双极晶体管及其制造方法 |
US6368936B1 (en) * | 1998-11-20 | 2002-04-09 | Seiko Instruments Inc. | Method for forming a semiconductor integrated circuit |
CN101999163A (zh) * | 2008-09-04 | 2011-03-30 | 美国芯源系统股份有限公司 | 低漏电流和/或低导通电压的肖特基二极管 |
CN102136425A (zh) * | 2010-01-22 | 2011-07-27 | 北大方正集团有限公司 | 一种p沟道耗尽型mos晶体管及其制备方法 |
CN102122643A (zh) * | 2011-01-28 | 2011-07-13 | 上海宏力半导体制造有限公司 | 一种双极型晶体管的制作方法 |
Also Published As
Publication number | Publication date |
---|---|
CN106033743A (zh) | 2016-10-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW533489B (en) | Semiconductor device and production method thereof | |
JPS59115538A (ja) | 集積回路の製造方法 | |
CN106030760B (zh) | 利用锗凝缩工艺的基板制造方法及利用其的半导体元件的制造方法 | |
JP2009542005A5 (zh) | ||
TWI668730B (zh) | 用於源極/汲極工程的整合系統及方法 | |
JP2003347399A (ja) | 半導体基板の製造方法 | |
TW200540979A (en) | Semiconductor device and manufacturing method therefor | |
JP2000353699A (ja) | ある材料層の上に酸化物を形成する方法 | |
CN106033743B (zh) | BiCMOS集成电路制作方法 | |
JP2008159811A (ja) | Soiウェーハの製造方法ならびにsoiウェーハ | |
TW478067B (en) | Semiconductor device and its manufacture method | |
JPS5917243A (ja) | 半導体装置の製造方法 | |
WO2021212864A1 (zh) | 碳化硅器件及其制备方法 | |
CN102254817A (zh) | 沟槽制造方法及半导体器件制造方法 | |
JP2010199609A (ja) | 歪シリコンsoi基板の製造方法 | |
JP2001085392A (ja) | 半導体装置の製造方法 | |
US7632735B2 (en) | Process for manufacturing silicon-on-insulator substrate | |
JP2004152920A (ja) | 半導体装置の製造方法及び半導体製造工程の管理方法 | |
JP2625372B2 (ja) | 区域性シリコン酸化法の酸化層を成長させる改良方法 | |
JP2005268511A (ja) | Soi基板の製造方法 | |
JP2015211114A (ja) | 半導体基板の製造方法 | |
JPH03227023A (ja) | バイポーラ・トランジスタの製造方法 | |
TW425633B (en) | Manufacturing process of device with dual gate oxide device | |
JP5083252B2 (ja) | 半導体装置の製造方法 | |
JPH07321190A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right |
Effective date of registration: 20220718 Address after: 518116 founder Microelectronics Industrial Park, No. 5, Baolong seventh Road, Baolong Industrial City, Longgang District, Shenzhen, Guangdong Province Patentee after: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. Address before: 100871, Beijing, Haidian District, Cheng Fu Road, No. 298, Zhongguancun Fangzheng building, 9 floor Patentee before: PEKING UNIVERSITY FOUNDER GROUP Co.,Ltd. Patentee before: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. |
|
TR01 | Transfer of patent right |