JP2005268511A - Ｓｏｉ基板の製造方法 - Google Patents
Ｓｏｉ基板の製造方法 Download PDFInfo
- Publication number
- JP2005268511A JP2005268511A JP2004078407A JP2004078407A JP2005268511A JP 2005268511 A JP2005268511 A JP 2005268511A JP 2004078407 A JP2004078407 A JP 2004078407A JP 2004078407 A JP2004078407 A JP 2004078407A JP 2005268511 A JP2005268511 A JP 2005268511A
- Authority
- JP
- Japan
- Prior art keywords
- mask
- semiconductor substrate
- manufacturing
- soi
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Element Separation (AREA)
Abstract
【課題】 ＳＯＩ領域と非ＳＯＩ領域との間に段差がない、健全な部分ＳＯＩ構造をＳＩＭＯＸ法で工業的に製造する方法を提供する。
【解決手段】 シリコン単結晶からなる半導体基板の表面にイオン注入に対するマスクを形成するための保護膜を形成する工程と、前記保護膜に開口部を形成し、所定のパターン付きマスクとする工程と、前記半導体基板の表面から酸素イオンを注入する工程と、マスクを除去せずに前記半導体基板を熱処理して前記半導体基板の内部に埋込み酸化膜を形成する工程とを含むＳＯＩ基板の製造方法であって、前記パターン付きマスクが形成されるマスク部分を前記保護膜形成前に予め凹部としておくことを特徴とするＳＯＩ基板の製造方法。
【選択図】 図１
【解決手段】 シリコン単結晶からなる半導体基板の表面にイオン注入に対するマスクを形成するための保護膜を形成する工程と、前記保護膜に開口部を形成し、所定のパターン付きマスクとする工程と、前記半導体基板の表面から酸素イオンを注入する工程と、マスクを除去せずに前記半導体基板を熱処理して前記半導体基板の内部に埋込み酸化膜を形成する工程とを含むＳＯＩ基板の製造方法であって、前記パターン付きマスクが形成されるマスク部分を前記保護膜形成前に予め凹部としておくことを特徴とするＳＯＩ基板の製造方法。
【選択図】 図１
Description
本発明は、ＳＩＭＯＸ （Ｓｅｐａｒａｔｉｏｎ ｂｙ ＩＭｐｌａｎｔｅｄ ＯＸｙｇｅｎ ）技術により作製されたＳＯＩ （Ｓｉｌｉｃｏｎ−Ｏｎ−Ｉｎｓｕｌａｔｏｒ ）構造素子とバルク構造素子とが混載されたＳＯＩ 基板の製造方法に関するものである。
従来、この種のＳＯＩ基板の製造方法としては、図３〜４に示すように、半導体基板１の表面に、保護膜２を形成し（図３（Ａ））、その保護膜３にリソグラフィーによって形成した開口部（図３（Ｂ））３から酸素イオン４を基板表面から注入し（図３（Ｃ））、所定の洗浄処理を実施し、高温熱処理を施すことによって埋め込み酸化膜５を形成させる（図３（Ｄ）および（Ｅ））、ＳＯＩおよびバルク混載半導体基板の製造方法が開示されている（非特許文献１、特許文献１および特許文献２）。これらのＳＯＩ基板の製造方法では、薄膜ＳＯＩ構造およびバルク構造とが混載された半導体基板の製造が可能であり、薄膜ＳＯＩ構造素子および厚いフィールドＥＳＤ保護素子や高電圧Ｉ／Ｏバッファ回路などのバルク構造素子とを、同一基板上に配置することができる。
しかしながら、これら従来から提案されているＳＯＩ基板の製造方法では、ＳＯＩ領域と非ＳＯＩ領域（バルク構造領域）との間に段差が生じてしまう（図４参照）という問題があった。許容される段差は目的とする集積回路の回路パターン寸法に依存するが、現時点ではおよそ２００ｎｍ程度以下と言われており、さらに許容される段差の値は小さくなることが知られている。従来から開示されているＳＯＩ基板の製造方法の内、熱処理前の洗浄処理工程については、保護膜を除去する場合（非特許文献１）と除去しない場合（特許文献１および特許文献２）とが開示されているが、何れの場合においても、従来のＳＯＩ基板の製造方法では、許容される段差を実現することが難しく、また、集積化が進み、回路パターンの寸法が小さくなりことで、さらに許容段差が小さくなっていくと、従来のＳＯＩ基板の製造方法では許容値以下の段差とすることは極めて困難である。
特開２００１−３０８０２５号公報
特開２００１−３０８１７２号公報、図２参照
Ｈ．Ｌ．Ｈｏ ｅｔ ａｌ．， ＩＥＤＭ Ｔｅｃｈ． Ｄｉｇ． Ｃａｔ． Ｎｏ． ０１ＣＨ３７２２４，２００１：２２．３．１−４
したがって、本発明の目的は、このような段差を小さくし、許容される段差を有するＳＯＩ基板の製造方法を提供することである。
上記諸目的は、下記の（１）〜（２）により達成される。
（１） シリコン単結晶からなる半導体基板の表面にイオン注入に対するマスクを形成するための保護膜を形成する工程と、前記保護膜に開口部を形成し、所定のパターン付きマスクとする工程と、前記半導体基板の表面から酸素イオンを注入する工程と、マスクを除去せずに前記半導体基板を熱処理して前記半導体基板の内部に埋込み酸化膜を形成する工程とを含むＳＯＩ基板の製造方法であって、前記パターン付きマスクが形成されるマスク部分を前記保護膜形成前に予め凹部としておくことを特徴とするＳＯＩ基板の製造方法。
（２） シリコン単結晶からなる半導体基板の表面にイオン注入に対するマスクを形成するための保護膜を形成する工程と、前記保護膜に開口部を形成し、所定のパターン付きマスクとする工程と、前記半導体基板の表面から酸素イオンを注入する工程と、マスクを除去せずに前記半導体基板を熱処理して前記半導体基板の内部に埋込み酸化膜を形成する工程とを含むＳＯＩ基板の製造方法であって、前記イオン注入工程の前、かつ／または、前記埋込み酸化膜を形成する熱処理工程の前に、アモルファス層あるいはエピタキシャル層を堆積させることを特徴とするＳＯＩ基板の製造方法。
前記熱処理は酸化雰囲気中で行なわれるが、その際、半導体は表面から熱酸化により消費され、熱処理前の表面よりも下側に移動、即ち基板中心側に向かって後退する。このとき、マスク直下の半導体は、マスクが存在するために酸化種の拡散が阻害され、熱酸化量が少なくなり、熱酸化により消費される半導体量も少なくなる。このように、熱酸化速度が、マスク直下と開口部で異なるために、熱処理後のＳＯＩ基板表面には段差が生じてしまう。
しかるに、前記（１）に記載されたＳＯＩ基板の製造方法では、マスク部分の直下の半導体基板表面が、開口部１３の半導体基板表面よりも低いため、熱処理中の酸化により消費される半導体の厚さの差によって生じる段差を相殺することが可能であり、よって、ＳＯＩ領域と非ＳＯＩ領域（バルク構造領域）との間に生じる段差を低減することが可能である。
また、前記（２）に記載されたＳＯＩ基板の製造方法では、アモルファス層あるいはエピタキシャル層により、熱処理中の酸化により消費される半導体の厚さの差によって生じる段差を相殺することが可能であり、よって、ＳＯＩ領域と非ＳＯＩ領域（バルク構造領域）との間に生じる段差を低減することが可能である。
このように、本発明は、上記の方法によるＳＯＩ基板の製造方法であって、ＳＯＩ領域と非ＳＯＩ領域（バルク構造領域）との間に生じる段差が低減されたことを特徴とするＳＯＩ基板の製造方法を提供する。
以下に、本発明の実施の形態を、図面を参照しながら詳細に説明するが、本発明はこれらに限定されるものではない。
ここで、図１は本発明によるＳＯＩ基板の製造工程の一例を示すフロー図である。以下、保護膜を熱酸化膜とした場合について説明する。
図１において、シリコン単結晶からなる半導体基板１１の表面のイオン注入に対するマスクに相当する部分を、予めリソグラフィー技術によりエッチングし、段差１８を形成する。次に、所定のパターンの前記段差付き半導体基板１１に、イオン注入に対するマスクを形成するための保護膜１２である酸化膜を熱酸化によって形成する（図１（Ａ））。前記保護膜１２にリソグラフィー技術によって所定のパターンを持ったマスクを形成するために開口部１３を形成する（図１（Ｂ））。前記半導体基板１１の表面から酸素イオン１４を注入し（図１（Ｃ））、マスクを除去することなく前記半導体基板１１を熱処理して前記半導体基板１１の内部に埋込み酸化膜１５を形成する（図１（Ｄ））。熱処理後、熱酸化膜１６及び保護膜１２を除去する（図１（Ｅ））。
図２においては、シリコン単結晶からなる半導体基板２１に、イオン注入に対するマスクを形成するための保護膜２２である酸化膜を熱酸化によって形成する（図２（Ａ））。前記保護膜２２にリソグラフィー技術によって所定のパターンを持ったマスクを形成するために開口部２３を形成する（図２（Ｂ））。前記半導体基板２１の表面から酸素イオン２４を注入する（図２（Ｃ））。引き続き、前記半導体基板上にエピタキシャル層あるいはアモルファス層２９を堆積する（図２（Ｄ））。この場合、エピタキシャル層あるいはアモルファス層２９の厚さは、引き続き実施される熱処理による酸化膜成長量のマスク下部と開口部での違いを勘案して決定される。マスクを除去することなく前記半導体基板２１を熱処理して、前記半導体基板２１の内部に埋込み酸化膜２５を形成する（図２（Ｅ））。熱処理後、熱酸化膜２６及び保護膜２２を除去する（図２（Ｆ））。
エピタキシャル層あるいはアモルファス層２９の堆積は、イオン注入実施の前でも、あるいは、イオン注入前と熱処理前と両方でも同様の効果が得られる。
このとき、開口部１３または２３は異方性エッチングにより、基板に対して端部が垂直に近い角度で形成されたマスクとすることが好ましい。
保護膜としては酸素イオンを遮蔽するものであればよく、シリコンの場合、熱酸化膜やＣＶＤ酸化膜、ＣＶＤ窒化膜などを用いることが可能である。
ＳＩＭＯＸ法によるＳＯＩ基板の場合、加速エネルギーを、例えば、１８０ｋｅＶで、ドーズ量を、例えば４×１０１７ａｔｏｍｓ／ｃｍ２で酸素イオンを注入し、所定の深さに高濃度酸素イオン注入層を形成し、熱処理温度を、例えば、１３５０℃とし、アルゴンに、例えば、０．５％濃度の酸素を添加した雰囲気ガス中で、例えば、４時間熱処理した後、酸素濃度を、例えば、７０％として、さらに、例えば、４時間熱処理を行なう、といった工程で製造される。しかしながら、ＳＩＭＯＸ基板の製造条件については、特にこれに限定されるものではない。
ＳＯＩ領域の、埋め込み酸化膜上のＳｉ層の厚さを制御するために、さらに、８００〜１２５０℃でドライ雰囲気またはウェット雰囲気での熱酸化を行うことや、水酸化カリウム水溶液やアンモニアと過酸化水素の混合水溶液などでのエッチングを行うことも可能である。
以下、実施例で本発明を具体的に説明する。
実施例１
チョクラルスキー法によりボロンドープ単結晶シリコンを育成し、（００１）面が基板主表面となる口径２００ｍｍのウェハを用意した。酸素イオン注入時にマスクとなる部分が開口部となるようなパターンを１μｍ厚のレジストに形成し、開口部をリアクティブイオンエッチングにて２００ｎｍエッチングした。レジストを除去した後、熱酸化により１μｍの酸化膜を形成し、マスク部分にのみレジストが残るようにパターンを形成し、リアクティブイオンエッチングによりシリコン表面が露出するように開口部を形成し、イオン注入に対するマスクを形成した。レジストを除去した後した後、酸素イオン注入を基板温度５５０℃、加速電圧１８０ｋｅＶ、注入ドーズ量４×１０１７ｃｍ−２にて行った。マスク除去を行うことなく、これらのウェハを熱処理炉に投入し、熱処理温度を１３５０℃とし、Ａｒに０．５％濃度の酸素を添加した雰囲気ガス中で４時間熱処理した後、酸素濃度を７０％としてさらに４時間熱処理を行なった。
チョクラルスキー法によりボロンドープ単結晶シリコンを育成し、（００１）面が基板主表面となる口径２００ｍｍのウェハを用意した。酸素イオン注入時にマスクとなる部分が開口部となるようなパターンを１μｍ厚のレジストに形成し、開口部をリアクティブイオンエッチングにて２００ｎｍエッチングした。レジストを除去した後、熱酸化により１μｍの酸化膜を形成し、マスク部分にのみレジストが残るようにパターンを形成し、リアクティブイオンエッチングによりシリコン表面が露出するように開口部を形成し、イオン注入に対するマスクを形成した。レジストを除去した後した後、酸素イオン注入を基板温度５５０℃、加速電圧１８０ｋｅＶ、注入ドーズ量４×１０１７ｃｍ−２にて行った。マスク除去を行うことなく、これらのウェハを熱処理炉に投入し、熱処理温度を１３５０℃とし、Ａｒに０．５％濃度の酸素を添加した雰囲気ガス中で４時間熱処理した後、酸素濃度を７０％としてさらに４時間熱処理を行なった。
実施例２
チョクラルスキー法によりボロンドープ単結晶シリコンを育成し、（００１）面が基板主表面となる口径２００ｍｍのウェーハを用意した。熱酸化により１μｍの酸化膜を形成し、マスク部分にのみレジストが残るようにパターンを形成し、リアクティブイオンエッチングによりシリコン表面が露出するように開口部を形成し、イオン注入に対するマスクを形成した。レジストを除去した後した後、酸素イオン注入を基板温度５５０℃、加速電圧１８０ｋｅＶ、注入ドーズ量４×１０１７ｃｍ−２にて行った。エピタキシャルシリコン堆積装置により、ウェハ全面にシリコンを堆積した。このとき、シリコンが露出している開口部はエピタキシャル成長となるようにし、エピタキシャル層の厚さは２００ｎｍとした。エピタキシャル層とマスクの除去を行うことなく、これらのウェハを熱処理炉に投入し、熱処理温度を１３５０℃とし、アルゴンに０．５％濃度の酸素を添加した雰囲気ガス中で４時間熱処理した後、酸素濃度を７０％としてさらに４時間熱処理を行なった。
チョクラルスキー法によりボロンドープ単結晶シリコンを育成し、（００１）面が基板主表面となる口径２００ｍｍのウェーハを用意した。熱酸化により１μｍの酸化膜を形成し、マスク部分にのみレジストが残るようにパターンを形成し、リアクティブイオンエッチングによりシリコン表面が露出するように開口部を形成し、イオン注入に対するマスクを形成した。レジストを除去した後した後、酸素イオン注入を基板温度５５０℃、加速電圧１８０ｋｅＶ、注入ドーズ量４×１０１７ｃｍ−２にて行った。エピタキシャルシリコン堆積装置により、ウェハ全面にシリコンを堆積した。このとき、シリコンが露出している開口部はエピタキシャル成長となるようにし、エピタキシャル層の厚さは２００ｎｍとした。エピタキシャル層とマスクの除去を行うことなく、これらのウェハを熱処理炉に投入し、熱処理温度を１３５０℃とし、アルゴンに０．５％濃度の酸素を添加した雰囲気ガス中で４時間熱処理した後、酸素濃度を７０％としてさらに４時間熱処理を行なった。
実施例３〜６
同様にして、エピタキシャル層の代わりにアモルファスシリコン層を２００ｎｍ堆積させたもの（実施例３）、酸素イオン注入の前にエピタキシャル層を堆積させたもの（実施例４）および酸素イオン注入の前にアモルファスシリコン層を堆積させたもの（実施例５）も作製した。さらに、酸素イオン注入の前にエピタキシャル層を１００ｎｍ、熱処理前に１００ｎｍ堆積させたものも作成した（実施例６）。
同様にして、エピタキシャル層の代わりにアモルファスシリコン層を２００ｎｍ堆積させたもの（実施例３）、酸素イオン注入の前にエピタキシャル層を堆積させたもの（実施例４）および酸素イオン注入の前にアモルファスシリコン層を堆積させたもの（実施例５）も作製した。さらに、酸素イオン注入の前にエピタキシャル層を１００ｎｍ、熱処理前に１００ｎｍ堆積させたものも作成した（実施例６）。
比較例
同様のウェハを用いて、従来技術によりＳＯＩ基板も製造した。熱酸化により１μｍの酸化膜を形成し、マスク部分にのみレジストが残るようにパターンを形成し、リアクティブイオンエッチングによりシリコン表面が露出するように開口部を形成し、イオン注入に対するマスクを形成した。レジストを除去した後した後、酸素イオン注入を基板温度５５０℃、加速電圧１８０ｋｅＶ、注入ドーズ量４×１０１７ｃｍ−２にて行った。マスクの除去を行うことなく、これらのウェハを熱処理炉に投入し、熱処理温度を１３５０℃とし、Ａｒに０．５％濃度の酸素を添加した雰囲気ガス中で４時間熱処理した後、酸素濃度を７０％としてさらに４時間熱処理を行なった。
同様のウェハを用いて、従来技術によりＳＯＩ基板も製造した。熱酸化により１μｍの酸化膜を形成し、マスク部分にのみレジストが残るようにパターンを形成し、リアクティブイオンエッチングによりシリコン表面が露出するように開口部を形成し、イオン注入に対するマスクを形成した。レジストを除去した後した後、酸素イオン注入を基板温度５５０℃、加速電圧１８０ｋｅＶ、注入ドーズ量４×１０１７ｃｍ−２にて行った。マスクの除去を行うことなく、これらのウェハを熱処理炉に投入し、熱処理温度を１３５０℃とし、Ａｒに０．５％濃度の酸素を添加した雰囲気ガス中で４時間熱処理した後、酸素濃度を７０％としてさらに４時間熱処理を行なった。
作製されたこれらＳＯＩ基板は表面酸化層をフッ酸で除去した後、ＡＦＭ（原子間力顕微鏡）を用いて、ＳＯＩ／バルクの境界の段差を観察した。観察結果を以下にまとめる。
比較例 段差 ２３０ｎｍ
（段差＝Ｂｕｌｋ領域の高さ−ＳＯＩ領域の高さ）
実施例１ 段差 ３ｎｍ
実施例２ 段差 ３ｎｍ
実施例３ 段差 −２ｎｍ
実施例４ 段差 ２ｎｍ
実施例５ 段差 −３ｎｍ
実施例６ 段差 ２ｎｍ
（段差＝Ｂｕｌｋ領域の高さ−ＳＯＩ領域の高さ）
実施例１ 段差 ３ｎｍ
実施例２ 段差 ３ｎｍ
実施例３ 段差 −２ｎｍ
実施例４ 段差 ２ｎｍ
実施例５ 段差 −３ｎｍ
実施例６ 段差 ２ｎｍ
１，１１，２１・・・半導体基板、
２，１２，２２・・・保護膜、
３，１３，２３・・・開口部、
４，１４，２４・・・酸素イオン、
５，１５，２５・・・埋め込み酸化膜、
６，１６，２６・・・熱酸化膜、
７・・・段差、
１８・・・予め設ける段差、
２９・・・エピタキシャル層またはアモルファス層。
２，１２，２２・・・保護膜、
３，１３，２３・・・開口部、
４，１４，２４・・・酸素イオン、
５，１５，２５・・・埋め込み酸化膜、
６，１６，２６・・・熱酸化膜、
７・・・段差、
１８・・・予め設ける段差、
２９・・・エピタキシャル層またはアモルファス層。
Claims (2)
- シリコン単結晶からなる半導体基板の表面にイオン注入に対するマスクを形成するための保護膜を形成する工程と、前記保護膜に開口部を形成し、所定のパターン付きマスクとする工程と、前記半導体基板の表面から酸素イオンを注入する工程と、マスクを除去せずに前記半導体基板を熱処理して前記半導体基板の内部に埋込み酸化膜を形成する工程とを含むＳＯＩ基板の製造方法であって、前記パターン付きマスクが形成されるマスク部分を前記保護膜形成前に予め凹部としておくことを特徴とするＳＯＩ基板の製造方法。
- シリコン単結晶からなる半導体基板の表面にイオン注入に対するマスクを形成するための保護膜を形成する工程と、前記保護膜に開口部を形成し、所定のパターン付きマスクとする工程と、前記半導体基板の表面から酸素イオンを注入する工程と、マスクを除去せずに前記半導体基板を熱処理して前記半導体基板の内部に埋込み酸化膜を形成する工程とを含むＳＯＩ基板の製造方法であって、前記イオン注入工程の前、かつ／または、前記埋込み酸化膜を形成する熱処理工程の前に、アモルファス層あるいはエピタキシャル層を堆積させることを特徴とするＳＯＩ基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004078407A JP2005268511A (ja) | 2004-03-18 | 2004-03-18 | Ｓｏｉ基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004078407A JP2005268511A (ja) | 2004-03-18 | 2004-03-18 | Ｓｏｉ基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005268511A true JP2005268511A (ja) | 2005-09-29 |
Family
ID=35092745
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004078407A Withdrawn JP2005268511A (ja) | 2004-03-18 | 2004-03-18 | Ｓｏｉ基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2005268511A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007103619A (ja) * | 2005-10-04 | 2007-04-19 | Sumco Corp | Ｓｏｉ基板の製造方法 |
| US8222124B2 (en) | 2009-06-25 | 2012-07-17 | Sumco Corporation | Method for manufacturing SIMOX wafer and SIMOX wafer |
-
2004
- 2004-03-18 JP JP2004078407A patent/JP2005268511A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007103619A (ja) * | 2005-10-04 | 2007-04-19 | Sumco Corp | Ｓｏｉ基板の製造方法 |
| US8222124B2 (en) | 2009-06-25 | 2012-07-17 | Sumco Corporation | Method for manufacturing SIMOX wafer and SIMOX wafer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6593173B1 (en) | Low defect density, thin-layer, SOI substrates | |
| JP5338443B2 (ja) | Ｓｏｉウェーハの製造方法 | |
| US7811878B2 (en) | Method of manufacturing SOI substrate | |
| US7943497B2 (en) | Method for manufacturing an SOI substrate | |
| JP2007123875A (ja) | 多孔質層を用いてゲルマニウム・オン・インシュレータ半導体構造を形成するための方法及びこれらの方法によって形成される半導体構造 | |
| KR100602534B1 (ko) | ＳｉＧｅ 층의 이완을 억제하기 위해 얇은 ＳＯＩ를사용하는 방법 및 그 기판 물질 | |
| US20100052092A1 (en) | Method for fabricating a semiconductor on insulator substrate with reduced secco defect density | |
| JP2010040931A (ja) | 半導体基板の製造方法及び半導体基板 | |
| CN110941046A (zh) | 一种soi硅光栅的制作方法 | |
| JP4790211B2 (ja) | Ｓｏｉ基板と半導体基板及びその製造方法 | |
| JP2005268511A (ja) | Ｓｏｉ基板の製造方法 | |
| US7632735B2 (en) | Process for manufacturing silicon-on-insulator substrate | |
| JP4483173B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JP5063867B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JP2005268510A (ja) | Ｓｏｉ基板の製造方法 | |
| KR100290901B1 (ko) | 반도체소자의격리막형성방법 | |
| JPH0832037A (ja) | 半導体基板の作製方法 | |
| KR100390909B1 (ko) | 반도체소자의 게더링 방법 | |
| JP3104658B2 (ja) | 半導体装置の製造方法 | |
| CN110047750A (zh) | 一种防止ono刻蚀造成衬底损伤的方法 | |
| JP2009123861A (ja) | エピタキシャルウェーハの製造方法 | |
| JP2002184772A (ja) | 半導体装置における素子分離領域の形成方法 | |
| JPS6084832A (ja) | 半導体装置の製造方法 | |
| JPH0277113A (ja) | Ｓｏｉ構造の形成方法 | |
| JP2001308172A (ja) | Ｓｏｉ基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20060907 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A761 | Written withdrawal of application |
Effective date: 20090123 Free format text: JAPANESE INTERMEDIATE CODE: A761 |