CN110047750A - 一种防止ono刻蚀造成衬底损伤的方法 - Google Patents

一种防止ono刻蚀造成衬底损伤的方法 Download PDF

Info

Publication number
CN110047750A
CN110047750A CN201910244692.7A CN201910244692A CN110047750A CN 110047750 A CN110047750 A CN 110047750A CN 201910244692 A CN201910244692 A CN 201910244692A CN 110047750 A CN110047750 A CN 110047750A
Authority
CN
China
Prior art keywords
layer
ono
etching
oxide layer
substrate damage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910244692.7A
Other languages
English (en)
Other versions
CN110047750B (zh
Inventor
汪韬
李妍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201910244692.7A priority Critical patent/CN110047750B/zh
Publication of CN110047750A publication Critical patent/CN110047750A/zh
Application granted granted Critical
Publication of CN110047750B publication Critical patent/CN110047750B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种防止ONO刻蚀造成衬底损伤的方法，提供一半导体衬底，半导体衬底包括存储器件区域、核心器件区域、高压器件区域以及浅沟槽隔离结构，半导体衬底表面除浅沟槽隔离结构均覆盖有一牺牲氧化层，还包括以下步骤：S1，于牺牲氧化层及浅沟槽隔离结构表面形成ONO结构；S2，于去除顶部氧化层以暴露ONO结构的氮化层；S3，于氮化层表面形成底部抗反射层以及光阻层；S4，于光阻层打开工艺窗口；S5，以光阻层为掩膜刻蚀底部抗反射层及氮化层，底部氧化层被部分刻蚀；S6，去除剩余的底部氧化层及牺牲氧化层。上述技术方案的有益效果：有效阻挡ONO刻蚀时的等离子体，使衬底硅不会被等离子体损伤，使器件性能稳定性提高，缩减工艺成本。

Description

一种防止ONO刻蚀造成衬底损伤的方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种防止ONO刻蚀造成衬底损伤的方法。
背景技术
在目前的存储器件制作工艺流程中，需要在晶圆表面形成ONO结构，将非存储器件区域表面的ONO结构去除，其中，牺牲氧化层在经过湿法工艺步骤后会有一定消耗，如果湿法步骤较多，牺牲氧化层在经过多道湿法工艺后不断变薄，使其在进行ONO刻蚀时不足以阻挡刻蚀过程的等离子体，造成衬底损伤，影响器件性能。ONO刻蚀作为一种专用称呼，其实际刻蚀目的是BARC(底部抗反射层)刻蚀和氮化硅刻蚀，同时会刻蚀一部分的氧化硅，即牺牲氧化层，氧化硅是不需要刻蚀的，但是实际会刻蚀一部分。
如果增加初始牺牲氧化层厚度，就需要将离子注入工艺步骤完全重新调整，这样既费时又不一定能达到原来的器件性能。因此需要一种方法既能防止ONO刻蚀造成衬底损伤，又不需要调整离子注入工艺步骤的方法。
发明内容
根据现有技术中存在的上述问题，现提供一种防止ONO刻蚀造成衬底损伤的方法，旨在防止在湿法步骤较多，牺牲氧化层不断变薄时，ONO刻蚀造成的衬底损伤，有效阻挡ONO刻蚀时的等离子体，使衬底硅不会被等离子体损伤，使器件性能稳定性提高，缩减工艺成本。
上述技术方案具体包括：
一种防止ONO刻蚀造成衬底损伤的方法，提供一半导体衬底，所述半导体衬底包括存储器件区域、核心器件区域、高压器件区域以及浅沟槽隔离结构，所述半导体衬底表面除所述浅沟槽隔离结构均覆盖有一牺牲氧化层，还包括以下步骤：
步骤S1，于所述牺牲氧化层及所述浅沟槽隔离结构表面形成ONO结构；
步骤S2，去除所述ONO结构的顶部氧化层以暴露所述ONO结构的氮化层；
步骤S3，于所述氮化层表面依次形成一底部抗反射层以及一光阻层；
步骤S4，于所述光阻层打开工艺窗口；
步骤S5，以所述光阻层为掩膜刻蚀所述底部抗反射层及所述ONO结构的所述氮化层以及底部氧化层，使所述底部氧化层被部分刻蚀；
步骤S6，去除所述工艺窗口对应位置表面剩余的所述底部氧化层及所述牺牲氧化层。
优选的，所述底部氧化层的沉积工艺包括原子层沉积法或者化学气相沉积法。
优选的，所述步骤S1具体包括：
步骤S11，于所述牺牲氧化层及所述浅沟槽隔离结构表面生长四乙氧基硅烷以形成所述底部氧化层；
步骤S12，于所述底部氧化层表面沉积形成所述氮化层；
步骤S13，于所述氮化层表面沉积形成所述顶部氧化层。
优选的，所述步骤S11中还包括对所述底部氧化层进行退火处理，使得所述底部氧化层致密化。
优选的，所述步骤S4中，通过光刻的方法于所述光阻层打开工艺窗口。
优选的，所述工艺窗口对应位置为非存储器件区域，所述非存储器件区域包括所述核心器件区域和/或所述高压器件区域。
优选的，所述步骤S6，通过湿法清洗去除所述工艺窗口对应位置表面剩余的所述底部氧化层及所述牺牲氧化层。
优选的，所述氧化硅层的厚度为1nm～100nm。
优选的，所述半导体衬底包括硅衬底或SOI结构衬底。
上述技术方案的有益效果是：提供一种防止ONO刻蚀造成衬底损伤的方法，旨在防止在湿法步骤较多，牺牲氧化层不断变薄时，ONO刻蚀造成的衬底损伤，有效阻挡ONO刻蚀时的等离子体，使衬底硅不会被等离子体损伤，使器件性能稳定性提高，缩减工艺成本。
附图说明
图1是本发明的较佳的实施例中，一种防止ONO刻蚀造成衬底损伤的方法的总体流程示意图；
图2是本发明的较佳的实施例中，阱区离子注入之后沉积完氧化硅的结构示意图；
图3是本发明的较佳的实施例中，ONO刻蚀之前的结构示意图；
图4是本发明的较佳的实施例中，ONO刻蚀之后的结构示意图。
图5是本发明的较佳的实施例中，图1的基础上，对步骤S1做进一步描述的流程图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。
基于现有技术中存在的上述问题，本发明提供一种防止ONO刻蚀造成衬底损伤的方法，提供一半导体衬底1，半导体衬底1包括存储器件区域、核心器件区域、高压器件区域以及浅沟槽隔离结构3，半导体衬底1表面除浅沟槽隔离结构3均覆盖有一牺牲氧化层2，优选地，牺牲氧化层2的厚度为5纳米或其他合适的值，如图1所示，还包括以下步骤：
步骤S1，于牺牲氧化层2及浅沟槽隔离结构3表面形成ONO结构；
步骤S2，去除ONO结构的顶部氧化层以暴露ONO结构的氮化层5；
步骤S3，于氮化层5表面依次形成一底部抗反射层6以及一光阻层；
步骤S4，于光阻层打开工艺窗口；
步骤S5，以光阻层为掩膜刻蚀底部抗反射层6及ONO结构的氮化层5以及底部氧化层4，使底部氧化层4被部分刻蚀；
步骤S6，去除工艺窗口对应位置表面剩余的底部氧化层4及牺牲氧化层2。
具体地，于牺牲氧化层2及浅沟槽隔离结构3表面形成ONO结构；去除ONO结构的顶部氧化层以暴露ONO结构的氮化层5；如图3所示，于氮化层5表面依次形成一底部抗反射层6以及一光阻层(未示出)；于光阻层打开工艺窗口；如图4所示，以光阻层为掩膜刻蚀底部抗反射层6及ONO结构的氮化层5以及底部氧化层4，使底部氧化层4被部分刻蚀，优选地，底部氧化层4被刻蚀部分的厚度为8纳米或其他合适的值，去除工艺窗口对应位置表面剩余的底部氧化层4及牺牲氧化层2。
本发明的较佳的实施例中，底部氧化层4的沉积工艺包括原子层沉积法或者化学气相沉积法。
本发明的较佳的实施例中，如图5所示，步骤S1具体包括：
步骤S11，于牺牲氧化层2及浅沟槽隔离结构3表面生长四乙氧基硅烷以形成底部氧化层4；
步骤S12，于底部氧化层4表面沉积形成氮化层5；
步骤S13，于氮化层5表面沉积形成顶部氧化层。
具体地，首先，如图2所示，于牺牲氧化层2及浅沟槽隔离结构3表面生长四乙氧基硅烷以形成底部氧化层4，优选地，底部氧化层4的厚度可以为10纳米或其他合适的值；再在底部氧化层4表面沉积形成氮化层5；最后，于氮化层5表面沉积形成顶部氧化层。
本发明的较佳的实施例中，步骤S11中还包括对底部氧化层4进行退火处理，使得底部氧化层4致密化。
具体地，对底部氧化层4进行退火致密化后，上述实施例中，优选地，致密化后的底部氧化层4的厚度为9纳米。
本发明的较佳的实施例中，步骤S4中，通过光刻的方法于光阻层打开工艺窗口。
本发明的较佳的实施例中，工艺窗口对应位置为非存储器件区域，非存储器件区域包括核心器件区域，也可以单独或同时包括高压器件区域。
本发明的较佳的实施例中，步骤S6，通过湿法清洗去除工艺窗口对应位置表面剩余的底部氧化层4及牺牲氧化层2。
本发明的较佳的实施例中，氧化硅层的厚度为1nm～100nm。
本发明的较佳的实施例中，半导体衬底1包括硅衬底或SOI结构衬底。
以上仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。

Claims (9)

1.一种防止ONO刻蚀造成衬底损伤的方法，其特征在于，提供一半导体衬底，所述半导体衬底包括存储器件区域、核心器件区域、高压器件区域以及浅沟槽隔离结构，所述半导体衬底表面除所述浅沟槽隔离结构均覆盖有一牺牲氧化层，还包括以下步骤：
步骤S1，于所述牺牲氧化层及所述浅沟槽隔离结构表面形成ONO结构；
步骤S2，去除所述ONO结构的顶部氧化层以暴露所述ONO结构的氮化层；
步骤S3，于所述氮化层表面依次形成一底部抗反射层以及一光阻层；
步骤S4，于所述光阻层打开工艺窗口；
步骤S5，以所述光阻层为掩膜刻蚀所述底部抗反射层及所述ONO结构的所述氮化层以及底部氧化层，使所述底部氧化层被部分刻蚀；
步骤S6，去除所述工艺窗口对应位置表面剩余的所述底部氧化层及所述牺牲氧化层。
2.如权利要求1所述的防止ONO刻蚀造成衬底损伤的方法，其特征在于，所述底部氧化层的沉积工艺包括原子层沉积法或者化学气相沉积法。
3.如权利要求1所述的防止ONO刻蚀造成衬底损伤的方法，其特征在于，所述步骤S1具体包括：
步骤S11，于所述牺牲氧化层及所述浅沟槽隔离结构表面生长四乙氧基硅烷以形成所述底部氧化层；
步骤S12，于所述底部氧化层表面沉积形成所述氮化层；
步骤S13，于所述氮化层表面沉积形成所述顶部氧化层。
4.如权利要求3所述的防止ONO刻蚀造成衬底损伤的方法，其特征在于，所述步骤S11中还包括对所述底部氧化层进行退火处理，使得所述底部氧化层致密化。
5.如权利要求1所述的防止ONO刻蚀造成衬底损伤的方法，其特征在于，所述步骤S4中，通过光刻的方法于所述光阻层打开工艺窗口。
6.如权利要求1所述的防止ONO刻蚀造成衬底损伤的方法，其特征在于，所述工艺窗口对应位置为非存储器件区域，所述非存储器件区域包括所述核心器件区域和/或所述高压器件区域。
7.如权利要求1所述的防止ONO刻蚀造成衬底损伤的方法，其特征在于，所述步骤S6，通过湿法清洗去除所述工艺窗口对应位置表面剩余的所述底部氧化层及所述牺牲氧化层。
8.如权利要求1所述的防止ONO刻蚀造成衬底损伤的方法，其特征在于，所述氧化硅层的厚度为1nm～100nm。
9.如权利要求1所述的防止ONO刻蚀造成衬底损伤的方法，其特征在于，所述半导体衬底包括硅衬底或SOI结构衬底。
CN201910244692.7A 2019-03-28 2019-03-28 一种防止ono刻蚀造成衬底损伤的方法 Active CN110047750B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910244692.7A CN110047750B (zh) 2019-03-28 2019-03-28 一种防止ono刻蚀造成衬底损伤的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910244692.7A CN110047750B (zh) 2019-03-28 2019-03-28 一种防止ono刻蚀造成衬底损伤的方法

Publications (2)

Publication Number Publication Date
CN110047750A true CN110047750A (zh) 2019-07-23
CN110047750B CN110047750B (zh) 2021-07-27

Family

ID=67275466

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910244692.7A Active CN110047750B (zh) 2019-03-28 2019-03-28 一种防止ono刻蚀造成衬底损伤的方法

Country Status (1)

Country Link
CN (1) CN110047750B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101567312A (zh) * 2008-04-22 2009-10-28 上海华虹Nec电子有限公司 制备ono结构的方法
CN101685797A (zh) * 2008-09-23 2010-03-31 中芯国际集成电路制造(上海)有限公司 牺牲氧化层的去除方法及相应的半导体存储器的制造方法
CN102136447A (zh) * 2009-12-01 2011-07-27 瑞萨电子株式会社 半导体集成电路器件制造方法
CN105340068A (zh) * 2013-09-27 2016-02-17 赛普拉斯半导体公司 存储器晶体管到高k、金属栅极cmos工艺流程中的集成
CN105977150A (zh) * 2016-07-27 2016-09-28 上海华虹宏力半导体制造有限公司 减少ono刻蚀中衬底表面损伤的方法以及半导体制造方法
CN107134410A (zh) * 2017-05-08 2017-09-05 上海华力微电子有限公司 一种氮化物阻挡层去除方法
CN107946304A (zh) * 2017-11-22 2018-04-20 上海华力微电子有限公司 一种用于尺寸缩减NORFlash单元工艺集成方法
CN108091562A (zh) * 2017-12-21 2018-05-29 上海华力微电子有限公司 Sonos存储器的ono刻蚀方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101567312A (zh) * 2008-04-22 2009-10-28 上海华虹Nec电子有限公司 制备ono结构的方法
CN101685797A (zh) * 2008-09-23 2010-03-31 中芯国际集成电路制造(上海)有限公司 牺牲氧化层的去除方法及相应的半导体存储器的制造方法
CN102136447A (zh) * 2009-12-01 2011-07-27 瑞萨电子株式会社 半导体集成电路器件制造方法
CN105340068A (zh) * 2013-09-27 2016-02-17 赛普拉斯半导体公司 存储器晶体管到高k、金属栅极cmos工艺流程中的集成
CN105977150A (zh) * 2016-07-27 2016-09-28 上海华虹宏力半导体制造有限公司 减少ono刻蚀中衬底表面损伤的方法以及半导体制造方法
CN107134410A (zh) * 2017-05-08 2017-09-05 上海华力微电子有限公司 一种氮化物阻挡层去除方法
CN107946304A (zh) * 2017-11-22 2018-04-20 上海华力微电子有限公司 一种用于尺寸缩减NORFlash单元工艺集成方法
CN108091562A (zh) * 2017-12-21 2018-05-29 上海华力微电子有限公司 Sonos存储器的ono刻蚀方法

Also Published As

Publication number Publication date
CN110047750B (zh) 2021-07-27

Similar Documents

Publication Publication Date Title
JP6499654B2 (ja) シリコン基板上に堆積されたマスクの選択的エッチング方法
US9991116B1 (en) Method for forming high aspect ratio patterning structure
TWI291213B (en) Method of fabricating flash memory device
JPS6175539A (ja) 集積回路の製造方法
TWI278959B (en) A shallow trench isolation approach and a transistor structure for improved STI corner rounding
JP2001102439A (ja) 半導体装置の製造方法
JPH11330226A (ja) 浅いトレンチアイソレ―ション方法
CN110047750A (zh) 一种防止ono刻蚀造成衬底损伤的方法
CN103187353A (zh) 浅沟槽隔离区的形成方法
CN109461651A (zh) 改善硅化物阻挡层刻蚀缺陷的方法
CN110941046B (zh) 一种soi硅光栅的制作方法
KR100895810B1 (ko) 반도체 소자의 소자분리막 형성방법
CN105161414B (zh) 栅极硬掩模层的去除方法
TWI267914B (en) Method of manufacturing semiconductor device
US20230012522A1 (en) Method for manufacturing an electronic device
JP2005268511A (ja) Ｓｏｉ基板の製造方法
JPS6257232A (ja) アイソレ−シヨンデバイス及びその製法
JPH10313049A (ja) 半導体装置およびその製造方法
JPH04218911A (ja) 結晶の形成方法
CN104900514B (zh) 侧墙的形成方法
JP2002134604A (ja) 半導体装置における素子分離領域の形成方法
JPS5931215B2 (ja) 絶縁層の形成方法
KR100419873B1 (ko) 반도체소자의 격리방법
TW419782B (en) Method for forming shallow trench isolation in integrated circuits
JPS6084832A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant