JPH10313049A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH10313049A JPH10313049A JP12222697A JP12222697A JPH10313049A JP H10313049 A JPH10313049 A JP H10313049A JP 12222697 A JP12222697 A JP 12222697A JP 12222697 A JP12222697 A JP 12222697A JP H10313049 A JPH10313049 A JP H10313049A
- Authority
- JP
- Japan
- Prior art keywords
- film
- groove
- silicon film
- semiconductor device
- element isolation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】
【課題】 溝に絶縁物を埋め込む方法を用いることな
く、かつ、素子の微細化を妨げることなく、微細な素子
分離領域を形成することができる半導体装置およびその
製造方法を提供する。 【解決手段】 Ｓｉ基板１上にバッファ酸化膜２を介し
て、所定形状のＳｉ3Ｎ4 膜３を形成した後、このＳｉ
3 Ｎ4 膜３をマスクとしてＳｉ基板１をエッチングし、
素子分離溝５を形成する。次に、Ｓｉ3 Ｎ4 膜３をマス
クとして、選択エピタキシャル成長法によりエピタキシ
ャルＳｉ膜６を素子分離溝５の底面および内壁に選択的
に成長させた後、このエピタキシャルＳｉ膜６を熱酸化
法により酸化して素子分離領域８を形成する。
く、かつ、素子の微細化を妨げることなく、微細な素子
分離領域を形成することができる半導体装置およびその
製造方法を提供する。 【解決手段】 Ｓｉ基板１上にバッファ酸化膜２を介し
て、所定形状のＳｉ3Ｎ4 膜３を形成した後、このＳｉ
3 Ｎ4 膜３をマスクとしてＳｉ基板１をエッチングし、
素子分離溝５を形成する。次に、Ｓｉ3 Ｎ4 膜３をマス
クとして、選択エピタキシャル成長法によりエピタキシ
ャルＳｉ膜６を素子分離溝５の底面および内壁に選択的
に成長させた後、このエピタキシャルＳｉ膜６を熱酸化
法により酸化して素子分離領域８を形成する。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体装置およ
びその製造方法に関し、特に、半導体装置における素子
分離に適用して好適なものである。
びその製造方法に関し、特に、半導体装置における素子
分離に適用して好適なものである。
【０００２】
【従来の技術】０．２５μｍルール以下のＬＳＩにおい
ては、半導体基板に溝（トレンチ）を形成し、そのトレ
ンチにＳｉＯ2 に代表される絶縁物を埋め込む、いわゆ
るトレンチ素子分離技術の使用が一般に検討されてい
る。
ては、半導体基板に溝（トレンチ）を形成し、そのトレ
ンチにＳｉＯ2 に代表される絶縁物を埋め込む、いわゆ
るトレンチ素子分離技術の使用が一般に検討されてい
る。
【０００３】ところが、素子の微細化が進むにしたがっ
てトレンチの幅の縮小化も進むため、トレンチへの絶縁
物の埋め込み能力や、トレンチ以外の平坦な部分に堆積
した絶縁物の除去能力などの問題が生じてきた。そのた
め、トレンチへの絶縁物の埋め込み技術を用いない新た
な素子分離技術の開発が求められていた。
てトレンチの幅の縮小化も進むため、トレンチへの絶縁
物の埋め込み能力や、トレンチ以外の平坦な部分に堆積
した絶縁物の除去能力などの問題が生じてきた。そのた
め、トレンチへの絶縁物の埋め込み技術を用いない新た
な素子分離技術の開発が求められていた。
【０００４】そこで、近年、トレンチに絶縁物を埋め込
む代わりに、トレンチの内壁を酸化することによりトレ
ンチの内部を酸化物で満たし、素子分離領域を形成する
ようにした素子分離技術が提案されている。
む代わりに、トレンチの内壁を酸化することによりトレ
ンチの内部を酸化物で満たし、素子分離領域を形成する
ようにした素子分離技術が提案されている。
【０００５】
【発明が解決しようとする課題】しかしながら、この素
子分離技術には次のような問題があった。すなわち、ト
レンチの内壁を酸化することによって形成された酸化物
の体積は、トレンチの体積の約１．４倍になるため、素
子分離領域形成用のマスクの幅に対して、実際に形成さ
れる素子分離領域の幅は約１．４倍になってしまう。こ
のように、ＬＳＩにおける素子の微細化のために提案さ
れた技術が、かえってその微細化を妨げるという矛盾し
た結果を招いていた。
子分離技術には次のような問題があった。すなわち、ト
レンチの内壁を酸化することによって形成された酸化物
の体積は、トレンチの体積の約１．４倍になるため、素
子分離領域形成用のマスクの幅に対して、実際に形成さ
れる素子分離領域の幅は約１．４倍になってしまう。こ
のように、ＬＳＩにおける素子の微細化のために提案さ
れた技術が、かえってその微細化を妨げるという矛盾し
た結果を招いていた。
【０００６】したがって、この発明の目的は、溝に絶縁
物を埋め込む方法を用いることなく、かつ、素子の微細
化を妨げることなく、微細な素子分離領域を形成するこ
とができる半導体装置およびその製造方法を提供するこ
とにある。
物を埋め込む方法を用いることなく、かつ、素子の微細
化を妨げることなく、微細な素子分離領域を形成するこ
とができる半導体装置およびその製造方法を提供するこ
とにある。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、この発明の第１の発明による半導体装置の製造方法
は、半導体基板上に、耐酸化性を有し、かつ、シリコン
が成長しない材料からなるマスクを形成する工程と、マ
スクを用いて半導体基板に溝を形成する工程と、マスク
を用いて溝の底面および内壁に選択的にシリコン膜を成
長させる工程と、マスクを用いてシリコン膜を酸化する
ことにより素子分離領域を形成する工程とを有すること
を特徴とするものである。
に、この発明の第１の発明による半導体装置の製造方法
は、半導体基板上に、耐酸化性を有し、かつ、シリコン
が成長しない材料からなるマスクを形成する工程と、マ
スクを用いて半導体基板に溝を形成する工程と、マスク
を用いて溝の底面および内壁に選択的にシリコン膜を成
長させる工程と、マスクを用いてシリコン膜を酸化する
ことにより素子分離領域を形成する工程とを有すること
を特徴とするものである。
【０００８】この発明の第２の発明による半導体装置
は、半導体基板に形成された溝の底面および内壁に選択
的に成長されたシリコン膜を酸化することにより形成さ
れた素子分離領域を有することを特徴とするものであ
る。
は、半導体基板に形成された溝の底面および内壁に選択
的に成長されたシリコン膜を酸化することにより形成さ
れた素子分離領域を有することを特徴とするものであ
る。
【０００９】この発明において、典型的には、シリコン
膜はエピタキシャルシリコン膜または多結晶シリコン膜
である。また、好適には、エピタキシャルシリコン膜は
選択エピタキシャル成長法により成長される。また、典
型的には、耐酸化性を有し、かつ、シリコンが成長しな
い材料は窒化シリコンである。また、溝の内部の全体を
酸化物で満たす観点より、シリコン膜は、溝の内壁にお
ける膜厚が溝の幅の０％を超えて４０％以下、好適に
は、溝の幅の１／２．８倍程度となるように成長させ
る。
膜はエピタキシャルシリコン膜または多結晶シリコン膜
である。また、好適には、エピタキシャルシリコン膜は
選択エピタキシャル成長法により成長される。また、典
型的には、耐酸化性を有し、かつ、シリコンが成長しな
い材料は窒化シリコンである。また、溝の内部の全体を
酸化物で満たす観点より、シリコン膜は、溝の内壁にお
ける膜厚が溝の幅の０％を超えて４０％以下、好適に
は、溝の幅の１／２．８倍程度となるように成長させ
る。
【００１０】上述のように構成されたこの発明において
は、耐酸化性を有し、かつ、シリコンが成長しない材料
からなるマスクを用いて、半導体基板に溝を形成し、こ
の溝の底面および内壁に選択的にシリコン膜を成長さ
せ、さらにそのシリコン膜を酸化することにより素子分
離領域を形成するようにしていることにより、溝の幅と
実質的に同一の幅の素子分離領域を形成することができ
る。
は、耐酸化性を有し、かつ、シリコンが成長しない材料
からなるマスクを用いて、半導体基板に溝を形成し、こ
の溝の底面および内壁に選択的にシリコン膜を成長さ
せ、さらにそのシリコン膜を酸化することにより素子分
離領域を形成するようにしていることにより、溝の幅と
実質的に同一の幅の素子分離領域を形成することができ
る。
【００１１】
【発明の実施の形態】以下、この発明の実施形態につい
て図面を参照しながら説明する。なお、以下の実施形態
の全図においては、同一または対応する部分には同一の
符号を付す。
て図面を参照しながら説明する。なお、以下の実施形態
の全図においては、同一または対応する部分には同一の
符号を付す。
【００１２】まず、この発明の第１の実施形態による半
導体装置の製造方法について説明する。図１から図７は
この第１の実施形態による半導体装置の製造方法を示す
断面図である。
導体装置の製造方法について説明する。図１から図７は
この第１の実施形態による半導体装置の製造方法を示す
断面図である。
【００１３】図１に示すように、まず、例えば｛１０
０｝面方位のシリコン（Ｓｉ）基板１の主面を酸化する
ことにより、ＳｉＯ2 膜からなるバッファ酸化膜２を形
成した後、例えばＣＶＤ法により全面に例えば１０ｎｍ
の膜厚のＳｉ3 Ｎ4 膜３を形成する。ここで、このＳｉ
3 Ｎ4 膜３の形成におけるＣＶＤ条件の一例を挙げる
と、反応ガスとしてＳｉＨ2 Ｃｌ2 ガス、ＮＨ3 ガスお
よびＮ2 ガスの混合ガスを用い、ＳｉＨ2 Ｃｌ2 ガスの
流量を５０ＳＣＣＭ、ＮＨ3 ガスおよびＮ2 ガスの流量
をそれぞれ２００ＳＣＣＭとし、圧力を７０Ｐａ、成膜
温度を７６０℃とする。
０｝面方位のシリコン（Ｓｉ）基板１の主面を酸化する
ことにより、ＳｉＯ2 膜からなるバッファ酸化膜２を形
成した後、例えばＣＶＤ法により全面に例えば１０ｎｍ
の膜厚のＳｉ3 Ｎ4 膜３を形成する。ここで、このＳｉ
3 Ｎ4 膜３の形成におけるＣＶＤ条件の一例を挙げる
と、反応ガスとしてＳｉＨ2 Ｃｌ2 ガス、ＮＨ3 ガスお
よびＮ2 ガスの混合ガスを用い、ＳｉＨ2 Ｃｌ2 ガスの
流量を５０ＳＣＣＭ、ＮＨ3 ガスおよびＮ2 ガスの流量
をそれぞれ２００ＳＣＣＭとし、圧力を７０Ｐａ、成膜
温度を７６０℃とする。
【００１４】次に、図２に示すように、リソグラフィ工
程により、Ｓｉ3 Ｎ4 膜３上に、所定形状のレジストパ
ターン４を形成する。その後、このレジストパターン４
をマスクとして例えば反応性イオンエッチング（ＲＩ
Ｅ）法により、Ｓｉ3 Ｎ4 膜３およびバッファ酸化膜２
をエッチングする。ここで、このエッチングにおけるエ
ッチング条件の一例を挙げると、エッチングガスとして
ＣＨＦ3 ガスとＯ2 ガスとの混合ガスを用い、それらの
流量をそれぞれ７５ＳＣＣＭとし、圧力を５．３Ｐａ、
ＲＦ電力を６００Ｗとする。
程により、Ｓｉ3 Ｎ4 膜３上に、所定形状のレジストパ
ターン４を形成する。その後、このレジストパターン４
をマスクとして例えば反応性イオンエッチング（ＲＩ
Ｅ）法により、Ｓｉ3 Ｎ4 膜３およびバッファ酸化膜２
をエッチングする。ここで、このエッチングにおけるエ
ッチング条件の一例を挙げると、エッチングガスとして
ＣＨＦ3 ガスとＯ2 ガスとの混合ガスを用い、それらの
流量をそれぞれ７５ＳＣＣＭとし、圧力を５．３Ｐａ、
ＲＦ電力を６００Ｗとする。
【００１５】次に、図３に示すように、レジストパター
ン４、Ｓｉ3 Ｎ4 膜３およびバッファ酸化膜２をマスク
としてドライエッチング法によりＳｉ基板１を基板表面
に対して垂直方向に異方性エッチングすることにより、
長方形の断面形状を有する素子分離溝５を形成する。こ
の素子分離溝５の幅は例えば１００ｎｍである。ここ
で、この素子分離溝５の底面は｛１００｝面であり、内
壁は｛１１０｝面である。また、このエッチング条件の
一例を挙げると、エッチングガスとしてＨＢｒガスとＯ
2 ガスとの混合ガスを用い、これらのＨＢｒガスおよび
Ｏ2 ガスの流量をそれぞれ１２０ＳＣＣＭおよび６ＳＣ
ＣＭとし、圧力を０．５Ｐａ、温度を０℃、マイクロ波
電力を８５０Ｗ、ＲＦ電力を７０Ｗとする。その後、レ
ジストパターン４を除去する。
ン４、Ｓｉ3 Ｎ4 膜３およびバッファ酸化膜２をマスク
としてドライエッチング法によりＳｉ基板１を基板表面
に対して垂直方向に異方性エッチングすることにより、
長方形の断面形状を有する素子分離溝５を形成する。こ
の素子分離溝５の幅は例えば１００ｎｍである。ここ
で、この素子分離溝５の底面は｛１００｝面であり、内
壁は｛１１０｝面である。また、このエッチング条件の
一例を挙げると、エッチングガスとしてＨＢｒガスとＯ
2 ガスとの混合ガスを用い、これらのＨＢｒガスおよび
Ｏ2 ガスの流量をそれぞれ１２０ＳＣＣＭおよび６ＳＣ
ＣＭとし、圧力を０．５Ｐａ、温度を０℃、マイクロ波
電力を８５０Ｗ、ＲＦ電力を７０Ｗとする。その後、レ
ジストパターン４を除去する。
【００１６】この素子分離溝５は、その内壁が酸化され
自然酸化膜（図示せず）が形成されている。そのため、
次工程で行われる選択エピタキシャル成長に先立って、
Ｈ2ガス雰囲気中で加熱処理を行うことによりこの素子
分離溝５の内壁の自然酸化膜を除去し、さらに素子分離
溝５の内壁の水素終端を行う。ここで、この加熱条件の
一例を挙げると、Ｈ2 ガスの流量を２０ＳＬＭ、加熱温
度を８５０℃、圧力を５０Ｔｏｒｒとする。
自然酸化膜（図示せず）が形成されている。そのため、
次工程で行われる選択エピタキシャル成長に先立って、
Ｈ2ガス雰囲気中で加熱処理を行うことによりこの素子
分離溝５の内壁の自然酸化膜を除去し、さらに素子分離
溝５の内壁の水素終端を行う。ここで、この加熱条件の
一例を挙げると、Ｈ2 ガスの流量を２０ＳＬＭ、加熱温
度を８５０℃、圧力を５０Ｔｏｒｒとする。
【００１７】次に、図４に示すように、Ｓｉ3 Ｎ4 膜３
をマスクとして、選択エピタキシャル成長法により素子
分離溝５の底面（｛１００｝面）および内壁（｛１１
０｝面）に単結晶のエピタキシャルＳｉ膜６を成長させ
る。この選択エピタキシャル成長においては、｛１１
０｝面上のＳｉの成長速度に対して｛１００｝面上のＳ
ｉの成長速度が遅いため、素子分離溝５の内壁に成長す
るエピタキシャルＳｉ膜６の膜厚に対して、底面に成長
するエピタキシャルＳｉ膜６の膜厚は小さくなる。ま
た、上述したように、Ｓｉが酸化されてＳｉＯ2 に変化
することによって、酸化前のＳｉの体積に対してその体
積が約１．４倍になるため、後の工程でエピタキシャル
Ｓｉ膜６を酸化させてＳｉＯ2 とし、素子分離溝５の内
部をこのＳｉＯ2 で満たすことを考え合わせると、内壁
に成長させるエピタキシャルＳｉ膜６の膜厚は素子分離
溝５の幅の４０％以下、具体的には素子分離溝５の幅の
１／２．８（≒０．３５７）倍程度に選ばれる。例え
ば、素子分離溝５の幅が１００ｎｍであるとすると、素
子分離溝５の内壁のエピタキシャルＳｉ膜６の膜厚が約
３５ｎｍになるようにする。このエピタキシャルＳｉ膜
６の選択エピタキシャル成長条件の一例を挙げると、成
長ガスとしてＨ2 ガス、ＳｉＨ2 Ｃｌ2 ガスおよびＨＣ
ｌガスの混合ガスを用い、それらの流量をそれぞれ５０
ＳＬＭ、１００ＳＣＣＭおよび５０ＳＣＣＭとし、成長
温度を７５０℃、圧力を４０Ｔｏｒｒとする。
をマスクとして、選択エピタキシャル成長法により素子
分離溝５の底面（｛１００｝面）および内壁（｛１１
０｝面）に単結晶のエピタキシャルＳｉ膜６を成長させ
る。この選択エピタキシャル成長においては、｛１１
０｝面上のＳｉの成長速度に対して｛１００｝面上のＳ
ｉの成長速度が遅いため、素子分離溝５の内壁に成長す
るエピタキシャルＳｉ膜６の膜厚に対して、底面に成長
するエピタキシャルＳｉ膜６の膜厚は小さくなる。ま
た、上述したように、Ｓｉが酸化されてＳｉＯ2 に変化
することによって、酸化前のＳｉの体積に対してその体
積が約１．４倍になるため、後の工程でエピタキシャル
Ｓｉ膜６を酸化させてＳｉＯ2 とし、素子分離溝５の内
部をこのＳｉＯ2 で満たすことを考え合わせると、内壁
に成長させるエピタキシャルＳｉ膜６の膜厚は素子分離
溝５の幅の４０％以下、具体的には素子分離溝５の幅の
１／２．８（≒０．３５７）倍程度に選ばれる。例え
ば、素子分離溝５の幅が１００ｎｍであるとすると、素
子分離溝５の内壁のエピタキシャルＳｉ膜６の膜厚が約
３５ｎｍになるようにする。このエピタキシャルＳｉ膜
６の選択エピタキシャル成長条件の一例を挙げると、成
長ガスとしてＨ2 ガス、ＳｉＨ2 Ｃｌ2 ガスおよびＨＣ
ｌガスの混合ガスを用い、それらの流量をそれぞれ５０
ＳＬＭ、１００ＳＣＣＭおよび５０ＳＣＣＭとし、成長
温度を７５０℃、圧力を４０Ｔｏｒｒとする。
【００１８】次に、図５に示すように、Ｓｉ3 Ｎ4 膜３
をマスクとして、例えば熱酸化法により素子分離溝５の
底面および内壁に成長されたエピタキシャルＳｉ膜６を
酸化する。このエピタキシャルＳｉ膜６の酸化が進むに
したがってエピタキシャルＳｉ膜６はその表面からＳｉ
Ｏ2 膜７へと変化するとともに、これらのエピタキシャ
ルＳｉ膜６およびＳｉＯ2 膜７の全体の占める体積は増
加する。そして、図６に示すように、エピタキシャルＳ
ｉ膜６の膜厚が素子分離溝５の幅の１／２．８倍程度で
あるため、このエピタキシャルＳｉ膜６の全ての部分が
ＳｉＯ2 膜７に変化するまで酸化を行うことにより、素
子分離溝５の内部はＳｉＯ2 膜７で満たされる。ここ
で、この熱酸化処理における加熱条件の一例を挙げる
と、雰囲気ガスとしてＨ2 ガスとＯ2 ガスとの混合ガス
を用い、それらの流量をそれぞれ５ＳＬＭ、加熱温度を
９００℃とする。
をマスクとして、例えば熱酸化法により素子分離溝５の
底面および内壁に成長されたエピタキシャルＳｉ膜６を
酸化する。このエピタキシャルＳｉ膜６の酸化が進むに
したがってエピタキシャルＳｉ膜６はその表面からＳｉ
Ｏ2 膜７へと変化するとともに、これらのエピタキシャ
ルＳｉ膜６およびＳｉＯ2 膜７の全体の占める体積は増
加する。そして、図６に示すように、エピタキシャルＳ
ｉ膜６の膜厚が素子分離溝５の幅の１／２．８倍程度で
あるため、このエピタキシャルＳｉ膜６の全ての部分が
ＳｉＯ2 膜７に変化するまで酸化を行うことにより、素
子分離溝５の内部はＳｉＯ2 膜７で満たされる。ここ
で、この熱酸化処理における加熱条件の一例を挙げる
と、雰囲気ガスとしてＨ2 ガスとＯ2 ガスとの混合ガス
を用い、それらの流量をそれぞれ５ＳＬＭ、加熱温度を
９００℃とする。
【００１９】その後、図７に示すように、例えばＣＭＰ
（Chemical Mechanical Polish）法により基板表面の研
磨を行うことによってＳｉ3 Ｎ4 膜３、バッファ酸化膜
２および熱酸化によってＳｉ基板１の上方に盛り上がっ
た部分のＳｉＯ2 膜７を順次除去する。
（Chemical Mechanical Polish）法により基板表面の研
磨を行うことによってＳｉ3 Ｎ4 膜３、バッファ酸化膜
２および熱酸化によってＳｉ基板１の上方に盛り上がっ
た部分のＳｉＯ2 膜７を順次除去する。
【００２０】以上のようにして、ＳｉＯ2 からなる素子
分離領域８を形成した後、従来公知の方法により素子な
どを形成し、目的とする半導体装置を完成させる。
分離領域８を形成した後、従来公知の方法により素子な
どを形成し、目的とする半導体装置を完成させる。
【００２１】以上説明したように、この第１の実施形態
によれば、耐酸化性を有し、かつ、その表面にＳｉが成
長しない所定形状のＳｉ3 Ｎ4 膜３をマスクとして、Ｓ
ｉ基板１に素子分離溝５を形成し、この素子分離溝５の
底面および内壁に選択的にエピタキシャルＳｉ膜６を成
長させ、このエピタキシャルＳｉ膜６を酸化するように
していることにより、素子分離溝５の幅と実質的に同一
の幅の素子分離領域８を形成することができる。そのた
め、素子分離溝５の内部にＳｉＯ2 などの絶縁物を埋め
込む方法を用いることなく、かつ、素子の微細化を妨げ
ることなく、微細な素子分離領域８を形成することがで
きる。
によれば、耐酸化性を有し、かつ、その表面にＳｉが成
長しない所定形状のＳｉ3 Ｎ4 膜３をマスクとして、Ｓ
ｉ基板１に素子分離溝５を形成し、この素子分離溝５の
底面および内壁に選択的にエピタキシャルＳｉ膜６を成
長させ、このエピタキシャルＳｉ膜６を酸化するように
していることにより、素子分離溝５の幅と実質的に同一
の幅の素子分離領域８を形成することができる。そのた
め、素子分離溝５の内部にＳｉＯ2 などの絶縁物を埋め
込む方法を用いることなく、かつ、素子の微細化を妨げ
ることなく、微細な素子分離領域８を形成することがで
きる。
【００２２】次に、この発明の第２の実施形態による半
導体装置の製造方法について説明する。
導体装置の製造方法について説明する。
【００２３】この第２の実施形態においては、素子分離
溝５の内部にエピタキシャルＳｉ膜６を成長させる前に
行われる素子分離溝５の内壁の自然酸化膜（図示せず）
の除去を、ＣＨ3 ＯＨガスと無水ＨＦガスとの混合ガス
を用いて行う。この自然酸化膜の除去における条件の一
例を挙げると、無水ＨＦガスの流量を１ＳＬＭ、ＣＨ3
ＯＨのバブリング用ガスとしてのＮ2 ガスの流量を７Ｓ
ＬＭ、キャリアガスとしてのＮ2 ガスの流量を５ＳＬＭ
とする。その他のことについては第１の実施形態と同様
である。
溝５の内部にエピタキシャルＳｉ膜６を成長させる前に
行われる素子分離溝５の内壁の自然酸化膜（図示せず）
の除去を、ＣＨ3 ＯＨガスと無水ＨＦガスとの混合ガス
を用いて行う。この自然酸化膜の除去における条件の一
例を挙げると、無水ＨＦガスの流量を１ＳＬＭ、ＣＨ3
ＯＨのバブリング用ガスとしてのＮ2 ガスの流量を７Ｓ
ＬＭ、キャリアガスとしてのＮ2 ガスの流量を５ＳＬＭ
とする。その他のことについては第１の実施形態と同様
である。
【００２４】この第２の実施形態によれば、第１の実施
形態と同様の効果を得ることができる。
形態と同様の効果を得ることができる。
【００２５】次に、この発明の第３の実施形態による半
導体装置の製造方法について説明する。
導体装置の製造方法について説明する。
【００２６】この第３の実施形態においては、図８に示
すように、第１の実施形態において素子分離溝５の内部
に成長させたエピタキシャルＳｉ膜６の代わりに多結晶
Ｓｉ膜９を成長させる。この多結晶Ｓｉ膜９の成膜条件
の一例を挙げると、反応ガスとして、Ｈ2 ガス、ＳｉＨ
2 Ｃｌ2 ガスおよびＨＣｌガスの混合ガスを用い、それ
らの流量をそれぞれ５０ＳＬＭ、１００ＳＣＣＭおよび
５０ＳＣＣＭとし、成長温度を７００℃、圧力を４０Ｔ
ｏｒｒとする。その他のことについては第１の実施形態
と同様である。
すように、第１の実施形態において素子分離溝５の内部
に成長させたエピタキシャルＳｉ膜６の代わりに多結晶
Ｓｉ膜９を成長させる。この多結晶Ｓｉ膜９の成膜条件
の一例を挙げると、反応ガスとして、Ｈ2 ガス、ＳｉＨ
2 Ｃｌ2 ガスおよびＨＣｌガスの混合ガスを用い、それ
らの流量をそれぞれ５０ＳＬＭ、１００ＳＣＣＭおよび
５０ＳＣＣＭとし、成長温度を７００℃、圧力を４０Ｔ
ｏｒｒとする。その他のことについては第１の実施形態
と同様である。
【００２７】この第３の実施形態によれば、第１の実施
形態と同様の効果を得ることができる。
形態と同様の効果を得ることができる。
【００２８】以上、この発明の実施形態について具体的
に説明したが、この発明は、上述の実施形態に限定され
るものではなく、この発明の技術的思想に基づく各種の
変形が可能である。
に説明したが、この発明は、上述の実施形態に限定され
るものではなく、この発明の技術的思想に基づく各種の
変形が可能である。
【００２９】例えば、上述の実施形態において挙げた数
値や材料はあくまでも例に過ぎず、必要に応じてこれと
異なる数値や材料を用いてもよい。
値や材料はあくまでも例に過ぎず、必要に応じてこれと
異なる数値や材料を用いてもよい。
【００３０】
【発明の効果】以上説明したように、この発明によれ
ば、耐酸化性を有し、かつ、シリコンが成長しない材料
からなるマスクを用いて、半導体基板に形成された溝の
底面および内壁に選択的に成長されたシリコン膜を酸化
することにより素子分離領域を形成するようにしている
ことにより、溝に絶縁物を埋め込む方法を用いることな
く、かつ、素子の微細化を妨げることなく、微細な素子
分離領域を形成することができる。
ば、耐酸化性を有し、かつ、シリコンが成長しない材料
からなるマスクを用いて、半導体基板に形成された溝の
底面および内壁に選択的に成長されたシリコン膜を酸化
することにより素子分離領域を形成するようにしている
ことにより、溝に絶縁物を埋め込む方法を用いることな
く、かつ、素子の微細化を妨げることなく、微細な素子
分離領域を形成することができる。
【図１】この発明の第１の実施形態による半導体装置の
製造方法を説明するための断面図である。
製造方法を説明するための断面図である。
【図２】この発明の第１の実施形態による半導体装置の
製造方法を説明するための断面図である。
製造方法を説明するための断面図である。
【図３】この発明の第１の実施形態による半導体装置の
製造方法を説明するための断面図である。
製造方法を説明するための断面図である。
【図４】この発明の第１の実施形態による半導体装置の
製造方法を説明するための断面図である。
製造方法を説明するための断面図である。
【図５】この発明の第１の実施形態による半導体装置の
製造方法を説明するための断面図である。
製造方法を説明するための断面図である。
【図６】この発明の第１の実施形態による半導体装置の
製造方法を説明するための断面図である。
製造方法を説明するための断面図である。
【図７】この発明の第１の実施形態による半導体装置の
製造方法を説明するための断面図である。
製造方法を説明するための断面図である。
【図８】この発明の第３の実施形態による半導体装置の
製造方法を説明するための断面図である。
製造方法を説明するための断面図である。
１・・・Ｓｉ基板、３・・・Ｓｉ3 Ｎ4 膜、５・・・素
子分離溝、６・・・エピタキシャルＳｉ膜、８・・・素
子分離領域、９・・・多結晶Ｓｉ膜
子分離溝、６・・・エピタキシャルＳｉ膜、８・・・素
子分離領域、９・・・多結晶Ｓｉ膜
Claims (8)
- 【請求項１】 半導体基板上に、耐酸化性を有し、か
つ、シリコンが成長しない材料からなるマスクを形成す
る工程と、 上記マスクを用いて上記半導体基板に溝を形成する工程
と、 上記マスクを用いて上記溝の底面および内壁に選択的に
シリコン膜を成長させる工程と、 上記マスクを用いて上記シリコン膜を酸化することによ
り素子分離領域を形成する工程とを有することを特徴と
する半導体装置の製造方法。 - 【請求項２】 上記シリコン膜がエピタキシャルシリコ
ン膜であることを特徴とする請求項１記載の半導体装置
の製造方法。 - 【請求項３】 上記エピタキシャルシリコン膜の成長を
選択エピタキシャル成長法により行うことを特徴とする
請求項２記載の半導体装置の製造方法。 - 【請求項４】 上記シリコン膜が多結晶シリコン膜であ
ることを特徴とする請求項１記載の半導体装置の製造方
法。 - 【請求項５】 上記マスクを形成する材料が窒化シリコ
ンであることを特徴とする請求項１記載の半導体装置の
製造方法。 - 【請求項６】 上記シリコン膜を、上記溝の内壁におけ
る上記シリコン膜の膜厚が上記溝の幅の０％を超えて４
０％以下となるように成長させることを特徴とする請求
項１記載の半導体装置の製造方法。 - 【請求項７】 半導体基板に形成された溝の底面および
内壁に選択的に成長されたシリコン膜を酸化することに
より形成された素子分離領域を有することを特徴とする
半導体装置。 - 【請求項８】 上記シリコン膜がエピタキシャルシリコ
ン膜または多結晶シリコン膜であることを特徴とする請
求項７記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12222697A JPH10313049A (ja) | 1997-05-13 | 1997-05-13 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12222697A JPH10313049A (ja) | 1997-05-13 | 1997-05-13 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10313049A true JPH10313049A (ja) | 1998-11-24 |
Family
ID=14830696
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12222697A Pending JPH10313049A (ja) | 1997-05-13 | 1997-05-13 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10313049A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100328265B1 (ko) * | 1999-06-02 | 2002-03-16 | 황인길 | 반도체 소자 분리를 위한 트렌치 제조 방법 |
| KR100344763B1 (ko) * | 1999-10-12 | 2002-07-19 | 주식회사 하이닉스반도체 | 반도체장치의 소자격리방법 |
| KR100390239B1 (ko) * | 2001-06-22 | 2003-07-07 | 주식회사 하이닉스반도체 | 반도체소자의 소자분리절연막 형성방법 |
-
1997
- 1997-05-13 JP JP12222697A patent/JPH10313049A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100328265B1 (ko) * | 1999-06-02 | 2002-03-16 | 황인길 | 반도체 소자 분리를 위한 트렌치 제조 방법 |
| KR100344763B1 (ko) * | 1999-10-12 | 2002-07-19 | 주식회사 하이닉스반도체 | 반도체장치의 소자격리방법 |
| KR100390239B1 (ko) * | 2001-06-22 | 2003-07-07 | 주식회사 하이닉스반도체 | 반도체소자의 소자분리절연막 형성방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6051511A (en) | Method and apparatus for reducing isolation stress in integrated circuits | |
| JPS6340337A (ja) | 集積回路分離法 | |
| JPH11204633A (ja) | トレンチ隔離の形成方法 | |
| JPH0216574B2 (ja) | ||
| US5168089A (en) | Substantially facet-free selective epitaxial growth process | |
| KR100355034B1 (ko) | 선택적 에피택셜 성장층을 가진 반도체 장치 및 그 소자분리방법 | |
| US6828248B1 (en) | Method of pull back for forming shallow trench isolation | |
| KR100555472B1 (ko) | 선택적 에피택셜 성장을 이용한 트렌치 소자 분리 방법 | |
| KR20010009810A (ko) | 실리콘-게르마늄 에피택셜층을 이용한 트렌치 소자분리방법 | |
| JPH10313049A (ja) | 半導体装置およびその製造方法 | |
| CN109461651A (zh) | 改善硅化物阻挡层刻蚀缺陷的方法 | |
| JP3773785B2 (ja) | 半導体装置の製造方法 | |
| JPH09326391A (ja) | 素子分離酸化膜の製造方法 | |
| US5273621A (en) | Substantially facet-free selective epitaxial growth process | |
| KR20020088552A (ko) | 실리콘 게르마늄의 선택적 에피택시얼 성장 기술을 사용한트렌치 소자분리 방법 | |
| KR20020019287A (ko) | 반도체소자의 트렌치 형성방법 | |
| JP2005057147A (ja) | 半導体装置の製造方法 | |
| JP2000100931A (ja) | 半導体装置及びその製造方法 | |
| EP1001458A1 (en) | Isotropic etching of silicon using hydrogen chloride | |
| KR100639198B1 (ko) | 반도체 장치의 소자 분리막 형성방법 | |
| TW451398B (en) | Manufacturing method of trench isolator with a side extended structure | |
| KR100419873B1 (ko) | 반도체소자의 격리방법 | |
| JPH07254594A (ja) | 半導体装置の製造方法 | |
| JPS62296537A (ja) | 選択酸化膜の製造方法 | |
| JPH0258848A (ja) | 半導体装置の製造方法 |