JP3773785B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3773785B2 JP3773785B2 JP2000357156A JP2000357156A JP3773785B2 JP 3773785 B2 JP3773785 B2 JP 3773785B2 JP 2000357156 A JP2000357156 A JP 2000357156A JP 2000357156 A JP2000357156 A JP 2000357156A JP 3773785 B2 JP3773785 B2 JP 3773785B2
- Authority
- JP
- Japan
- Prior art keywords
- deposit
- etching
- oxide film
- trench
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
- Element Separation (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、特に、トレンチによる素子分離領域の形成方法に関する。
【０００２】
【従来の技術】
近年、半導体装置の微細化が益々進み、例えば、１ＧＢｉｔＤＲＡＭでは、デザインルールが０．１８μｍ以下となり、サブクォーターミクロンの加工を高精度に再現性良く行う技術が必要になってきている。半導体装置には素子を電気的に分離する素子分離領域が存在し、このようなサブクォーターミクロン領域の素子分離方としては、これまでの選択酸化法（LOCal Oxidation of Silicon:以下ＬＯＣＯＳ法と称する）による素子分離領域の形成では困難である。
【０００３】
そこで、ＬＯＣＯＳ法に代わり、酸化物などの絶縁物質で埋め込まれたトレンチにより素子間を絶縁するトレンチ素子分離法（Shallow Trench Isolation：以下、ＳＴＩ法と称する）が盛んに研究されている。
【０００４】
図１１及び図１２は、この種の従来のＳＴＩ法による素子分離領域の形成方法の一例を示す工程図である。
【０００５】
まず、図１１（ａ）に示すように、半導体基板、例えばシリコン基板1０１上
に第１のシリコン酸化膜（ＳｉＯ2膜）１０２、シリコン窒化膜(Ｓｉ3Ｎ4膜)１０３、第２のシリコン酸化膜（ＳｉＯ2膜）１０４を順次積層形成する。その後、フォトリソグラフィー工程、ドライエッチング工程、レジスト剥離工程を用いて前記積層膜をパターニングして素子分離形成領域に開口部１０５ａを有する積層膜パターン１０５を形成する。
【０００６】
次に、図１１（ｂ）に示すように、前記積層膜パターン１０５をエッチングマスクとして、ＳｉＯ2系の堆積付着物を生成しうるエッチングガスを使用した反応性イオンエッチング(ＲＩＥ)法により、エッチング領域にＳｉＯ2系の堆積付着物１０６を付着させながら前記シリコン基板１０１をドライエッチングし、前記シリコン基板１０1上に素子分離のためのトレンチ１０７を形成する。このイオンエッチングは、一般に、ＨＢｒとＣｌ2とＯ2のガス流量を約１５０、１５０、２０ ml/min 、圧力を約２．７Pa、基板温度を６０℃、ＲＩＥ装置のＲＦ出力を約５００Ｗにより行われる。
【０００７】
続いて、図１１（ｃ）に示すように、前記積層膜パターン１０５の第２のシリコン酸化膜１０４と前記ＳｉＯ2系の堆積付着物１０６をＨＦを含んだ薬液を用いたウエットエチングにより除去した後、図１１（ｄ）に示すように、更に、前記シリコン窒化膜１０３をウェットエッチングにより横方向に後退させる。
【０００８】
更に、図１２（ｅ）に示すように、前記トレンチ１０７側壁を熱酸化法により薄く酸化して酸化膜１０８を形成した後、図１２（ｆ）に示すように、前記トレンチ１０７内にシリコン酸化膜等の絶縁性物質１０９を埋め込む。この後、前記シリコン窒化膜１０３をストッパーとし、化学的・機械的研磨（ＣＭＰ）を用いて前記絶縁性物質１０９を平坦化する。
【０００９】
続いて、図１２（ｇ）に示すように、ウェットエッチングにより、前記絶縁性物質１０９を前記シリコン基板１０１の表面付近までエッチングした後、前記シリコン窒化１０３と前記第１のシリコン酸化膜１０２をウェットエッチングにより順次除去する。このようにして、シリコン基板１０1にＳＴＩ法による素子分離領域が形成される。
【００１０】
【発明が解決しようとする課題】
しかしながら、上述したような従来の方法によれば、前記第２のシリコン酸化膜１０４と前記トレンチ１０７の側壁に付着された前記ＳｉＯ2系の堆積付着物１０６との除去時に、ＨＦを含んだ薬液を用いるため、図１３（図１１（ｃ）のＡ部の拡大）に示すように、前記シリコン基板１０１を保護している前記第１のシリコン酸化膜１０２が横方向にエッチングされ、前記シリコン基板１０１表面が、直接、晒されるため、図１４（図１１（ｄ）のＢ部の拡大）に示すように、前記シリコン窒化膜１０３を後退させた後、トレンチ１０７側壁を熱酸化法により薄く酸化する際に、半導体素子が形成される素子形成領域まで異常に酸化されてしまう問題がある。
【００１１】
本発明は、トレンチ側壁を酸化する際に、素子形成領域を異常酸化することがない半導体装置の製造方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】
上記目的を達成するため、本発明の半導体装置の製造方法では、シリコン基板上に、シリコン酸化膜およびシリコン窒化膜を順次積層形成する第１の工程と、前記積層膜をパターニングして開口内に前記シリコン基板表面を露出させる第２の工程と、前記積層膜をマスクとして、前記シリコン基板表面を、エッチングガスとして該エッチング過程で前記マスク側壁を含む凹陥部にフロロカーボン系の堆積付着物を生成し得る第１のエッチングガ スを用いドライエッチングすることにより、当該シリコン基板表面に所定の深さを有する前記凹陥部を形成すると共に、前記マスクの前記シリコン酸化膜側壁に第１の堆積付着物を付着させる第３の工程と、前記積層膜をマスクとして、前記第１の堆積付着物表面に当該第１の堆積付着物と異質の第２の堆積付着物を付着させながら前記シリコン基板表面を、エッチングガスとして該エッチング過程でトレンチ側壁にＳｉＯ 2 系の堆積付着物を生成し得る第２のエッチングガスを用いドライエッチングすることにより、前記凹陥部の底部に、前記凹陥部に連なるトレンチを形成する第４の工程と、前記第２の堆積付着物を、ウエットエッチングにより除去する第５の工程と、前記第１の堆積付着物を、アッシングにより除去する第６の工程と、前記積層膜における前記シリコン窒化膜を横方向に後退させる第７の工程と、前記凹陥部および前記トレンチ内表面に、熱酸化により酸化膜を形成する第８の工程と、前記凹陥部および前記トレンチ内に絶縁性物質を埋め込み、素子分離領域を形成する第９の工程とを具備することを特徴とする。
【００１３】
上記本発明によれば、ＳｉＯ 2 系の第２の堆積付着物を除去する時にＨＦを含んだ薬液を用いても、シリコン基板を保護しているシリコン酸化膜は、フロロカーボン系の第１の堆積付着物により保護されているために、シリコン酸化膜が横方向にエッチングされることを防ぐことができる。
【００１４】
【発明の実施の形態】
以下、本発明の半導体装置の製造方法に係る実施の形態について図面を参照して説明する。なお、説明の便宜のため、図面中の各膜厚やトレンチ深さは必ずしも実際のサイズに比例していない。
【００１５】
（第１の実施形態）
まず、図１乃至図５を用いて、本発明の第１の実施形態に係わる半導体装置の製造方法を説明する。
【００１６】
まず、図１（ａ）に示すように、半導体基板、例えばシリコン基板１上に熱酸化法により厚さ６ｎｍ程度の第 1 のシリコン酸化膜 ( ＳｉＯ 2 膜 ) ２を形成し、更に、前記第 1 のシリコン酸化膜２上に、ＣＶＤ法により厚さ１００ｎｍ程度のシリコン窒化膜 ( Ｓｉ 3 Ｎ 4 膜 ) ３と、厚さ１００ｎｍ程度の第２のシリコン酸化膜（ＳｉＯ 2 膜）４を順次積層形成する。
【００１７】
次に、前記シリコン基板１上にレジスト膜（図示せず）をコーティングし、露光・現像工程を用いて開口部を有するレジストパターンを形成する。その後、前記レジストパターンをエッチングマスクとし、ＲＩＥ法により、前記第２のシリコン酸化膜４、前記シリコン窒化膜３、前記第 1 のシリコン酸化膜２を順次エッチングすることにより、前記シリコン基板１の素子分離形成領域を露出させるための開口部５ａを有する、前記第 1 のシリコン酸化膜２、前記シリコン窒化膜３及び前記第２のシリコン酸化膜４の積層膜パターン５を形成した後、前記レジストパターンを剥離する。
【００１８】
次に、前記積層膜パターン５をエッチングマスクとして、反応性イオンエッチング（ＲＩＥ）法により、前記開口部５ａ内の前記シリコン基板１表面を所定深さまでドライエッチングすることにより、トレンチ６を形成する。
【００１９】
ここでは、前記シリコン基板 1 上の前記第１のシリコン酸化膜２を保護するために、トレンチ６の側壁にフロロカーボン系の堆積付着物７を付着させる必要があるため、２段階に分けてドライエッチングを行う。
【００２０】
まず、図１（ｂ）に示すように、第１段階において、前記第１のシリコン酸化膜２の側壁を含むエッチング領域にフロロカーボン系の堆積付着物７が付着する条件にて前記シリ コン基板 1 をドライエッチングして所定の深さを有する凹陥部（第１のトレンチ）６ａを形成する。この第１段階において、エッチングガスとしては、例えばＣＨ 2 Ｆ 2 、Ｃ 4 Ｆ 8 を含んだガスを用いる。このガス系では、蒸気圧の低い堆積物７であるＣＨｘＦｙを生成し、前記第１のシリコン酸化膜２を含む前記トレンチ６ａ側壁および底部に付着する。
【００２１】
なお、この第 1 段階のエッチング条件は、例えばＣＨ 2 Ｆ 2 、Ｃ 4 Ｆ 8 のガス流量を約５０、１０ ml/min 、圧力を約５．３ Pa 、基板温度を約２０℃、ＲＩＥ装置のＲＦ出力を約１０００ W とする。
【００２２】
次に、図１（ｃ）に示すように、エッチング条件を変えて、引き続き、第２段階の前記シリコン基板１のドライエッチングを行う。即ち、前記第１の堆積付着物７及び前記積層膜パターン５をマスクとし、前記第１のトレンチ６ａの底部に、この第１のトレンチ６ａと連なる所定の深さの第２のトレンチ６ｂを形成する。
【００２３】
ここでは、エッチングガスとして、例えばＨＢｒとＣｌ 2 とＯ 2 の混合ガスを用いる。このガス系では一部のガスが被エッチング材であるシリコンと反応し、蒸気圧の低い第２の堆積付着物８であるＳｉＢｒｘＣｌｙＯｚを生成する。このＳｉＯ 2 系の第２の堆積付着物８は、前記第１の堆積付着物７表面を含む第２のトレンチ 6 ｂの側壁に付着し、前記第１のシリコン酸化膜２の側壁部分においては、フロロカーボン系の前記第１の堆積付着物７とＳｉＯ 2 系の第２の堆積付着物８との積層構造になる。
なお、この第２段階のエッチング条件は、例えばＨＢｒとＣｌ 2 とＯ 2 のガス流量を約１５０、１５０、２０ ml/min 、圧力を約２．７ Pa 、基板温度を約６０℃、ＲＩＥ装置のＲＦ出力を約５００ W とする。
【００２４】
なお、第 1 段階のドライエッチングにおいて、エッチングガスとしてＣ 5 Ｆ 8 、ＣＨＦ 3 などのＣＦを含有するガスを使用しても、フロロカーボン系の堆積物が堆積することで同様の効果が得られる。また、第２のエッチングでは、フッ素を含有するガスを用いてもよい。
【００２５】
次いで、図１（ｄ）に示すように、ウェットエッチングにより積層膜パターン５の前記第２のシリコン酸化膜 4 とＳｉＯ 2 系の前記第２の堆積付着物 7 を除去する。
【００２６】
続いて、図２（ｅ）に示すように、アッシング工程により、フロロカーボン系の前記第１の堆積付着物７を除去した後、ウェットエッチングにより前記シリコン窒化膜３を横方向に後退させる。
【００２７】
次いで、図２（ｆ）に示すように、熱酸化法により、前記トレンチ 6 の側壁を薄く酸化して酸化膜９を形成した後、図２（ｇ）に示すように、前記トレンチ６内にシリコン酸化膜等の絶縁性物質１０を埋め込み、前記シリコン窒化膜３をストッパーとし、科学・機械的研磨（ＣＭＰ）法を用いて前記絶縁性物質１０を平坦化する。
【００２８】
続いて、図２（ｈ）に示すように、ウェットエッチングにより、前記絶縁性物質１０を前記シリコン基板１の表面付近までエッチングした後、図３（ｉ）に示すように、前記シリコン窒化膜３及び前記第１のシリコン酸化膜２をウエットエッチングにより、順次、除去する。このようにして、シリコン基板１にＳＴＩ法による素子分離領域を形成する。
【００２９】
上記第１の実施形態によれば、前記第１のシリコン酸化膜２の側壁を保護するためのフロロカーボン系の第１の堆積付着物７上に、更にＳｉＯ 2 系の第２の堆積付着物８を積層付着させて、前記第１の堆積付着物７を前記第２の堆積付着物８で完全に被覆している。このため、図１（ｄ）に示すように、前記積層膜パターン５の前記第２のシリコン酸化膜 4 とＳｉＯ 2 系の第２の堆積付着物８を除去する際に、前記第１のシリコン酸化膜２の側壁は、図４（図１（ｄ）のｃ部の拡大）に示すように、フロロカーボン系の第１の堆積付着物７で保護されており、前記第１のシリコン酸化膜２は、横方向にエッチングされることがない。
【００３０】
したがって、図５（図２（ｅ）のｄ部分の拡大）に示すように、前記シリコン窒化膜３を横方向に後退させても、素子形成領域表面は前記第１のシリコン酸化膜２で保護されており、前記トレンチ側壁を熱酸化法により薄く酸化する際に、半導体素子が形成される素子形成領域まで食込んで酸化されることがなく、素子形成領域を精度良く画定することができる。
【００３１】
（第２の実施形態）
次に、図６乃至図１０を用いて本発明の第２の実施形態に係わる半導体装置の製造方法について説明する。
【００３２】
まず、図６（ａ）に示すように、シリコン基板２１に熱酸化法により厚さ６ｎｍ程度の第 1 のシリコン酸化膜 ( ＳｉＯ 2 膜 ) ２２を形成し、更に、前記第１のシリコン酸化膜２２上に、ＣＶＤ法により厚さ１００ｎｍ程度のシリコン酸化膜 ( Ｓｉ 3 Ｎ 4 膜 ) ２３と、厚さ１００ｎｍ程度の第２のシリコン酸化膜 ( ＳｉＯ 2 膜 ) ２４を順次積層形成する。
【００３３】
次に、前記シリコン基板２１上にレジスト膜（図示せず）をコーティングし、露光・現像工程を用いて開口部を有するレジストパターンを形成する。その後、前記レジストパターンをエッチングマスクとし、ＲＩＥ法により、前記第２のシリコン酸化膜２４、前記シリコン窒化膜２３、前記シリコン酸化膜２２を順次エッチングすることにより、前記シリコン基板２１の素子分離形成領域を露出するための開口部２５ａを有する、前記第１のシリコン酸化膜２２、前記シリコン窒化膜２３及び第２のシリコン酸化膜２４の積層膜パターン２５を形成した後、前記レジストパターンを剥離する。
【００３４】
次に、前記積層膜パターン２５をエッチングマスクとして、ＲＩＥ法により所定の深さまでドライエッチングしていく。従来は連続する一条件でトレンチ２６を所定の深さまでエッチングしていたが、本発明では、前記シリコン基板２１上に形成した前記第１のシリコン酸化膜２２を保護するために、トレンチ２６の側壁に、フロロカーボン系の堆積付着物２７を付着させる必要があるため、３段階に分けてドライエッチングを行う。
【００３５】
まず、図６（ｂ）に示すように、第１段階において、前記第１のシリコン酸化膜２２を含むエッチング領域にフロロカーボン系の第１の堆積付着物２７を付着する条件にて前記シリコン基板２１をドライエッチングして所定の深さを有する凹陥部（第１のトレンチ）２６ａを形成する。この第１段階において、エッチングガスとしては、例えばＣＨ 2 Ｆ 2 、Ｃ 4 Ｆ 8 を含んだガスを用いる。このガス系では、蒸気圧の低い第１の堆積物２７であるＣＨｘＦｙを生成し、前記第１のシリコン酸化膜２２を含む前記第１のトレンチ２６ａの側壁および低部に付着する。
【００３６】
なお、この第 1 段階のエッチング条件は、例えばＣＨ 2 Ｆ 2 、Ｃ 4 Ｆ 8 のガス流量を約５０、１０ ml/min 、圧力を約５．３ Pa 、基板温度を約２０℃、ＲＩＥ装置のＲＦ出力を約１０００ W とする。
【００３７】
次に第２段階として、図６（ｃ）に示すように、エッチング条件を変えて、前記第１のトレンチ２６ａ底部に付着したフロロカーボン系の前記第１の堆積付着物２７のエッチングを行う。ここでは、エッチングガスとして、例えばＯ 2 を含有したガスを用いる。
【００３８】
なお、この第２段階のエッチング条件は、例えばＯ 2 のガス流量を約１００ ml/min 、圧力を約１０．１ Pa 、基板温度を６０℃、ＲＩＥ装置のＲＦ出力を約１００ W とする。
【００３９】
次に図６（ｄ）に示すように、エッチング条件を変えて、引き続き、第３段階の前記シリコン基板２１のドライエッチングを行う。即ち、前記第１のトレンチ２６ａの底部に、この第１のトレンチ２６ａと連なる所定の深さの第２のトレンチ２６ｂを形成する。
【００４０】
ここでは、エッチングガスとして、例えばＨＢｒとＣｌ 2 とＯ 2 の混合ガスを用いる。このガス系では一部のガスが被エッチング材であるシリコンと反応し、蒸気圧の低い第２の堆積物２８であるＳｉＢｒｘＣｌｙＯｚを生成する。このＳｉＯ 2 系の第２の堆積付着物２８は、前記第 1 のシリコン酸化膜２２を含む第２のトレンチ２６ｂの側壁に付着し、前記第１のシリコン酸化膜２２の側壁部分においては、フロロカーボン系の前記第１の堆積付着物２７とＳｉＯ 2 系の第２の堆積付着物２８との積層構造になる。
【００４１】
なお、この第３段階のエッチング条件は、例えばＨＢｒとＣｌ 2 とＯ 2 のガス流量を約１５０、２０、５ ml/min 、圧力を約２．７ Pa 、基板温度を約６０℃、ＲＩＥ装置のＲＦ出力を約５００ W とする。
【００４２】
なお、第 1 段階のエッチングにおいて、エッチングガスとしてＣ 5 Ｆ 8 、ＣＨＦ 3 などのＣＦを含有するガスを使用しても、フロロカーボン系の堆積物が堆積することで同様の効果が得られる。また、第３のエッチングでは、フッ素を含有するガスを用いてもよい。
【００４３】
次いで、図７（ｅ）に示すように、ウェットエッチングにより積層膜パターン２５の前記第２のシリコン酸化膜２４とＳｉＯ 2 系の前記第２の堆積付着物２８を除去する。
【００４４】
続いて、図７（ｆ）に示すように、アッシング工程により、フロロカーボン系の前記第１の堆積付着物２７を除去した後、ウェットエッチングにより前記シリコン窒化膜２３を横方向に後退させる。
【００４５】
次いで、図７（ｇ）に示すように、熱酸化法により、前記トレンチ２ 6 の側壁
を薄く酸化して酸化膜２９を形成した後、図７（ｈ）に示すように、前記トレンチ２６内にシリコン酸化膜等の絶縁性物質３０を埋め込み、前記シリコン窒化膜２３をストッパーとし、化学・機械的研磨（ＣＭＰ）法を用いて前記絶縁性物質３０を平坦化する。
【００４６】
続いて、図８（ｉ）に示すように、ウェットエッチングにより、前記絶縁性物質３０を前記シリコン基板２１の表面付近までエッチングした後、図８（ｊ）に示すように、前記シリコン窒化膜２３及び前記第１のシリコン酸化膜２２をウエットエッチングにより、順次、除去する。このようにして、シリコン基板２１にＳＴＩ法による素子分離領域を形成する。
【００４７】
上記第２の実施形態によれば、前記第１のシリコン酸化膜２２の側壁を保護するためのフロロカーボン系の第１の堆積付着物２７上に、更にＳｉＯ 2 系の第２の堆積付着物２８を積層付着させて、前記第１の堆積付着物２７を前記第２の堆積付着物２８で完全に被覆している。このため、図７（ｅ）に示すように、前記積層膜パターン２５の前記第２のシリコン酸化膜２ 4 とＳｉＯ 2 系の第２の堆積付着物２８を除去する際に、前記第１のシリコン酸化膜２２の側壁は、図９（図７（ｅ）のｅ部の拡大）に示すように、フロロカーボン系の第１の堆積付着物２７で保護されており、前記第１のシリコン酸化膜２２は、横方向にエッチングされることがない。
【００４８】
したがって、図１０（図７（ｆ）のｆ部分の拡大）に示すように、前記シリコン窒化膜 ２３を横方向に後退させても、素子形成領域表面は前記第１のシリコン酸化膜２２で保護されており、前記トレンチ側壁を熱酸化法により薄く酸化する際に、半導体素子が形成される素子形成領域まで食込んで酸化されることがなく、素子形成領域を精度良く画定することができる。
【００４９】
なお、本発明は、上記実施形態に限定されるものではなく、発明の要旨を逸脱しない範囲で、種々変形して実施できることは明らかである。
【００５０】
【発明の効果】
以上の説明から明らかなように、本発明の半導体装置の製造方法によれば、シリコン基板表面に形成されたシリコン酸化膜の側壁を保護するためのフロロカーボン系の第１の堆積付着物上に、更にＳｉＯ 2 系の第２の堆積付着物を積層付着させて、前記第１の堆積付着物を第２の堆積付着物で完全に被覆している。このため、エッチングマスクとなるシリコン酸化膜とトレンチ側壁のＳｉＯ 2 系の第２の堆積付着物を除去する際にＨＦを含んだ薬液を用いても、シリコン基板を保護しているシリコン酸化膜の側壁は、フロロカーボン系の第１の堆積付着物により保護されており、該シリコン酸化膜は、横方向にエッチングされることがなく、トレンチ側壁を酸化する際に、素子形成領域まで食込んで酸化されることがなく、素子形成領域を精度良く確定できる。
【図面の簡単な説明】
【図１】 本発明の第１の実施の形態に係わる半導体装置の製造方法を説明するための工程断面図。
【図２】 本発明の第１の実施の形態に係わる半導体装置の製造方法を説明するための工程断面図。
【図３】 本発明の第１の実施の形態に係わる半導体装置の製造方法を説明するための工程断面図。
【図４】 図１（ｄ）におけるｃ部分を拡大して示す拡大断面図。
【図５】 図２（ｅ）におけるｄ部分を拡大して示す拡大断面図。
【図６】 本発明の第２の実施の形態に係わる半導体装置の製造方法を説明するための工程断面図。
【図７】 本発明の第２の実施の形態に係わる半導体装置の製造方法を説明するための工程断面図。
【図８】 本発明の第２の実施の形態に係わる半導体装置の製造方法を説明するための工程断面図。
【図９】 図７（ｅ）におけるｅ部分を拡大して示す拡大断面図。
【図１０】 図７（ｆ）におけるｆ部分を拡大して示す拡大断面図。
【図１１】 従来の半導体装置の製造方法を説明するための工程断面図。
【図１２】 従来の半導体装置の製造方法を説明するための工程断面図。
【図１３】 図１１（ａ）におけるｅ部分を拡大して示す拡大断面図。
【図１４】 図１１（ｂ）におけるｆ部分を拡大して示す拡大断面図。
【符号の説明】
１、２１、１０１…シリコン基板（ 半導体基板）
２、２２、１０２…第１のシリコン酸化膜
３、２３、１０３…シリコン窒化膜
４、２４、１０４…第２のシリコン酸化膜
５、２５、１０５…積層膜パターン
５ａ、２５ａ、１０５ａ…開口部
６、２６、１０７…トレンチ
６ａ、２６ａ…凹陥部（第１のトレンチ）
６ｂ、２６ｂ…第２のトレンチ
７、２７…第１の堆積付着物（フロロカーボン系の堆積付着物）
８、２８…第２の堆積付着物（ＳｉＯ 2 系の堆積付着物）
９、２９、１０８…酸化膜
１０、３０、１０９…絶縁性物質
１０６…ＳｉＯ 2 系の堆積付着物
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、特に、トレンチによる素子分離領域の形成方法に関する。
【０００２】
【従来の技術】
近年、半導体装置の微細化が益々進み、例えば、１ＧＢｉｔＤＲＡＭでは、デザインルールが０．１８μｍ以下となり、サブクォーターミクロンの加工を高精度に再現性良く行う技術が必要になってきている。半導体装置には素子を電気的に分離する素子分離領域が存在し、このようなサブクォーターミクロン領域の素子分離方としては、これまでの選択酸化法（LOCal Oxidation of Silicon:以下ＬＯＣＯＳ法と称する）による素子分離領域の形成では困難である。
【０００３】
そこで、ＬＯＣＯＳ法に代わり、酸化物などの絶縁物質で埋め込まれたトレンチにより素子間を絶縁するトレンチ素子分離法（Shallow Trench Isolation：以下、ＳＴＩ法と称する）が盛んに研究されている。
【０００４】
図１１及び図１２は、この種の従来のＳＴＩ法による素子分離領域の形成方法の一例を示す工程図である。
【０００５】
まず、図１１（ａ）に示すように、半導体基板、例えばシリコン基板1０１上
に第１のシリコン酸化膜（ＳｉＯ2膜）１０２、シリコン窒化膜(Ｓｉ3Ｎ4膜)１０３、第２のシリコン酸化膜（ＳｉＯ2膜）１０４を順次積層形成する。その後、フォトリソグラフィー工程、ドライエッチング工程、レジスト剥離工程を用いて前記積層膜をパターニングして素子分離形成領域に開口部１０５ａを有する積層膜パターン１０５を形成する。
【０００６】
次に、図１１（ｂ）に示すように、前記積層膜パターン１０５をエッチングマスクとして、ＳｉＯ2系の堆積付着物を生成しうるエッチングガスを使用した反応性イオンエッチング(ＲＩＥ)法により、エッチング領域にＳｉＯ2系の堆積付着物１０６を付着させながら前記シリコン基板１０１をドライエッチングし、前記シリコン基板１０1上に素子分離のためのトレンチ１０７を形成する。このイオンエッチングは、一般に、ＨＢｒとＣｌ2とＯ2のガス流量を約１５０、１５０、２０ ml/min 、圧力を約２．７Pa、基板温度を６０℃、ＲＩＥ装置のＲＦ出力を約５００Ｗにより行われる。
【０００７】
続いて、図１１（ｃ）に示すように、前記積層膜パターン１０５の第２のシリコン酸化膜１０４と前記ＳｉＯ2系の堆積付着物１０６をＨＦを含んだ薬液を用いたウエットエチングにより除去した後、図１１（ｄ）に示すように、更に、前記シリコン窒化膜１０３をウェットエッチングにより横方向に後退させる。
【０００８】
更に、図１２（ｅ）に示すように、前記トレンチ１０７側壁を熱酸化法により薄く酸化して酸化膜１０８を形成した後、図１２（ｆ）に示すように、前記トレンチ１０７内にシリコン酸化膜等の絶縁性物質１０９を埋め込む。この後、前記シリコン窒化膜１０３をストッパーとし、化学的・機械的研磨（ＣＭＰ）を用いて前記絶縁性物質１０９を平坦化する。
【０００９】
続いて、図１２（ｇ）に示すように、ウェットエッチングにより、前記絶縁性物質１０９を前記シリコン基板１０１の表面付近までエッチングした後、前記シリコン窒化１０３と前記第１のシリコン酸化膜１０２をウェットエッチングにより順次除去する。このようにして、シリコン基板１０1にＳＴＩ法による素子分離領域が形成される。
【００１０】
【発明が解決しようとする課題】
しかしながら、上述したような従来の方法によれば、前記第２のシリコン酸化膜１０４と前記トレンチ１０７の側壁に付着された前記ＳｉＯ2系の堆積付着物１０６との除去時に、ＨＦを含んだ薬液を用いるため、図１３（図１１（ｃ）のＡ部の拡大）に示すように、前記シリコン基板１０１を保護している前記第１のシリコン酸化膜１０２が横方向にエッチングされ、前記シリコン基板１０１表面が、直接、晒されるため、図１４（図１１（ｄ）のＢ部の拡大）に示すように、前記シリコン窒化膜１０３を後退させた後、トレンチ１０７側壁を熱酸化法により薄く酸化する際に、半導体素子が形成される素子形成領域まで異常に酸化されてしまう問題がある。
【００１１】
本発明は、トレンチ側壁を酸化する際に、素子形成領域を異常酸化することがない半導体装置の製造方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】
上記目的を達成するため、本発明の半導体装置の製造方法では、シリコン基板上に、シリコン酸化膜およびシリコン窒化膜を順次積層形成する第１の工程と、前記積層膜をパターニングして開口内に前記シリコン基板表面を露出させる第２の工程と、前記積層膜をマスクとして、前記シリコン基板表面を、エッチングガスとして該エッチング過程で前記マスク側壁を含む凹陥部にフロロカーボン系の堆積付着物を生成し得る第１のエッチングガ スを用いドライエッチングすることにより、当該シリコン基板表面に所定の深さを有する前記凹陥部を形成すると共に、前記マスクの前記シリコン酸化膜側壁に第１の堆積付着物を付着させる第３の工程と、前記積層膜をマスクとして、前記第１の堆積付着物表面に当該第１の堆積付着物と異質の第２の堆積付着物を付着させながら前記シリコン基板表面を、エッチングガスとして該エッチング過程でトレンチ側壁にＳｉＯ 2 系の堆積付着物を生成し得る第２のエッチングガスを用いドライエッチングすることにより、前記凹陥部の底部に、前記凹陥部に連なるトレンチを形成する第４の工程と、前記第２の堆積付着物を、ウエットエッチングにより除去する第５の工程と、前記第１の堆積付着物を、アッシングにより除去する第６の工程と、前記積層膜における前記シリコン窒化膜を横方向に後退させる第７の工程と、前記凹陥部および前記トレンチ内表面に、熱酸化により酸化膜を形成する第８の工程と、前記凹陥部および前記トレンチ内に絶縁性物質を埋め込み、素子分離領域を形成する第９の工程とを具備することを特徴とする。
【００１３】
上記本発明によれば、ＳｉＯ 2 系の第２の堆積付着物を除去する時にＨＦを含んだ薬液を用いても、シリコン基板を保護しているシリコン酸化膜は、フロロカーボン系の第１の堆積付着物により保護されているために、シリコン酸化膜が横方向にエッチングされることを防ぐことができる。
【００１４】
【発明の実施の形態】
以下、本発明の半導体装置の製造方法に係る実施の形態について図面を参照して説明する。なお、説明の便宜のため、図面中の各膜厚やトレンチ深さは必ずしも実際のサイズに比例していない。
【００１５】
（第１の実施形態）
まず、図１乃至図５を用いて、本発明の第１の実施形態に係わる半導体装置の製造方法を説明する。
【００１６】
まず、図１（ａ）に示すように、半導体基板、例えばシリコン基板１上に熱酸化法により厚さ６ｎｍ程度の第 1 のシリコン酸化膜 ( ＳｉＯ 2 膜 ) ２を形成し、更に、前記第 1 のシリコン酸化膜２上に、ＣＶＤ法により厚さ１００ｎｍ程度のシリコン窒化膜 ( Ｓｉ 3 Ｎ 4 膜 ) ３と、厚さ１００ｎｍ程度の第２のシリコン酸化膜（ＳｉＯ 2 膜）４を順次積層形成する。
【００１７】
次に、前記シリコン基板１上にレジスト膜（図示せず）をコーティングし、露光・現像工程を用いて開口部を有するレジストパターンを形成する。その後、前記レジストパターンをエッチングマスクとし、ＲＩＥ法により、前記第２のシリコン酸化膜４、前記シリコン窒化膜３、前記第 1 のシリコン酸化膜２を順次エッチングすることにより、前記シリコン基板１の素子分離形成領域を露出させるための開口部５ａを有する、前記第 1 のシリコン酸化膜２、前記シリコン窒化膜３及び前記第２のシリコン酸化膜４の積層膜パターン５を形成した後、前記レジストパターンを剥離する。
【００１８】
次に、前記積層膜パターン５をエッチングマスクとして、反応性イオンエッチング（ＲＩＥ）法により、前記開口部５ａ内の前記シリコン基板１表面を所定深さまでドライエッチングすることにより、トレンチ６を形成する。
【００１９】
ここでは、前記シリコン基板 1 上の前記第１のシリコン酸化膜２を保護するために、トレンチ６の側壁にフロロカーボン系の堆積付着物７を付着させる必要があるため、２段階に分けてドライエッチングを行う。
【００２０】
まず、図１（ｂ）に示すように、第１段階において、前記第１のシリコン酸化膜２の側壁を含むエッチング領域にフロロカーボン系の堆積付着物７が付着する条件にて前記シリ コン基板 1 をドライエッチングして所定の深さを有する凹陥部（第１のトレンチ）６ａを形成する。この第１段階において、エッチングガスとしては、例えばＣＨ 2 Ｆ 2 、Ｃ 4 Ｆ 8 を含んだガスを用いる。このガス系では、蒸気圧の低い堆積物７であるＣＨｘＦｙを生成し、前記第１のシリコン酸化膜２を含む前記トレンチ６ａ側壁および底部に付着する。
【００２１】
なお、この第 1 段階のエッチング条件は、例えばＣＨ 2 Ｆ 2 、Ｃ 4 Ｆ 8 のガス流量を約５０、１０ ml/min 、圧力を約５．３ Pa 、基板温度を約２０℃、ＲＩＥ装置のＲＦ出力を約１０００ W とする。
【００２２】
次に、図１（ｃ）に示すように、エッチング条件を変えて、引き続き、第２段階の前記シリコン基板１のドライエッチングを行う。即ち、前記第１の堆積付着物７及び前記積層膜パターン５をマスクとし、前記第１のトレンチ６ａの底部に、この第１のトレンチ６ａと連なる所定の深さの第２のトレンチ６ｂを形成する。
【００２３】
ここでは、エッチングガスとして、例えばＨＢｒとＣｌ 2 とＯ 2 の混合ガスを用いる。このガス系では一部のガスが被エッチング材であるシリコンと反応し、蒸気圧の低い第２の堆積付着物８であるＳｉＢｒｘＣｌｙＯｚを生成する。このＳｉＯ 2 系の第２の堆積付着物８は、前記第１の堆積付着物７表面を含む第２のトレンチ 6 ｂの側壁に付着し、前記第１のシリコン酸化膜２の側壁部分においては、フロロカーボン系の前記第１の堆積付着物７とＳｉＯ 2 系の第２の堆積付着物８との積層構造になる。
なお、この第２段階のエッチング条件は、例えばＨＢｒとＣｌ 2 とＯ 2 のガス流量を約１５０、１５０、２０ ml/min 、圧力を約２．７ Pa 、基板温度を約６０℃、ＲＩＥ装置のＲＦ出力を約５００ W とする。
【００２４】
なお、第 1 段階のドライエッチングにおいて、エッチングガスとしてＣ 5 Ｆ 8 、ＣＨＦ 3 などのＣＦを含有するガスを使用しても、フロロカーボン系の堆積物が堆積することで同様の効果が得られる。また、第２のエッチングでは、フッ素を含有するガスを用いてもよい。
【００２５】
次いで、図１（ｄ）に示すように、ウェットエッチングにより積層膜パターン５の前記第２のシリコン酸化膜 4 とＳｉＯ 2 系の前記第２の堆積付着物 7 を除去する。
【００２６】
続いて、図２（ｅ）に示すように、アッシング工程により、フロロカーボン系の前記第１の堆積付着物７を除去した後、ウェットエッチングにより前記シリコン窒化膜３を横方向に後退させる。
【００２７】
次いで、図２（ｆ）に示すように、熱酸化法により、前記トレンチ 6 の側壁を薄く酸化して酸化膜９を形成した後、図２（ｇ）に示すように、前記トレンチ６内にシリコン酸化膜等の絶縁性物質１０を埋め込み、前記シリコン窒化膜３をストッパーとし、科学・機械的研磨（ＣＭＰ）法を用いて前記絶縁性物質１０を平坦化する。
【００２８】
続いて、図２（ｈ）に示すように、ウェットエッチングにより、前記絶縁性物質１０を前記シリコン基板１の表面付近までエッチングした後、図３（ｉ）に示すように、前記シリコン窒化膜３及び前記第１のシリコン酸化膜２をウエットエッチングにより、順次、除去する。このようにして、シリコン基板１にＳＴＩ法による素子分離領域を形成する。
【００２９】
上記第１の実施形態によれば、前記第１のシリコン酸化膜２の側壁を保護するためのフロロカーボン系の第１の堆積付着物７上に、更にＳｉＯ 2 系の第２の堆積付着物８を積層付着させて、前記第１の堆積付着物７を前記第２の堆積付着物８で完全に被覆している。このため、図１（ｄ）に示すように、前記積層膜パターン５の前記第２のシリコン酸化膜 4 とＳｉＯ 2 系の第２の堆積付着物８を除去する際に、前記第１のシリコン酸化膜２の側壁は、図４（図１（ｄ）のｃ部の拡大）に示すように、フロロカーボン系の第１の堆積付着物７で保護されており、前記第１のシリコン酸化膜２は、横方向にエッチングされることがない。
【００３０】
したがって、図５（図２（ｅ）のｄ部分の拡大）に示すように、前記シリコン窒化膜３を横方向に後退させても、素子形成領域表面は前記第１のシリコン酸化膜２で保護されており、前記トレンチ側壁を熱酸化法により薄く酸化する際に、半導体素子が形成される素子形成領域まで食込んで酸化されることがなく、素子形成領域を精度良く画定することができる。
【００３１】
（第２の実施形態）
次に、図６乃至図１０を用いて本発明の第２の実施形態に係わる半導体装置の製造方法について説明する。
【００３２】
まず、図６（ａ）に示すように、シリコン基板２１に熱酸化法により厚さ６ｎｍ程度の第 1 のシリコン酸化膜 ( ＳｉＯ 2 膜 ) ２２を形成し、更に、前記第１のシリコン酸化膜２２上に、ＣＶＤ法により厚さ１００ｎｍ程度のシリコン酸化膜 ( Ｓｉ 3 Ｎ 4 膜 ) ２３と、厚さ１００ｎｍ程度の第２のシリコン酸化膜 ( ＳｉＯ 2 膜 ) ２４を順次積層形成する。
【００３３】
次に、前記シリコン基板２１上にレジスト膜（図示せず）をコーティングし、露光・現像工程を用いて開口部を有するレジストパターンを形成する。その後、前記レジストパターンをエッチングマスクとし、ＲＩＥ法により、前記第２のシリコン酸化膜２４、前記シリコン窒化膜２３、前記シリコン酸化膜２２を順次エッチングすることにより、前記シリコン基板２１の素子分離形成領域を露出するための開口部２５ａを有する、前記第１のシリコン酸化膜２２、前記シリコン窒化膜２３及び第２のシリコン酸化膜２４の積層膜パターン２５を形成した後、前記レジストパターンを剥離する。
【００３４】
次に、前記積層膜パターン２５をエッチングマスクとして、ＲＩＥ法により所定の深さまでドライエッチングしていく。従来は連続する一条件でトレンチ２６を所定の深さまでエッチングしていたが、本発明では、前記シリコン基板２１上に形成した前記第１のシリコン酸化膜２２を保護するために、トレンチ２６の側壁に、フロロカーボン系の堆積付着物２７を付着させる必要があるため、３段階に分けてドライエッチングを行う。
【００３５】
まず、図６（ｂ）に示すように、第１段階において、前記第１のシリコン酸化膜２２を含むエッチング領域にフロロカーボン系の第１の堆積付着物２７を付着する条件にて前記シリコン基板２１をドライエッチングして所定の深さを有する凹陥部（第１のトレンチ）２６ａを形成する。この第１段階において、エッチングガスとしては、例えばＣＨ 2 Ｆ 2 、Ｃ 4 Ｆ 8 を含んだガスを用いる。このガス系では、蒸気圧の低い第１の堆積物２７であるＣＨｘＦｙを生成し、前記第１のシリコン酸化膜２２を含む前記第１のトレンチ２６ａの側壁および低部に付着する。
【００３６】
なお、この第 1 段階のエッチング条件は、例えばＣＨ 2 Ｆ 2 、Ｃ 4 Ｆ 8 のガス流量を約５０、１０ ml/min 、圧力を約５．３ Pa 、基板温度を約２０℃、ＲＩＥ装置のＲＦ出力を約１０００ W とする。
【００３７】
次に第２段階として、図６（ｃ）に示すように、エッチング条件を変えて、前記第１のトレンチ２６ａ底部に付着したフロロカーボン系の前記第１の堆積付着物２７のエッチングを行う。ここでは、エッチングガスとして、例えばＯ 2 を含有したガスを用いる。
【００３８】
なお、この第２段階のエッチング条件は、例えばＯ 2 のガス流量を約１００ ml/min 、圧力を約１０．１ Pa 、基板温度を６０℃、ＲＩＥ装置のＲＦ出力を約１００ W とする。
【００３９】
次に図６（ｄ）に示すように、エッチング条件を変えて、引き続き、第３段階の前記シリコン基板２１のドライエッチングを行う。即ち、前記第１のトレンチ２６ａの底部に、この第１のトレンチ２６ａと連なる所定の深さの第２のトレンチ２６ｂを形成する。
【００４０】
ここでは、エッチングガスとして、例えばＨＢｒとＣｌ 2 とＯ 2 の混合ガスを用いる。このガス系では一部のガスが被エッチング材であるシリコンと反応し、蒸気圧の低い第２の堆積物２８であるＳｉＢｒｘＣｌｙＯｚを生成する。このＳｉＯ 2 系の第２の堆積付着物２８は、前記第 1 のシリコン酸化膜２２を含む第２のトレンチ２６ｂの側壁に付着し、前記第１のシリコン酸化膜２２の側壁部分においては、フロロカーボン系の前記第１の堆積付着物２７とＳｉＯ 2 系の第２の堆積付着物２８との積層構造になる。
【００４１】
なお、この第３段階のエッチング条件は、例えばＨＢｒとＣｌ 2 とＯ 2 のガス流量を約１５０、２０、５ ml/min 、圧力を約２．７ Pa 、基板温度を約６０℃、ＲＩＥ装置のＲＦ出力を約５００ W とする。
【００４２】
なお、第 1 段階のエッチングにおいて、エッチングガスとしてＣ 5 Ｆ 8 、ＣＨＦ 3 などのＣＦを含有するガスを使用しても、フロロカーボン系の堆積物が堆積することで同様の効果が得られる。また、第３のエッチングでは、フッ素を含有するガスを用いてもよい。
【００４３】
次いで、図７（ｅ）に示すように、ウェットエッチングにより積層膜パターン２５の前記第２のシリコン酸化膜２４とＳｉＯ 2 系の前記第２の堆積付着物２８を除去する。
【００４４】
続いて、図７（ｆ）に示すように、アッシング工程により、フロロカーボン系の前記第１の堆積付着物２７を除去した後、ウェットエッチングにより前記シリコン窒化膜２３を横方向に後退させる。
【００４５】
次いで、図７（ｇ）に示すように、熱酸化法により、前記トレンチ２ 6 の側壁
を薄く酸化して酸化膜２９を形成した後、図７（ｈ）に示すように、前記トレンチ２６内にシリコン酸化膜等の絶縁性物質３０を埋め込み、前記シリコン窒化膜２３をストッパーとし、化学・機械的研磨（ＣＭＰ）法を用いて前記絶縁性物質３０を平坦化する。
【００４６】
続いて、図８（ｉ）に示すように、ウェットエッチングにより、前記絶縁性物質３０を前記シリコン基板２１の表面付近までエッチングした後、図８（ｊ）に示すように、前記シリコン窒化膜２３及び前記第１のシリコン酸化膜２２をウエットエッチングにより、順次、除去する。このようにして、シリコン基板２１にＳＴＩ法による素子分離領域を形成する。
【００４７】
上記第２の実施形態によれば、前記第１のシリコン酸化膜２２の側壁を保護するためのフロロカーボン系の第１の堆積付着物２７上に、更にＳｉＯ 2 系の第２の堆積付着物２８を積層付着させて、前記第１の堆積付着物２７を前記第２の堆積付着物２８で完全に被覆している。このため、図７（ｅ）に示すように、前記積層膜パターン２５の前記第２のシリコン酸化膜２ 4 とＳｉＯ 2 系の第２の堆積付着物２８を除去する際に、前記第１のシリコン酸化膜２２の側壁は、図９（図７（ｅ）のｅ部の拡大）に示すように、フロロカーボン系の第１の堆積付着物２７で保護されており、前記第１のシリコン酸化膜２２は、横方向にエッチングされることがない。
【００４８】
したがって、図１０（図７（ｆ）のｆ部分の拡大）に示すように、前記シリコン窒化膜 ２３を横方向に後退させても、素子形成領域表面は前記第１のシリコン酸化膜２２で保護されており、前記トレンチ側壁を熱酸化法により薄く酸化する際に、半導体素子が形成される素子形成領域まで食込んで酸化されることがなく、素子形成領域を精度良く画定することができる。
【００４９】
なお、本発明は、上記実施形態に限定されるものではなく、発明の要旨を逸脱しない範囲で、種々変形して実施できることは明らかである。
【００５０】
【発明の効果】
以上の説明から明らかなように、本発明の半導体装置の製造方法によれば、シリコン基板表面に形成されたシリコン酸化膜の側壁を保護するためのフロロカーボン系の第１の堆積付着物上に、更にＳｉＯ 2 系の第２の堆積付着物を積層付着させて、前記第１の堆積付着物を第２の堆積付着物で完全に被覆している。このため、エッチングマスクとなるシリコン酸化膜とトレンチ側壁のＳｉＯ 2 系の第２の堆積付着物を除去する際にＨＦを含んだ薬液を用いても、シリコン基板を保護しているシリコン酸化膜の側壁は、フロロカーボン系の第１の堆積付着物により保護されており、該シリコン酸化膜は、横方向にエッチングされることがなく、トレンチ側壁を酸化する際に、素子形成領域まで食込んで酸化されることがなく、素子形成領域を精度良く確定できる。
【図面の簡単な説明】
【図１】 本発明の第１の実施の形態に係わる半導体装置の製造方法を説明するための工程断面図。
【図２】 本発明の第１の実施の形態に係わる半導体装置の製造方法を説明するための工程断面図。
【図３】 本発明の第１の実施の形態に係わる半導体装置の製造方法を説明するための工程断面図。
【図４】 図１（ｄ）におけるｃ部分を拡大して示す拡大断面図。
【図５】 図２（ｅ）におけるｄ部分を拡大して示す拡大断面図。
【図６】 本発明の第２の実施の形態に係わる半導体装置の製造方法を説明するための工程断面図。
【図７】 本発明の第２の実施の形態に係わる半導体装置の製造方法を説明するための工程断面図。
【図８】 本発明の第２の実施の形態に係わる半導体装置の製造方法を説明するための工程断面図。
【図９】 図７（ｅ）におけるｅ部分を拡大して示す拡大断面図。
【図１０】 図７（ｆ）におけるｆ部分を拡大して示す拡大断面図。
【図１１】 従来の半導体装置の製造方法を説明するための工程断面図。
【図１２】 従来の半導体装置の製造方法を説明するための工程断面図。
【図１３】 図１１（ａ）におけるｅ部分を拡大して示す拡大断面図。
【図１４】 図１１（ｂ）におけるｆ部分を拡大して示す拡大断面図。
【符号の説明】
１、２１、１０１…シリコン基板（ 半導体基板）
２、２２、１０２…第１のシリコン酸化膜
３、２３、１０３…シリコン窒化膜
４、２４、１０４…第２のシリコン酸化膜
５、２５、１０５…積層膜パターン
５ａ、２５ａ、１０５ａ…開口部
６、２６、１０７…トレンチ
６ａ、２６ａ…凹陥部（第１のトレンチ）
６ｂ、２６ｂ…第２のトレンチ
７、２７…第１の堆積付着物（フロロカーボン系の堆積付着物）
８、２８…第２の堆積付着物（ＳｉＯ 2 系の堆積付着物）
９、２９、１０８…酸化膜
１０、３０、１０９…絶縁性物質
１０６…ＳｉＯ 2 系の堆積付着物
Claims (3)
- シリコン基板上に、シリコン酸化膜およびシリコン窒化膜を順次積層形成する第１の工程と、
前記積層膜をパターニングして開口内に前記シリコン基板表面を露出させる第２の工程と、
前記積層膜をマスクとして、前記シリコン基板表面を、エッチングガスとして該エッチング過程で前記マスク側壁を含む凹陥部にフロロカーボン系の堆積付着物を生成し得る第１のエッチングガスを用いドライエッチングすることにより、当該シリコン基板表面に所定の深さを有する前記凹陥部を形成すると共に、前記マスクの前記シリコン酸化膜側壁に第１の堆積付着物を付着させる第３の工程と、
前記積層膜をマスクとして、前記第１の堆積付着物表面に当該第１の堆積付着物と異質の第２の堆積付着物を付着させながら前記シリコン基板表面を、エッチングガスとして該エッチング過程でトレンチ側壁にＳｉＯ 2 系の堆積付着物を生成し得る第２のエッチングガスを用いドライエッチングすることにより、前記凹陥部の底部に、前記凹陥部に連なるトレンチを形成する第４の工程と、
前記第２の堆積付着物を、ウエットエッチングにより除去する第５の工程と、
前記第１の堆積付着物を、アッシングにより除去する第６の工程と、
前記積層膜における前記シリコン窒化膜を横方向に後退させる第７の工程と、
前記凹陥部および前記トレンチ内表面に、熱酸化により酸化膜を形成する第８の工程と、
前記凹陥部および前記トレンチ内に絶縁性物質を埋め込み、素子分離領域を形成する第９の工程とを具備することを特徴とする半導体装置の製造方法。 - 前記第１のエッチングガスは、Ｃ 4 Ｆ 8 またはＣＨ 2 Ｆ 2 を含有するガスであることを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記第２のエッチングガスは、ＨＢｒ／Ｃｌ 2 ／Ｏ 2 またはＣｌ 2 ／Ｏ 2 を含有するガスであることを特徴とする請求項１に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000357156A JP3773785B2 (ja) | 2000-11-24 | 2000-11-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000357156A JP3773785B2 (ja) | 2000-11-24 | 2000-11-24 | 半導体装置の製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2002164426A JP2002164426A (ja) | 2002-06-07 |
| JP2002164426A5 JP2002164426A5 (ja) | 2005-02-17 |
| JP3773785B2 true JP3773785B2 (ja) | 2006-05-10 |
Family
ID=18829266
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000357156A Expired - Fee Related JP3773785B2 (ja) | 2000-11-24 | 2000-11-24 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3773785B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5319868B2 (ja) * | 2005-10-17 | 2013-10-16 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP2007142258A (ja) * | 2005-11-21 | 2007-06-07 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JP5091452B2 (ja) * | 2006-10-06 | 2012-12-05 | 株式会社東芝 | 半導体装置の製造方法 |
| JP2008108923A (ja) * | 2006-10-26 | 2008-05-08 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| JP2008227360A (ja) * | 2007-03-15 | 2008-09-25 | Elpida Memory Inc | 半導体装置の製造方法 |
| CN105719965A (zh) * | 2014-12-04 | 2016-06-29 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 二氧化硅基片的刻蚀方法和刻蚀设备 |
-
2000
- 2000-11-24 JP JP2000357156A patent/JP3773785B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002164426A (ja) | 2002-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6784077B1 (en) | Shallow trench isolation process | |
| US6159822A (en) | Self-planarized shallow trench isolation | |
| JPH01290236A (ja) | 幅の広いトレンチを平坦化する方法 | |
| US6475875B1 (en) | Shallow trench isolation elevation uniformity via insertion of a polysilicon etch layer | |
| US6171929B1 (en) | Shallow trench isolator via non-critical chemical mechanical polishing | |
| JP4139380B2 (ja) | 半導体デバイスにおいてアイソレーション膜を形成する方法 | |
| US20100129983A1 (en) | Method of Fabricating Semiconductor Device | |
| US20040018695A1 (en) | Methods of forming trench isolation within a semiconductor substrate | |
| JP3773785B2 (ja) | 半導体装置の製造方法 | |
| US6617223B2 (en) | Semiconductor-on-insulator structure fabrication having a temporary plug | |
| KR100677998B1 (ko) | 반도체 소자의 셸로우 트렌치 소자분리막 제조 방법 | |
| US6022789A (en) | Method of selective oxidation | |
| KR100442852B1 (ko) | 트렌치 소자분리 영역 형성방법 | |
| US7045434B2 (en) | Semiconductor device and method for manufacturing the same | |
| US5880005A (en) | Method for forming a tapered profile insulator shape | |
| GB2333644A (en) | A method of forming void free trench isolation | |
| US7214595B2 (en) | Method of producing semiconductor devices | |
| US6281063B1 (en) | Method for manufacturing trench isolation | |
| KR100237749B1 (ko) | 반도체 장치의 소자 분리막 형성방법 | |
| KR100559553B1 (ko) | 반도체 소자의 셸로우 트렌치 소자분리막 제조 방법 | |
| KR100325626B1 (ko) | 반도체 소자 분리 방법 | |
| KR100935251B1 (ko) | 반도체 소자의 나노 스페이스 제조 방법 | |
| US7067390B2 (en) | Method for forming isolation layer of semiconductor device | |
| KR100312983B1 (ko) | 반도체장치의소자분리막형성방법 | |
| JP2000133711A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040310 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040310 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041020 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041029 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041224 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050414 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050606 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060214 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060215 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100224 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100224 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110224 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |