CN105719965A - 二氧化硅基片的刻蚀方法和刻蚀设备 - Google Patents
二氧化硅基片的刻蚀方法和刻蚀设备 Download PDFInfo
- Publication number
- CN105719965A CN105719965A CN201410742698.4A CN201410742698A CN105719965A CN 105719965 A CN105719965 A CN 105719965A CN 201410742698 A CN201410742698 A CN 201410742698A CN 105719965 A CN105719965 A CN 105719965A
- Authority
- CN
- China
- Prior art keywords
- groove
- gas
- substrate
- etching
- lithographic method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 title claims abstract description 76
- 239000000758 substrate Substances 0.000 title claims abstract description 72
- 238000000034 method Methods 0.000 title claims abstract description 60
- 238000005530 etching Methods 0.000 title claims abstract description 59
- 235000012239 silicon dioxide Nutrition 0.000 title claims abstract description 38
- 239000000377 silicon dioxide Substances 0.000 title claims abstract description 38
- 238000002161 passivation Methods 0.000 claims abstract description 26
- 238000001816 cooling Methods 0.000 claims abstract description 4
- 239000007789 gas Substances 0.000 claims description 89
- 238000000151 deposition Methods 0.000 claims description 22
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 claims description 21
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 12
- 238000012545 processing Methods 0.000 claims description 10
- 229920002313 fluoropolymer Polymers 0.000 claims description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 6
- 229910052786 argon Inorganic materials 0.000 claims description 6
- 238000002156 mixing Methods 0.000 claims description 4
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 claims description 3
- 239000001307 helium Substances 0.000 claims description 3
- 229910052734 helium Inorganic materials 0.000 claims description 3
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 3
- 229910052757 nitrogen Inorganic materials 0.000 claims description 3
- 238000005516 engineering process Methods 0.000 abstract description 9
- 230000008021 deposition Effects 0.000 abstract description 3
- 230000000630 rising effect Effects 0.000 abstract description 2
- 238000005086 pumping Methods 0.000 abstract 2
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 238000010276 construction Methods 0.000 description 5
- 238000001020 plasma etching Methods 0.000 description 5
- 230000001276 controlling effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 230000002085 persistent effect Effects 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000002679 ablation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000000930 thermomechanical effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本发明提供一种二氧化硅基片的刻蚀方法，该刻蚀方法包括：S1、在所述基片表面形成掩膜图形，所述掩膜图形包括第一槽；S2、对所述基片进行降温，并向工艺腔内通入沉积工艺气体，以在所述第一槽的侧壁和底部形成钝化层；S3、对所述基片进行升温，并向所述工艺腔内通入主刻蚀气体以对所述第一槽的底部进行刻蚀；其中，所述步骤S2和所述步骤S3交替进行，直至所述基片上对应于所述第一槽的位置形成具有预定深宽比的第二槽为止。本发明还提供一种刻蚀设备。所述刻蚀设备结构简单、成本较低，利用所述刻蚀设备执行本发明所提供的刻蚀方法刻蚀二氧化硅基片可以降低刻蚀工艺的成本。
Description
技术领域
本发明涉及半导体加工领域，具体地，涉及一种二氧化硅基片的刻蚀方法和一种执行该刻蚀方法的刻蚀设备。
背景技术
基于硅通槽技术(ThroughSiliconVia，TSV)的三维方向堆叠的集成电路封装技术是目前主流的封装技术，利用TSV技术封装的集成电路具有最小的尺寸和重量，并且可以有效的降低寄生效应，改善芯片速度和降低功耗等优点。与TSV技术相比，玻璃通槽技术(ThroughGlassVia，TGV)具有同样的优点，并且玻璃材料(即，二氧化硅)具有良好的微加工性能、电学、热机械性能以及廉价的成本，使TGV的优势更为突出，被誉为TSV之后最有发展前途的三维封装技术。而要实现TGV，其中关键的一点在于需要在玻璃基板上刻蚀出高深宽比，小尺寸的通槽结构。
CN103700621中公开了一种刻蚀二氧化硅基片的方法，该方法包括以下步骤：
S1、在二氧化硅基片上形成掩膜层；
S2、在掩膜层上形成贯穿该掩膜层的通槽；
S3、对形成由上述掩膜图形的二氧化硅进行等离子刻蚀，以在二氧化硅基片上形成沟槽；
S4、在掩膜图形及工件上形成一层氧化铝钝化层；
S5、对形成由钝化层的二氧化硅基片进行等离子刻蚀；
S6、重复步骤S4和步骤S5，直至二氧化硅基片上形成具有预定深宽比的沟槽为止。
上述方法中，步骤S4为化学气相沉积，而步骤S5为等离子体刻蚀，因此，该工艺腔室需要集成化学气相沉积和等离子体刻蚀功能，整体结构设计复杂、成本高，并且增加了刻蚀工艺的复杂程度。
因此，如何简化二氧化硅基片的刻蚀工艺及其工艺腔室成为本领域亟待解决的技术问题。
发明内容
本发明的目的在于提供一种二氧化硅基片的刻蚀方法和一种执行该刻蚀方法的刻蚀设备，所述刻蚀设备结构简单、成本低，所述刻蚀方法效率高。
为了达到上述目的，本发明提供一种二氧化硅基片的刻蚀方法，其中，该刻蚀方法包括：
S1、在所述基片表面形成掩膜图形，所述掩膜图形包括第一槽；
S2、对所述基片进行降温，并向工艺腔内通入沉积工艺气体，以在所述第一槽的侧壁和底部形成钝化层；
S3、对所述基片进行升温，并向所述工艺腔内通入主刻蚀气体以对所述第一槽的底部进行刻蚀；
其中，所述步骤S2和所述步骤S3交替进行，直至所述基片上对应于所述第一槽的位置形成具有预定深宽比的第二槽为止。
优选地，在所述步骤S2中，将所述工艺腔室的冷却器的温度设置在-20～0℃之间。
优选地，在所述步骤S3中，将所述工艺腔室的冷却器的温度设置在40～70℃之间。
优选地，在所述步骤S2中，所述沉积工艺气体包括气态的碳氟化合物，所述钝化层为碳氟聚合物层。
优选地，在所述步骤S3中，所述主刻蚀气体包括与所述步骤S2相同的气态的碳氟化合物。
优选地，所述步骤S2中，下电极功率为0～10W；
所述步骤S3中，下电极功率为200～1000W。
优选地，所述气态的碳氟化合物包括CF4、C4F8、C5F8、CHF3、CH2F2中的任意一种或任意几种的组合。
优选地，在所述步骤S3中，所述主刻蚀气体还包括除所述气态的碳氟化合物之外的F基气体，所述F基气体包括SF6。
优选地，在所述步骤S3中，还使用了辅助刻蚀气体，所述辅助刻蚀气体包括氩气、氦气和氮气中的任意一种或者任意几种的混合。
作为本发明的另一个方面，提供一种刻蚀设备，用于刻蚀二氧化硅基片，其中，所述刻蚀设备包括控制模块、温度调节模块、气体选择模块、沉积工艺气体源和刻蚀气体源，
当所述基片上形成包括第一槽的掩膜图形后，所述控制模块能够控制所述温度调节模块对所述基片进行降温，并控制所述气体选择模块打开所述沉积工艺气体源以向工艺腔内通入工艺气体，以在所述第一槽的侧壁和底部形成钝化层；
所述控制模块能够控制所述温度调节模块对所述基片进行升温，并控制所述气体选择模块打开所述刻蚀气体源，以对所述第一槽的底部进行刻蚀；
所述控制模块能够控制所述温度调节模块交替地对所述基片进行升温、降温，直至所述基片上对应于所述第一槽的位置形成具有预定深宽比的第二槽为止。
由于在步骤S2中，只需对所述基片进行降温并向进行所述工艺腔内通入沉积工艺气体即可形成钝化层，因此，工艺腔无需集成化学气相沉积功能，利用现有的刻蚀设备即可执行步骤S2和步骤S3，无需其他额外的结构设计以执行步骤S2，由此可知，本发明所提供的刻蚀方法效率高，刻蚀设备结构简单、成本低。
附图说明
附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明，但并不构成对本发明的限制。在附图中：
图1是本发明所提供的刻蚀方法的流程图；
图2a是第一次步骤S2之后的基片的示意图；
图2b是第一次步骤S3之后的基片的示意图；
图2c是再次进行步骤S2之后的基片的示意图；
图2d是再次进行步骤S3之后的二氧化硅基片的示意图。
附图标记说明
100：二氧化硅基片200：掩膜图形
200a：第一槽300：钝化层
具体实施方式
以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。
如图1所示，本发明提供一种二氧化硅基片的刻蚀方法，其中，该刻蚀方法包括：
S1、在所述基片表面形成掩膜图形，所述掩膜图形包括第一槽；
S2、对所述基片进行降温，并向工艺腔内通入沉积工艺气体，以在所述第一槽的侧壁和底部形成钝化层；
S3、对所述基片进行升温，并向所述工艺腔内通入主刻蚀气体以对所述第一槽的底部进行刻蚀；
其中，所述步骤S2和所述步骤S3交替进行，直至所述基片上对应于所述第一槽的位置形成具有预定深宽比的第二槽为止。
在本发明中，对基片进行降温的目的是使得工艺气体在所述第一槽的侧壁和底部沉积形成钝化层。并且，还应指出的是，工艺气体是在低温条件下可以沉积形成固态层的气体。
由于在步骤S2中，只需对所述基片进行降温并向进行所述刻蚀方法的工艺腔内通入沉积工艺气体即可形成钝化层，因此，现有的刻蚀设备即可执行步骤S2和步骤S3，无需其他额外的结构设计以执行步骤S2，所以，本发明所提供的刻蚀方法效率高，刻蚀设备结构简单、成本低。
如图2a中所示，经过步骤S2之后，钝化层300覆盖掩膜图形200的上表面、第一槽200a的侧壁以及第一槽200a的底壁。通常，第一槽200a为贯穿掩膜图形200的通槽，因此，第一槽200a的底壁为通过该第一槽暴露的二氧化硅基片100的部分。
如图2b所示，在进行步骤S3时，由于进行所述刻蚀方法时各向异性的刻蚀能力，因此，第一槽200a底部和掩膜图形200的上表面的钝化层被蚀除完全，第一槽200a侧壁的钝化层仍有所保留，经过预定时间后，二氧化硅基片100上由第一槽200a暴露的部分的材料也会被蚀除，以形成具有一定深度的槽100a。为了确保步骤S3的正常进行，优选地，在所述步骤S3中，将所述工艺腔室的冷却器的温度设置在40～70℃之间。由于二氧化硅的刻蚀时吸热反应，因此温度越高刻蚀速率越快，并且高温有利于保持刻蚀的各向异性。
容易理解的是，如果步骤S3持续时间过长，容易对槽的侧壁造成刻蚀，不利于形成具有预定深宽比的槽，所以，如图2c中所示，当二氧化硅基片100上形成具有预定深度的槽100a后，继续进行步骤S2，以形成覆盖掩膜图形200以及二氧化硅基片100上形成的槽100a的底壁以及侧壁的钝化层300。经过步骤S2之后，继续进行步骤S3，进一步加深形成在二氧化硅基片100上的槽。重复步骤S2和步骤S3直至所述二氧化硅基片上形成具有预定深宽比的第二槽为止。
在本发明中，二氧化硅基片表面形成掩膜图形200可以由光刻胶制成。因此，所述步骤S1可以包括：
S11、在二氧化硅基片上涂覆光刻胶层；
S12、利用光刻工艺对所述光刻胶层进行曝光显影，以形成掩膜图形200。
在本发明中，对钝化层的具体成分并没有特殊的要求，只要是可以在低温下通过等离子体物理沉积形成钝化层的沉积工艺气体即可。为了确保沉积工艺气体可以沉积形成钝化层，优选地，在所述步骤S2中，将所述工艺腔室的冷却器的温度设置在-20～0℃之间。
作为本发明的一种具体实施方式，在所述步骤S2中，向所述刻蚀腔内通入气态的碳氟化合物，使得气态的碳氟化合物沉积形成碳氟聚合物层，该碳氟聚合物层即为所述钝化层。通过降低二氧化硅基片的温度，当气态的碳氟化合物沉积在二氧化硅基片上时，很容易发生聚合反应形成碳氟聚合物，从而形成所述钝化层。反应温度越低，气态的碳氟化合物越容易发生聚合反应形成所述碳氟聚合物层，从而形成较为稳定的钝化层，并且聚合反应发生对工艺条件要求不高，进一步降低了所述刻蚀方法的成本。
可以根据步骤S2中进行等离子体物理沉积的沉积工艺气体确定步骤S2的持续时间，同样地，可以根据步骤S3中的刻蚀气体的成分确定步骤S3的持续时间。
在本发明中，气态的碳氟化合物的具体成分也没有特殊的限定，例如，气态的碳氟化合物可以包括CF4、C4F8、C5F8、CHF3、CH2F2中的任意一种或任意几种的组合。通常，气体中的碳含量越高，越容易形成碳氟聚合物。
作为本发明的一种具体实施方式，在所述步骤S2中，气态的碳氟化合物的流量为20～200sccm。在这种情况中，优选地，所述步骤S2持续的时间为100～200s。
在所述步骤S2中，下电极的功率不宜过高，从而有利于气态的碳氟化合物的沉积，优选地，下电极功率为0～10W。
在本发明中，对所述主刻蚀气体的成分不做具体限定，优选地，主刻蚀气体为氟基气体，作为本发明的一种具体实施方式，在所述步骤S3中，所述主刻蚀气体可以包括与所述步骤S2相同的气态的碳氟化合物。当所述步骤S3的主刻蚀气体包括与所述步骤S2相同的气态的碳氟化合物时，更便于控制工艺气体(包括沉积工艺气体和主刻蚀气体)的通入，进一步降低了所述刻蚀方法的成本。
此外，所述主刻蚀气体还可以包括除了所述气态的碳氟化合物之外的F基气体，例如，所述F基气体可以包括SF6。当然，所述主刻蚀气体还可以是SF6和用于形成所述钝化层的气态碳氟化合物的混合气体。
因为气体压力越低，等离子体的平均自由程越大，粒子运动垂直方向性越强，越有利于在二氧化硅基片上形成高深宽比的沟槽。为了便于控制等离子体的运动方向，通常在进行所述刻蚀方法时，刻蚀腔内保持较低的气压。优选地，在所述步骤S3中，所述刻蚀腔内的压力为2.5～15mT。进一步优选地，在所述步骤S3中，所述刻蚀腔内的压力为2.5～7mT。
优选地，在所述步骤S3中，所述主刻蚀气体的流量可以为20-200sccm。在这种情况中，所述步骤S3持续的时间为200s～400s。
在进行步骤S3时，优选采用较高的下电极功率，从而保证等离子轰击的方向和能量，以获取较高的纵向刻蚀速率。优选地，在所述步骤S3中，下电极功率为200～1000W。进一步优选地，在所述步骤S3中，下电极功率为400～850W。
为了加快二氧化硅基片中硅氧键的断裂，优选地，在步骤S3中，还使用了辅助刻蚀气体，所述辅助刻蚀气体为等离子化后不与二氧化硅基片反应的气体。利用辅助刻蚀气体对二氧化硅的撞击可以促进二氧化硅基片中硅氧键的断裂，从而可以加快刻蚀速率。
优选地，所述辅助刻蚀气体包括氩气、氦气和氮气中的任意一种或者任意几种的混合。由于氩气分子量较大，因此等离子化后的冲击力也较大，因此，进一步优选地，所述辅助刻蚀气体可以为氩气。
下面介绍本发明的一种优选实施方式，在步骤S2中，刻蚀腔内的压力为20mT，上电极功率为2500W，下电极功率为0W，用于进行等离子体物理沉积的工艺气体为气态的C4F8，流量为100sccm，冷却器温度为0℃，每次步骤S2持续的时间为120s。在步骤S3中，刻蚀腔内的压力为5mT，上电极功率为2500W，下电极功率为500W，主刻蚀气体为C4F8，流量为100sccm，辅助刻蚀器为氩气，流量为100sccm，冷却器的温度为40℃，每次步骤S3的持续时间为300s。
利用上述优选实施方式可以在二氧化硅基片上获得深宽比大于3:1的第二槽。
作为本发明的另一个方面，还提供一种用于执行上述刻蚀方法的刻蚀设备，该刻蚀设备用于刻蚀二氧化硅基片，其中，所述刻蚀设备包括控制模块、温度调节模块、气体选择模块、沉积工艺气体源和刻蚀气体源，
当所述基片上形成包括第一槽的掩膜图形后，所述控制模块能够控制所述温度调节模块对所述基片进行降温，并控制所述气体选择模块打开所述沉积工艺气体源以向工艺腔内通入工艺气体，以在所述第一槽的侧壁和底部形成钝化层；
所述控制模块能够控制所述温度调节模块对所述基片进行升温，并控制所述气体选择模块打开所述刻蚀气体源，以对所述第一槽的底部进行刻蚀；
所述控制模块能够控制所述温度调节模块交替地对所述基片进行升温、降温，直至所述基片上对应于所述第一槽的位置形成具有预定深宽比的第二槽为止。
所述温度调节模块可以与所述工艺腔室中的冷却器相连，在进行步骤S2时，所述温度调节模块根据所述控制模块发出的信号将所述冷却器的温度调节至-20～0℃之间；在进行步骤S3时，所述温度调节模块根据所述控制模块发出的信号将所述冷却器的温度调节至40～70℃之间。
所述沉积工艺气体源与所述刻蚀气体源可以是提供两种不同气体的互相独立的气体源。
所述沉积工艺气体源与所述刻蚀气体源也可以为同一个能够提供气态碳氟化合物的气体源。
所述刻蚀气体源可以包括提供所述辅助刻蚀气体的辅助刻蚀气体源和提供主刻蚀气体的主刻蚀气体源。
与现有技术中进行等离子刻蚀的刻蚀设备相比，本发明所提供的刻蚀设备的工艺腔中并未集成化学气相沉积用的结构，因此本发明所提供的刻蚀设备结构简单、成本较低。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。
Claims (10)
1.一种二氧化硅基片的刻蚀方法，其特征在于，该刻蚀方法包括：
S1、在所述基片表面形成掩膜图形，所述掩膜图形包括第一槽；
S2、对所述基片进行降温，并向工艺腔内通入沉积工艺气体，以在所述第一槽的侧壁和底部形成钝化层；
S3、对所述基片进行升温，并向所述工艺腔内通入主刻蚀气体以对所述第一槽的底部进行刻蚀；
其中，所述步骤S2和所述步骤S3交替进行，直至所述基片上对应于所述第一槽的位置形成具有预定深宽比的第二槽为止。
2.根据权利要求1所述的刻蚀方法，其特征在于，在所述步骤S2中，将所述工艺腔室的冷却器的温度设置在-20～0℃之间。
3.根据权利要求1所述的刻蚀方法，其特征在于，在所述步骤S3中，将所述工艺腔室的冷却器的温度设置在40～70℃之间。
4.根据权利要求1所述的刻蚀方法，其特征在于，在所述步骤S2中，所述沉积工艺气体包括气态的碳氟化合物，所述钝化层为碳氟聚合物层。
5.根据权利要求4所述的刻蚀方法，其特征在于，在所述步骤S3中，所述主刻蚀气体包括与所述步骤S2相同的气态的碳氟化合物。
6.根据权利要求5所述的刻蚀方法，其特征在于，所述步骤S2中，下电极功率为0～10W；
所述步骤S3中，下电极功率为200～1000W。
7.根据权利要求4或5所述的刻蚀方法，其特征在于，所述气态的碳氟化合物包括CF4、C4F8、C5F8、CHF3、CH2F2中的任意一种或任意几种的组合。
8.根据权利要求5所述的刻蚀方法，其特征在于，在所述步骤S3中，所述主刻蚀气体还包括除所述气态的碳氟化合物之外的F基气体，所述F基气体包括SF6。
9.根据权利要求5所述的刻蚀方法，其特征在于，在所述步骤S3中，还使用了辅助刻蚀气体，所述辅助刻蚀气体包括氩气、氦气和氮气中的任意一种或者任意几种的混合。
10.一种刻蚀设备，用于刻蚀二氧化硅基片，其特征在于，所述刻蚀设备包括控制模块、温度调节模块、气体选择模块、沉积工艺气体源和刻蚀气体源，
当所述基片上形成包括第一槽的掩膜图形后，所述控制模块能够控制所述温度调节模块对所述基片进行降温，并控制所述气体选择模块打开所述沉积工艺气体源以向工艺腔内通入工艺气体，以在所述第一槽的侧壁和底部形成钝化层；
所述控制模块能够控制所述温度调节模块对所述基片进行升温，并控制所述气体选择模块打开所述刻蚀气体源，以对所述第一槽的底部进行刻蚀；
所述控制模块能够控制所述温度调节模块交替地对所述基片进行升温、降温，直至所述基片上对应于所述第一槽的位置形成具有预定深宽比的第二槽为止。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410742698.4A CN105719965A (zh) | 2014-12-04 | 2014-12-04 | 二氧化硅基片的刻蚀方法和刻蚀设备 |
| KR1020177018336A KR102082803B1 (ko) | 2014-12-04 | 2015-12-01 | 실리콘 다이옥사이드 기판의 식각 방법 및 식각 장치 |
| JP2017528933A JP6423534B2 (ja) | 2014-12-04 | 2015-12-01 | 二酸化ケイ素基板のエッチング方法およびエッチング装置 |
| PCT/CN2015/096128 WO2016086841A1 (zh) | 2014-12-04 | 2015-12-01 | 二氧化硅基片的刻蚀方法和刻蚀设备 |
| SG11201704068YA SG11201704068YA (en) | 2014-12-04 | 2015-12-01 | Etching method and etching apparatus for silicon dioxide substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410742698.4A CN105719965A (zh) | 2014-12-04 | 2014-12-04 | 二氧化硅基片的刻蚀方法和刻蚀设备 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN105719965A true CN105719965A (zh) | 2016-06-29 |
Family
ID=56091024
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410742698.4A Pending CN105719965A (zh) | 2014-12-04 | 2014-12-04 | 二氧化硅基片的刻蚀方法和刻蚀设备 |
Country Status (5)
| Country | Link |
|---|---|
| JP (1) | JP6423534B2 (zh) |
| KR (1) | KR102082803B1 (zh) |
| CN (1) | CN105719965A (zh) |
| SG (1) | SG11201704068YA (zh) |
| WO (1) | WO2016086841A1 (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111952169A (zh) * | 2020-08-21 | 2020-11-17 | 北京北方华创微电子装备有限公司 | 聚酰亚胺刻蚀方法 |
| CN112602180A (zh) * | 2019-07-17 | 2021-04-02 | 玛特森技术公司 | 使用沉积工艺和刻蚀工艺的工件处理 |
| CN113451126A (zh) * | 2021-07-07 | 2021-09-28 | 北京北方华创微电子装备有限公司 | 晶圆刻蚀方法 |
| CN114685057A (zh) * | 2022-03-30 | 2022-07-01 | 广东佛智芯微电子技术研究有限公司 | 一种玻璃基板的纳米金属诱导蚀刻方法 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019102483A (ja) * | 2017-11-28 | 2019-06-24 | 東京エレクトロン株式会社 | エッチング方法およびエッチング装置 |
| US11171011B2 (en) | 2018-08-21 | 2021-11-09 | Lam Research Corporation | Method for etching an etch layer |
| JP7382578B2 (ja) * | 2019-12-27 | 2023-11-17 | パナソニックＩｐマネジメント株式会社 | プラズマ処理方法および素子チップの製造方法 |
| CN114664649B (zh) * | 2022-05-19 | 2022-09-20 | 浙江大学杭州国际科创中心 | 碳化硅高深宽比槽刻蚀工艺优化方法 |
| CN115036218A (zh) * | 2022-07-22 | 2022-09-09 | 北京北方华创微电子装备有限公司 | 铜互连结构的制备方法 |
| CN117092881B (zh) * | 2023-08-29 | 2024-06-21 | 上海铭锟半导体有限公司 | 一种纳米压印母版的制备方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6617253B1 (en) * | 1999-07-20 | 2003-09-09 | Samsung Electronics Co., Ltd. | Plasma etching method using polymer deposition and method of forming contact hole using the plasma etching method |
| US20040072430A1 (en) * | 2002-10-11 | 2004-04-15 | Zhisong Huang | Method for forming a dual damascene structure |
| US20070190743A1 (en) * | 2005-12-28 | 2007-08-16 | Roberto Colombo | Process for digging a deep trench in a semiconductor body and semiconductor body so obtained |
| CN101292197A (zh) * | 2005-08-18 | 2008-10-22 | 朗姆研究公司 | 具有减小的线条边缘粗糙度的蚀刻特征 |
| CN101800175A (zh) * | 2010-02-11 | 2010-08-11 | 中微半导体设备(上海)有限公司 | 一种含硅绝缘层的等离子刻蚀方法 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0612767B2 (ja) * | 1984-01-25 | 1994-02-16 | 株式会社日立製作所 | 溝およびそのエッチング方法 |
| JP3208596B2 (ja) * | 1992-04-01 | 2001-09-17 | ソニー株式会社 | ドライエッチング方法 |
| DE4241045C1 (de) * | 1992-12-05 | 1994-05-26 | Bosch Gmbh Robert | Verfahren zum anisotropen Ätzen von Silicium |
| JPH09232281A (ja) * | 1996-02-26 | 1997-09-05 | Sony Corp | ドライエッチング処理方法 |
| JP4153606B2 (ja) * | 1998-10-22 | 2008-09-24 | 東京エレクトロン株式会社 | プラズマエッチング方法およびプラズマエッチング装置 |
| JP2000156367A (ja) * | 1998-11-19 | 2000-06-06 | Sony Corp | ドライエッチング方法 |
| JP2000164571A (ja) * | 1998-11-27 | 2000-06-16 | Sony Corp | コンタクトホール形成方法およびプラズマエッチング方法 |
| JP4221859B2 (ja) * | 1999-02-12 | 2009-02-12 | 株式会社デンソー | 半導体装置の製造方法 |
| JP2002110647A (ja) * | 2000-09-29 | 2002-04-12 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| JP3773785B2 (ja) * | 2000-11-24 | 2006-05-10 | 株式会社東芝 | 半導体装置の製造方法 |
| GB0401622D0 (en) * | 2004-01-26 | 2004-02-25 | Oxford Instr Plasma Technology | Plasma etching process |
| CN101379600A (zh) * | 2006-02-01 | 2009-03-04 | 阿尔卡特朗讯公司 | 各向异性刻蚀方法 |
| JP2008244224A (ja) * | 2007-03-28 | 2008-10-09 | Sumitomo Precision Prod Co Ltd | プラズマ処理装置 |
| WO2008153674A1 (en) * | 2007-06-09 | 2008-12-18 | Boris Kobrin | Method and apparatus for anisotropic etching |
| JP5981106B2 (ja) * | 2011-07-12 | 2016-08-31 | 東京エレクトロン株式会社 | プラズマエッチング方法 |
| CN103700621B (zh) * | 2013-12-27 | 2016-06-01 | 华进半导体封装先导技术研发中心有限公司 | 一种高深宽比垂直玻璃通孔的刻蚀方法 |
| GB201611652D0 (en) * | 2016-07-04 | 2016-08-17 | Spts Technologies Ltd | Method of detecting a condition |
-
2014
- 2014-12-04 CN CN201410742698.4A patent/CN105719965A/zh active Pending
-
2015
- 2015-12-01 SG SG11201704068YA patent/SG11201704068YA/en unknown
- 2015-12-01 WO PCT/CN2015/096128 patent/WO2016086841A1/zh active Application Filing
- 2015-12-01 KR KR1020177018336A patent/KR102082803B1/ko active IP Right Grant
- 2015-12-01 JP JP2017528933A patent/JP6423534B2/ja active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6617253B1 (en) * | 1999-07-20 | 2003-09-09 | Samsung Electronics Co., Ltd. | Plasma etching method using polymer deposition and method of forming contact hole using the plasma etching method |
| US20040072430A1 (en) * | 2002-10-11 | 2004-04-15 | Zhisong Huang | Method for forming a dual damascene structure |
| CN101292197A (zh) * | 2005-08-18 | 2008-10-22 | 朗姆研究公司 | 具有减小的线条边缘粗糙度的蚀刻特征 |
| US20070190743A1 (en) * | 2005-12-28 | 2007-08-16 | Roberto Colombo | Process for digging a deep trench in a semiconductor body and semiconductor body so obtained |
| CN101800175A (zh) * | 2010-02-11 | 2010-08-11 | 中微半导体设备(上海)有限公司 | 一种含硅绝缘层的等离子刻蚀方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112602180A (zh) * | 2019-07-17 | 2021-04-02 | 玛特森技术公司 | 使用沉积工艺和刻蚀工艺的工件处理 |
| US11462413B2 (en) | 2019-07-17 | 2022-10-04 | Beijing E-town Semiconductor Technology Co., Ltd. | Processing of workpieces using deposition process and etch process |
| CN111952169A (zh) * | 2020-08-21 | 2020-11-17 | 北京北方华创微电子装备有限公司 | 聚酰亚胺刻蚀方法 |
| CN113451126A (zh) * | 2021-07-07 | 2021-09-28 | 北京北方华创微电子装备有限公司 | 晶圆刻蚀方法 |
| CN113451126B (zh) * | 2021-07-07 | 2024-02-27 | 北京北方华创微电子装备有限公司 | 晶圆刻蚀方法 |
| CN114685057A (zh) * | 2022-03-30 | 2022-07-01 | 广东佛智芯微电子技术研究有限公司 | 一种玻璃基板的纳米金属诱导蚀刻方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR102082803B1 (ko) | 2020-02-28 |
| KR20170092645A (ko) | 2017-08-11 |
| JP2017536701A (ja) | 2017-12-07 |
| JP6423534B2 (ja) | 2018-11-14 |
| WO2016086841A1 (zh) | 2016-06-09 |
| SG11201704068YA (en) | 2017-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105719965A (zh) | 二氧化硅基片的刻蚀方法和刻蚀设备 | |
| Wu et al. | High aspect ratio silicon etch: A review | |
| JP2014112668A5 (zh) | ||
| US20110244686A1 (en) | Inorganic rapid alternating process for silicon etch | |
| CN103400800B (zh) | Bosch刻蚀方法 | |
| JP2006501634A5 (zh) | ||
| CN103915330A (zh) | 基片刻蚀方法 | |
| Roozeboom et al. | Cyclic etch/passivation-deposition as an all-spatial concept toward high-rate room temperature atomic layer etching | |
| CN109411340A (zh) | 晶圆键合方法 | |
| Tsuda et al. | Surface roughening and rippling during plasma etching of silicon: Numerical investigations and a comparison with experiments | |
| CN105161401A (zh) | 一种使用氮气和六氟化硫等离子体制备单层或少层二硫化钼的方法 | |
| CN104347389A (zh) | 等离子体刻蚀方法 | |
| Lill et al. | Dry etching in the presence of physisorption of neutrals at lower temperatures | |
| CN105374675B (zh) | 半导体结构的形成方法 | |
| TWI553731B (zh) | The method of etching the deep through hole | |
| CN105428299B (zh) | 一种深槽隔离结构的制作方法 | |
| Lin et al. | Deep dry etching of fused silica using C 4 F 8/Ar inductively coupled plasmas | |
| CN103311104B (zh) | 一种石墨烯的制备方法 | |
| CN108573867A (zh) | 硅深孔刻蚀方法 | |
| CN106783584A (zh) | 衬底刻蚀方法 | |
| CN104916577B (zh) | 斜孔刻蚀方法 | |
| Roozeboom et al. | A new concept for spatially divided Deep Reactive Ion Etching with ALD-based passivation | |
| CN101894750A (zh) | 干法刻蚀TaN电极的方法 | |
| Lin et al. | Dry etching of fused silica glass in C 4 F 8/Ar inductively coupled plasmas for through glass via (TGV) applications | |
| CN201138658Y (zh) | 沉积-刻蚀-沉积反应系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: 100176 No. 8 Wenchang Avenue, Beijing economic and Technological Development Zone Applicant after: Beijing North China microelectronics equipment Co Ltd Address before: 100176 No. 8 Wenchang Avenue, Beijing economic and Technological Development Zone, Beijing, Fengtai District Applicant before: Beifang Microelectronic Base Equipment Proces Research Center Co., Ltd., Beijing |
|
| CB02 | Change of applicant information | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20160629 |
|
| RJ01 | Rejection of invention patent application after publication |