CN111952169A - 聚酰亚胺刻蚀方法 - Google Patents

聚酰亚胺刻蚀方法 Download PDF

Info

Publication number
CN111952169A
CN111952169A CN202010849046.6A CN202010849046A CN111952169A CN 111952169 A CN111952169 A CN 111952169A CN 202010849046 A CN202010849046 A CN 202010849046A CN 111952169 A CN111952169 A CN 111952169A
Authority
CN
China
Prior art keywords
polyimide
layer
etching
upper electrode
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010849046.6A
Other languages
English (en)
Other versions
CN111952169B (zh
Inventor
孔宇威
林源为
董子晗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Naura Microelectronics Equipment Co Ltd
Original Assignee
Beijing Naura Microelectronics Equipment Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Naura Microelectronics Equipment Co Ltd filed Critical Beijing Naura Microelectronics Equipment Co Ltd
Priority to CN202010849046.6A priority Critical patent/CN111952169B/zh
Publication of CN111952169A publication Critical patent/CN111952169A/zh
Application granted granted Critical
Publication of CN111952169B publication Critical patent/CN111952169B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31144Etching the insulating layers by chemical or physical means using masks
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00523Etching material
    • B81C1/00531Dry etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31127Etching organic layers
    • H01L21/31133Etching organic layers by chemical means
    • H01L21/31138Etching organic layers by chemical means by dry-etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67253Process monitoring, e.g. flow or thickness monitoring
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本申请提供一种聚酰亚胺刻蚀方法,包括以下步骤:S1、在聚酰亚胺层的表面形成图形化的掩膜层,图形化的掩膜层在聚酰亚胺层上形成图形化的沟槽;S2、在沟槽的底壁和侧壁上沉积保护层;S3、基于第一偏压功率,刻蚀掉底壁上的保护层,以显露聚酰亚胺层;S4、基于第二偏压功率,刻蚀显露出的聚酰亚胺层,其中,第一偏压功率小于第二偏压功率;循环执行步骤S2至步骤S4,直至达到目标刻蚀深度。应用本申请提供的聚酰亚胺刻蚀方法,可以得到具有高绝对深度、高垂直度的聚酰亚胺形貌。

Description

聚酰亚胺刻蚀方法
技术领域
本发明涉及半导体工艺技术领域,具体地,涉及一种的聚酰亚胺刻蚀方法。
背景技术
聚酰亚胺(PI)是一种综合性能良好的有机高分子材料,例如,其耐高温达400℃以上,并具有高绝缘性能,因而被广泛应用于微电子制造领域。例如:1)鉴于聚酰亚胺容易与氧气、氢氧化钠等发生化学反应而被刻蚀掉,因此可被用作牺牲层来制备微机械系统(MEMS)中的悬空结构;2)利用聚酰亚胺的高绝缘性能,用作电路之间的钝化层,如先进封装中的重新布线(RDL)技术,可采用聚酰亚胺作为钝化层,并将聚酰亚胺光敏改性后光刻制备图案化结构并避免不同电路之间互连;3)利用聚酰亚胺的低介电常数特性,用作多层金属互联结构的层间介质材料(ILD),可减少电路中的寄生电容,减少电路时延和串扰,用于高频电子器件中的线路钝化。
但是,在上述聚酰亚胺的应用中,现有技术通常是采用光刻技术实现聚酰亚胺的图形化,但仅通过光刻技术最多能实现几个微米的刻蚀深度,难以得到具有高绝对深度、高垂直度结构的聚酰亚胺形貌。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一,提出了一种的聚酰亚胺刻蚀方法,以得到具有高绝对深度、高垂直度结构的聚酰亚胺形貌。
为实现本发明的目的而提供一种聚酰亚胺刻蚀方法,聚酰亚胺刻蚀方法,包括以下步骤:
S1、在聚酰亚胺层的表面形成图形化的掩膜层,图形化的所述掩膜层在所述聚酰亚胺层上形成图形化的沟槽;
S2、在所述沟槽的底壁和侧壁上沉积保护层;
S3、基于第一偏压功率,刻蚀掉所述底壁上的所述保护层,以显露所述聚酰亚胺层;
S4、基于第二偏压功率,刻蚀显露出的所述聚酰亚胺层,其中,所述第一偏压功率小于所述第二偏压功率;
循环执行所述步骤S2至所述步骤S4,直至达到目标刻蚀深度。
可选地,所述步骤S1,进一步包括以下步骤:
S11、在所述聚酰亚胺层上形成所述掩膜层;
S12、在所述掩膜层上形成光阻层;
S13、对所述光阻层进行烘烤;
S14、对所述光阻层进行图形化处理,形成图形化的光阻层;
S15、基于图形化的所述光阻层,对所述掩膜层进行刻蚀,将所述光阻层的图形转移到所述掩膜层上,形成图形化的所述掩膜层;
S16、去除所述光阻层。
可选地,所述步骤S2中采用的沉积气体包括八氟环丁烷。
可选地,所述步骤S2的工艺时间小于1s,所述步骤S2中采用的腔室气压为10~150mT、上电极中心功率为1000~2500W、上电极边缘功率为300~700W、所述八氟环丁烷的流量为10~100sccm。
可选地,所述步骤S3中采用的刻蚀气体包括六氟化硫。
可选地,所述步骤S3的工艺时间小于1s,所述步骤S3中采用的腔室气压为10~200mT、上电极中心功率为1500~3000W、上电极边缘功率为600~1500W、所述第一偏压功率30~80W、所述六氟化硫的流量为50~300sccm。
可选地,所述步骤S4中采用的刻蚀气体包括氧气。
可选地,所述步骤S2的工艺时间小于10s,所述步骤S4中采用的腔室气压为10~250mT、上电极中心功率为2000~3500W、上电极边缘功率为600~1500W、所述第二偏压功率100~350W、所述氧气的流量为200~1000sccm。
可选地,所述步骤S3中采用的刻蚀气体还包括氧气;
所述步骤S4中采用的刻蚀气体还包括氮气、氢气、水蒸气、四氟化碳中的至少一种。
可选地,所述步骤S3中采用的腔室气压大于所述步骤S2中采用的腔室气压,所述步骤S4中采用的腔室气压大于所述步骤S3中采用的腔室气压;
所述步骤S3中采用的上电极中心功率大于所述步骤S2中采用的上电极中心功率,所述步骤S4中采用的上电极中心功率大于所述步骤S3中采用的上电极中心功率;
所述步骤S3中采用的上电极边缘功率大于所述步骤S2中采用的上电极边缘功率。
本申请具有以下有益效果:
本申请提供的聚酰亚胺刻蚀方法,在聚酰亚胺表面设置掩膜层,并循环执行沉积保护层、刻蚀聚酰亚胺上的保护层及刻蚀聚酰亚胺,其中,掩膜层可抑制刻蚀过程中的横向刻蚀速率,保证了聚酰亚胺刻蚀位置的横截面图形,且有利于聚酰亚胺的纵向刻蚀;保护层可对掩膜层和聚酰亚胺的侧壁进行保护,以保证了聚酰亚胺的刻蚀深度和高垂直度;采用不同的偏压功率将刻蚀聚酰亚胺上的保护层与刻蚀聚酰亚胺分开执行,可以防止聚酰亚胺发生碳化,从而更有利于得到具有高绝对深度、高垂直度的聚酰亚胺形貌。
附图说明
图1为本申请实施例提供的刻蚀机的结构示意图;
图2为本申请实施例提供的聚酰亚胺刻蚀方法的流程示意图;
图3为本申请实施例提供的聚酰亚胺刻蚀方法中制作掩膜及在掩膜上刻蚀聚酰亚胺的过程示意图;
图4a为采用本申请实施例提供的聚酰亚胺刻蚀方法获得的聚酰亚胺的刻蚀位置在扫描电子显微镜下的整体轴测图;
图4b为采用本申请实施例提供的聚酰亚胺刻蚀方法获得的聚酰亚胺的刻蚀位置的侧壁在扫描电子显微镜下的示意图。
具体实施方式
下面详细描述本申请,本申请的实施例的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的部件或具有相同或类似功能的部件。此外,如果已知技术的详细描述对于示出的本申请的特征是不必要的,则将其省略。下面通过参考附图描述的实施例是示例性的,仅用于解释本申请,而不能解释为对本申请的限制。
本技术领域技术人员可以理解,除非另外定义,这里使用的所有术语(包括技术术语和科学术语),具有与本申请所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是,诸如通用字典中定义的那些术语,应该被理解为具有与现有技术的上下文中的意义一致的意义,并且除非像这里一样被特定定义,否则不会用理想化或过于正式的含义来解释。
本技术领域技术人员可以理解,除非特意声明,这里使用的单数形式“一”、“一个”和“该”也可包括复数形式。应该理解,当我们称元件被“连接”或“耦接”到另一元件时,它可以直接连接或耦接到其他元件,或者也可以存在中间元件。此外,这里使用的“连接”或“耦接”可以包括无线连接或无线耦接。这里使用的措辞“和/或”包括一个或更多个相关联的列出项的全部或任一单元和全部组合。
下面结合附图以具体的实施例对本申请的技术方案以及本申请的技术方案如何解决上述技术问题进行详细说明。
本实施例提供的一种聚酰亚胺刻蚀方法,可以在如图1所示的刻蚀机上实现,如图1所示,该刻蚀机可以包括刻蚀腔室101、向刻蚀腔室101内通入工艺气体的气路系统102、设置在刻蚀腔室101外侧顶部的射频线圈103、向射频线圈103加载功率的上电极电源104、设置在刻蚀腔室101内的基座105(用于承载晶片)及向基座105加载功率的下电极电源106。其工作原理是:上电极电源104向射频线圈103(可包括至少两个,以获得下述不同的上电极中心功率和上电极边缘功率)施加功率后,射频线圈103产生感应耦合的电场,在该电场作用下,通过气路系统102(可包括一条从顶部中心处通入气体的管路和一条上部从侧面通入气体的管路,以获得不同的中心流量和边缘流量)通入刻蚀腔室101内的工艺气体辉光放电产生等离子体107。而下电极电源106向基座105施加偏压功率,产生偏压电场,将等离子体107吸引至基座105上的待刻蚀工件(图1中未示出)上,以进行等离子体刻蚀。
请参阅图2和图3,本实施例提供的聚酰亚胺刻蚀方法可以包括以下步骤:
步骤S1、在聚酰亚胺层20的表面形成图形化的掩膜层30,图形化的掩膜层30在聚酰亚胺层20上形成图形化的沟槽。
其中,如图3所示,聚酰亚胺层20通常形成于一衬底10上,可通过一图形化的掩膜层30得到图形化的聚酰亚胺层20。具体地,掩膜层30的图形可以与待形成的聚酰亚胺层20的图形在同一平面(垂直刻蚀深度的方向)的投影相同,以在该图形化的掩膜层30基础上得到下述图形化的聚酰亚胺层20。该图形的截面可以是如图3所示的矩形槽,以使图形化的掩膜层30在聚酰亚胺层20上形成图形化的沟槽,当然该图形的截面也可以是其它形状,只要是能够通过刻蚀得到的图形均可。
优选地,掩膜层30可以为硬掩膜层30,以在对聚酰亚胺层20刻蚀时降低刻蚀的横向速率,从而更有利于得到具有高绝对深度(10μm以上)的聚酰亚胺层20。具体地,该掩膜层30所采用的材料可以包括硅、氧化硅、氮化硅或者金属等,可以是单层也可以是多层,本实施例对掩膜层30的具体材质和结构不做具体限定。
于本实施例一具体实施方式中,如图3所示,步骤S1可进一步包括以下步骤:
步骤S11、在聚酰亚胺层20上形成具有一定厚度的掩膜层30的整层膜层。
步骤S12、在掩膜层30的整层膜层上形成光阻层40。
步骤S13、对光阻层40进行烘烤,以去除光阻层40中的溶剂,增强光阻层40的黏附性,及提升光阻层40的均匀性,以便于对光阻层40进行图形化。
步骤S14、对光阻层40进行图形化处理(包括曝光、显影及刻蚀等),以获得图形化的光阻层40,用于得到图形化的掩膜层30。
步骤S15、基于图形化的光阻层40,对掩膜层30进行刻蚀,将光阻层40的图形转移到掩膜层30上,形成图形化的掩膜层30。具体地,可根据所用掩膜层30的材料(如硅、氧化硅、氮化硅或者金属等),选择合适的刻蚀气体(如氟基气体、氯基气体等)对掩膜层30进行刻蚀,以将光阻层40的图形转移到掩膜层30上。
步骤S16、去除光阻层40。本步骤中,可以采用灰化工艺去除光阻层40,由于光阻层40材料与聚酰亚胺层20材料相近,都是主要含碳和氢的有机材料,采用灰化工艺去除光阻层40,相较于湿法去胶(光刻胶),可以在去除光阻层40过程中避免对显露的聚酰亚胺层20造成损害。
在形成图形化的掩膜层30之后,可以在掩膜层30的遮挡下进行聚酰亚胺层20的循环刻蚀(包括沉积保护层),以形成图形化的聚酰亚胺层20,并达到目标刻蚀深度h。该循环刻蚀可以包括以下步骤:
步骤S2、在沟槽的底壁和侧壁上沉积保护层。
在循环刻蚀过程中,可通过沉积保护层对沟槽的底壁和侧壁进行保护,以保证掩膜层30的图形,继而保证聚酰亚胺层20的图形。具体地,可以通过沉积保护层对所有暴露表面进行保护,且在前几次沉积时,主要对掩膜层30的表面和侧壁进行保护,以保证聚酰亚胺层20的暴露表面与聚酰亚胺层20的图形相对应。而在聚酰亚胺层20刻蚀有一定深度之后的沉积,主要是对掩膜层30的侧壁及聚酰亚胺层20的侧壁进行保护,可以在步骤S4中刻蚀聚酰亚胺层20时,降低其横向刻蚀速率,以保证聚酰亚胺层20的目标刻蚀深度h及刻蚀垂直度。
具体地,步骤S2中,可以先向刻蚀腔室101内通入沉积气体,刻蚀腔室101内的气体压力的取值范围可以为10mT-150mT(毫托,1托=1.33322×102帕),然后开启上电极电源104,可控制上电极电源104施加的上电极中心功率为1000W-2500W(瓦),施加的上电极边缘功率为300W-700W,设置较高的上电极中心功率可产生更多的等离子体,有利于快速沉积保护层。其中,上电极中心功率可以理解为施加在图1中位于中心处的射频线圈103上的功率,上电极边缘功率可以理解为施加在图1中位于边缘处的射频线圈103上的功率。
其中,沉积气体可以包括八氟环丁烷(C4F8)等含氟类沉积气体,采用C4F8进行沉积,C4F8等离子体可在掩膜层30的暴露表面以及聚酰亚胺层20的暴露表面沉积一层CF2聚合物保护膜,即聚四氟乙烯保护膜(也可能含有其他碳氟聚合物)。聚四氟乙烯膜层的致密性较好,对掩膜层30和聚酰亚胺层20侧壁的保护作用较好。
在沉积保护层的过程中,可以通过控制八氟环丁烷的气体流量和工艺时间,来控制保护层的厚度,使保护层的厚度小于预设阈值,防止在之后的刻蚀过程中无法有效去除沉积的碳氟聚合物(例如聚四氟乙烯)。该预设阈值可根据实际情况进行具体设定,例如几十至几百纳米,本实施例对此不作具体限定。具体地,八氟环丁烷的流量的取值范围可以为10sccm-100sccm(Standard Cubic Centimeter per Minute,标准毫升每分),且可控制从刻蚀腔室101的顶部中心处通入的八氟环丁烷的流量大于从刻蚀腔室101的上部侧面通入的八氟环丁烷的流量,以能够产生更多的等离子体,加快沉积速率。沉积保护层的工艺时间可以设置为小于1s(秒)。
步骤S3、基于第一偏压功率,刻蚀掉底壁上的保护层,以显露聚酰亚胺层20。其中,第一偏压功率为下电极电源106施加在基座105上的偏压功率。
在步骤S3中,可以先向刻蚀腔室101内通入第一刻蚀气体,刻蚀腔室101内的气体压力可以优选为10mT-200mT。然后开启上电极电源104和下电极电源106,可控制上电极电源104施加的上电极中心功率为1500W-3000W,施加的上电极边缘功率为600W-1500W,及下电极电源106施加的第一偏压功率为30W-80W。本步骤中的气体压力可略高于步骤S2中的气体压力,本步骤中的上电极功率也高于步骤S2中的上电极功率(步骤S3中的上电极中心功率和上电极边缘功率分别高于步骤S2中的上电极中心功率和上电极边缘功率),以使第一刻蚀气体形成较高能量的等离子体,达到轰击保护层的效果。且由于下电极的第一偏压功率,使得等离子体向下运动,轰击保护层覆盖在聚酰亚胺层20的暴露表面上的部分(即沟槽的底壁),且不会轰击掩膜层30或聚酰亚胺层20的侧壁(即沟槽的侧壁),直至将该部分的保护层去除,以显露聚酰亚胺层20。
进一步地,步骤S3的工艺时间可以设置为小于1s,以防聚酰亚胺层20长时间遭受离子轰击而发生碳化(聚酰亚胺层20碳化后将无法继续刻蚀)。步骤S3中的第一刻蚀气体可以为六氟化硫,六氟化硫的气体流量可以为50sccm-300sccm,也可以加入少量氧气。优选地,可控制从刻蚀腔室101的顶部中心处通入的六氟化硫的中心流量小于从刻蚀腔室101的上部侧面通入的六氟化硫的的边缘流量,例如,六氟化硫的中心流量可以为70sccm,六氟化硫的边缘流量可以为90sccm,以在上电极中心功率大于上电极边缘功率的情况下,尽量使对应上电极中心位置的刻蚀速率与对应上电极边缘位置的刻蚀速率相当,以保证在同一平面内的刻蚀速率相差较小,从而进一步保证刻蚀的垂直度。
步骤S4、基于第二偏压功率,刻蚀显露出的聚酰亚胺层20,以形成图形化的聚酰亚胺层20,其中,第一偏压功率小于第二偏压功率。
在步骤S4中,可以先向刻蚀腔室101内通入第二刻蚀气体,刻蚀腔室101内的气体压力可以优选为10mT-250mT。然后开启上电极电源104和下电极电源106,可设置上电极电源104施加的上电极中心功率为2000W-3500W,施加的上电极边缘功率为600W-1500W,及下电极电源106施加的第二偏压功率为100W-350W。本步骤中的气体压力可略高于步骤S3中的气体压力,上电极电源104施加的上电极中心功率和上电极边缘功率可分别略高于步骤S3中上电极电源104施加的上电极中心功率和上电极边缘功率,本步骤中的下电极电源106施加的第二偏压功率可明显高于步骤S3中的下电极电源106施加的第一偏压功率,以对第二刻蚀气体形成的等离子体产生更大的偏压作用,可以将其快速吸引至显露的聚酰亚胺层20表面,并对聚酰亚胺层20进行刻蚀。
进一步地,步骤S4中的第二刻蚀气体,可以为氧气,氧气的流量可以为200sccm-1000sccm,也可以根据实际情况加入六氟化硫和其它辅助刻蚀气体,如氮气、氢气、水蒸气、四氟化碳等中的任意一种或多种,本实施例对此不作具体限定。
需要说明的是,步骤S3与步骤S4中的刻蚀气体可以互换,也可以组合使用,即第一刻蚀气体和第二刻蚀气体均可以包括六氟化硫和氧气中的至少一种。但是,当步骤S4与步骤S3中的刻蚀气体相同时,步骤S4与步骤S3中可以同时包括六氟化硫和氧气,而不能两个步骤均采用同一种刻蚀气体,一种刻蚀气体长时间与聚酰亚胺层20接触,会使得聚酰亚胺层20的碳氢键和碳氧键更早地被破坏,导致聚酰亚胺层20碳化,继而无法将聚酰亚胺层20完全去除干净。
在步骤S4执行完后,可再次进行步骤S2,即循环执行步骤S2至步骤S4,直至聚酰亚胺层20的刻蚀深度达到目标刻蚀深度h。该目标刻蚀深度h通常为大于10微米的高绝对深度。
于本实施例另一具体实施方式中,在循环执行步骤S2至步骤S4之前,还可以包括以下处理:根据目标刻蚀深度h调节指定工艺参数,以使聚酰亚胺层20的刻蚀深度达到目标刻蚀深度h。其中,指定工艺参数包括循环执行步骤S2至步骤S4的总循环数、步骤S2至步骤S4各自采用的工艺气体的流量、上电极功率、偏压功率及腔室压力中的至少一个。
在本实施例中,可以在首次进行步骤S2之前,根据聚酰亚胺层20的目标刻蚀深度h及其刻蚀速率,计算总循环数、步骤S2至步骤S4各自采用的工艺气体的流量、上电极功率、偏压功率及腔室压力等,以保证最终达到目标刻蚀深度h。例如,当目标刻蚀深度h为30微米时,可先实际测试200个循环,实际的刻蚀深度为10.8μm,则可按比例换算,增加循环个数至600个(随着目标刻蚀深度h的增加导致刻蚀难度增加,可适当增加循环数),实际测试刻蚀深度达31.3微米。具体地,可在首次进行步骤S2之前,先将上述各步骤的执行逻辑与相关工艺参数及数值预设至计算机内,计算机将自动循环执行上述步骤S2-步骤S4,直至达到预设的总循环数。需要说明的是,也可以在循环执行步骤S2至步骤S4的过程中,根据实际刻蚀结果,进一步调整上述指定工艺参数,以进一步保证聚酰亚胺层20的目标刻蚀深度h。
如下表1为本申请步骤S2至步骤S4的一具体工艺配方:
表1
Figure BDA0002644111210000091
为验证采用本实施例提供的聚酰亚胺刻蚀方法,确实能够得到具有高绝对深度、高垂直度的聚酰亚胺层20形貌,本实施例对基于上述工艺配方得到的聚酰亚胺层20进行采样,采用扫描电子显微镜对选取的样本进行观察和测量,所得扫描电子显微镜下的图像和测量数据如图4a和图4b所示,图4a中所示聚酰亚胺层20的刻蚀深度为27.8微米,图4b中所示聚酰亚胺层20的刻蚀深度为31.3微米。试验结果表明,采用本实施例提供的聚酰亚胺刻蚀方法,确实能够得到具有高绝对深度、高垂直度的聚酰亚胺层20形貌。
综上,本实施例提供的聚酰亚胺刻蚀方法,在聚酰亚胺层20表面设置掩膜层30,并循环执行沉积保护层、刻蚀聚酰亚胺层20上的保护层及刻蚀聚酰亚胺层20,其中,掩膜层30可抑制刻蚀过程中的横向刻蚀速率,保证了聚酰亚胺层20刻蚀位置的横截面图形,且有利于聚酰亚胺层20的纵向刻蚀;保护层可对掩膜层30和聚酰亚胺层20的侧壁进行保护,以保证聚酰亚胺层20的目标刻蚀深度h和高垂直度;采用不同的偏压功率将刻蚀聚酰亚胺层20上的保护层与刻蚀聚酰亚胺层20分开执行,可以防止聚酰亚胺层20发生碳化,从而更有利于得到具有高绝对深度、高垂直度的聚酰亚胺层20形貌。
可以理解的是,以上实施方式仅仅是为了说明本申请的原理而采用的示例性实施方式,然而本申请并不局限于此。对于本领域内的普通技术人员而言,在不脱离本申请的精神和实质的情况下,可以做出各种变型和改进,这些变型和改进也视为本申请的保护范围。
在本申请的描述中,需要理解的是,术语“中心”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本申请和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本申请的限制。
术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中,除非另有说明,“多个”的含义是两个或两个以上。
在本申请的描述中,需要说明的是,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本申请中的具体含义。
在本说明书的描述中,具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上仅是本申请的部分实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本申请原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本申请的保护范围。

Claims (10)

1.一种聚酰亚胺刻蚀方法,其特征在于,包括以下步骤:
S1、在聚酰亚胺层的表面形成图形化的掩膜层,图形化的所述掩膜层在所述聚酰亚胺层上形成图形化的沟槽;
S2、在所述沟槽的底壁和侧壁上沉积保护层;
S3、基于第一偏压功率,刻蚀掉所述底壁上的所述保护层,以显露所述聚酰亚胺层;
S4、基于第二偏压功率,刻蚀显露出的所述聚酰亚胺层,其中,所述第一偏压功率小于所述第二偏压功率;
循环执行所述步骤S2至所述步骤S4,直至达到目标刻蚀深度。
2.根据权利要求1所述的聚酰亚胺刻蚀方法,其特征在于,所述步骤S1,进一步包括以下步骤:
S11、在所述聚酰亚胺层上形成所述掩膜层;
S12、在所述掩膜层上形成光阻层;
S13、对所述光阻层进行烘烤;
S14、对所述光阻层进行图形化处理,形成图形化的光阻层;
S15、基于图形化的所述光阻层,对所述掩膜层进行刻蚀,将所述光阻层的图形转移到所述掩膜层上,形成图形化的所述掩膜层;
S16、去除所述光阻层。
3.根据权利要求1所述的聚酰亚胺刻蚀方法,其特征在于,所述步骤S2中采用的沉积气体包括八氟环丁烷。
4.根据权利要求3所述的聚酰亚胺刻蚀方法,其特征在于,所述步骤S2的工艺时间小于1s,所述步骤S2中采用的腔室气压为10~150mT、上电极中心功率为1000~2500W、上电极边缘功率为300~700W、所述八氟环丁烷的流量为10~100sccm。
5.根据权利要求1所述的聚酰亚胺刻蚀方法,其特征在于,所述步骤S3中采用的刻蚀气体包括六氟化硫。
6.根据权利要求5所述的聚酰亚胺刻蚀方法,其特征在于,所述步骤S3的工艺时间小于1s,所述步骤S3中采用的腔室气压为10~200mT、上电极中心功率为1500~3000W、上电极边缘功率为600~1500W、所述第一偏压功率30~80W、所述六氟化硫的流量为50~300sccm。
7.根据权利要求1所述的聚酰亚胺刻蚀方法,其特征在于,所述步骤S4中采用的刻蚀气体包括氧气。
8.根据权利要求7所述的聚酰亚胺刻蚀方法,其特征在于,所述步骤S2的工艺时间小于10s,所述步骤S4中采用的腔室气压为10~250mT、上电极中心功率为2000~3500W、上电极边缘功率为600~1500W、所述第二偏压功率100~350W、所述氧气的流量为200~1000sccm。
9.根据权利要求5或7所述的聚酰亚胺刻蚀方法,其特征在于,
所述步骤S3中采用的刻蚀气体还包括氧气;
所述步骤S4中采用的刻蚀气体还包括氮气、氢气、水蒸气、四氟化碳中的至少一种。
10.根据权利要求1-8任一项所述的聚酰亚胺刻蚀方法,其特征在于,
所述步骤S3中采用的腔室气压大于所述步骤S2中采用的腔室气压,所述步骤S4中采用的腔室气压大于所述步骤S3中采用的腔室气压;
所述步骤S3中采用的上电极中心功率大于所述步骤S2中采用的上电极中心功率,所述步骤S4中采用的上电极中心功率大于所述步骤S3中采用的上电极中心功率;
所述步骤S3中采用的上电极边缘功率大于所述步骤S2中采用的上电极边缘功率。
CN202010849046.6A 2020-08-21 2020-08-21 聚酰亚胺刻蚀方法 Active CN111952169B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010849046.6A CN111952169B (zh) 2020-08-21 2020-08-21 聚酰亚胺刻蚀方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010849046.6A CN111952169B (zh) 2020-08-21 2020-08-21 聚酰亚胺刻蚀方法

Publications (2)

Publication Number Publication Date
CN111952169A true CN111952169A (zh) 2020-11-17
CN111952169B CN111952169B (zh) 2024-07-23

Family

ID=73359561

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010849046.6A Active CN111952169B (zh) 2020-08-21 2020-08-21 聚酰亚胺刻蚀方法

Country Status (1)

Country Link
CN (1) CN111952169B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024045732A1 (zh) * 2022-09-02 2024-03-07 盛合晶微半导体(江阴)有限公司 聚酰亚胺过孔及晶圆级半导体封装结构的制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0697128A (ja) * 1992-07-31 1994-04-08 Internatl Business Mach Corp <Ibm> 多層金属構造の製造中におけるポリイミド皮膜のパターン形成方法
CN102007570A (zh) * 2007-12-21 2011-04-06 朗姆研究公司 用高蚀刻速率抗蚀剂掩膜进行蚀刻
US20120083128A1 (en) * 2010-10-05 2012-04-05 National Taiwan University Of Science And Technology Method for etching high-aspect-ratio features
US20130005152A1 (en) * 2011-06-30 2013-01-03 Applied Materials, Inc. Increased deposition efficiency and higher chamber conductance with source power increase in an inductively coupled plasma (icp) chamber
CN103137469A (zh) * 2011-11-22 2013-06-05 上海华虹Nec电子有限公司 一种非感光性聚酰亚胺钝化层的制作方法
CN104658962A (zh) * 2013-11-19 2015-05-27 中芯国际集成电路制造(上海)有限公司 通孔的形成方法
CN105719965A (zh) * 2014-12-04 2016-06-29 北京北方微电子基地设备工艺研究中心有限责任公司 二氧化硅基片的刻蚀方法和刻蚀设备

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0697128A (ja) * 1992-07-31 1994-04-08 Internatl Business Mach Corp <Ibm> 多層金属構造の製造中におけるポリイミド皮膜のパターン形成方法
CN102007570A (zh) * 2007-12-21 2011-04-06 朗姆研究公司 用高蚀刻速率抗蚀剂掩膜进行蚀刻
US20120083128A1 (en) * 2010-10-05 2012-04-05 National Taiwan University Of Science And Technology Method for etching high-aspect-ratio features
US20130005152A1 (en) * 2011-06-30 2013-01-03 Applied Materials, Inc. Increased deposition efficiency and higher chamber conductance with source power increase in an inductively coupled plasma (icp) chamber
CN103137469A (zh) * 2011-11-22 2013-06-05 上海华虹Nec电子有限公司 一种非感光性聚酰亚胺钝化层的制作方法
CN104658962A (zh) * 2013-11-19 2015-05-27 中芯国际集成电路制造(上海)有限公司 通孔的形成方法
CN105719965A (zh) * 2014-12-04 2016-06-29 北京北方微电子基地设备工艺研究中心有限责任公司 二氧化硅基片的刻蚀方法和刻蚀设备

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024045732A1 (zh) * 2022-09-02 2024-03-07 盛合晶微半导体(江阴)有限公司 聚酰亚胺过孔及晶圆级半导体封装结构的制备方法

Also Published As

Publication number Publication date
CN111952169B (zh) 2024-07-23

Similar Documents

Publication Publication Date Title
KR101427505B1 (ko) 마스크 패턴의 형성 방법 및 반도체 장치의 제조 방법
JP6049871B2 (ja) エッチング及びアッシング中での低誘電率材料の側壁保護
JP6280030B2 (ja) 多層マスクのパターン限界寸法及びインテグリティを制御するためのエッチングプロセス
JP5608384B2 (ja) 半導体装置の製造方法及びプラズマエッチング装置
US9911607B2 (en) Method of processing target object
KR101821056B1 (ko) 다중 패턴화 스킴에 대한 선택적 스페이서 에칭을 위한 방법 및 시스템
JP2008244479A (ja) 金属窒化物を乾式エッチングする方法及びシステム
KR20040017805A (ko) 유기 반사방지 코팅(arc)층의 에칭 방법
KR20070104589A (ko) 포토레지스트 및 에칭 찌거기의 저압 제거
JP2006066408A (ja) ドライエッチング方法
JP2007531280A (ja) 最少スカラップ基板の処理方法
US11398386B2 (en) Plasma etch processes
US9245764B2 (en) Semiconductor device manufacturing method
KR20140082685A (ko) 반도체 장치의 제조 방법
KR20100004891A (ko) 플라즈마 에칭 방법, 제어 프로그램 및 컴퓨터 기억 매체
JP2019204815A (ja) 基板処理方法及び基板処理装置
TW201637092A (zh) 蝕刻方法(二)
US10529589B2 (en) Method of plasma etching of silicon-containing organic film using sulfur-based chemistry
TW202234140A (zh) 極紫外光(euv)光阻的圖案化顯影方法
CN111952169B (zh) 聚酰亚胺刻蚀方法
KR20190030182A (ko) 자기 정렬된 다중 패터닝을 위한 선택적 산화물 에칭 방법
US10283370B1 (en) Silicon addition for silicon nitride etching selectivity
US11658040B2 (en) Plasma processing method
CN113113302B (zh) 刻蚀方法及刻蚀设备
JP7467708B2 (ja) 基板処理装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant