JPH0697128A - 多層金属構造の製造中におけるポリイミド皮膜のパターン形成方法 - Google Patents

多層金属構造の製造中におけるポリイミド皮膜のパターン形成方法

Info

Publication number
JPH0697128A
JPH0697128A JP19665393A JP19665393A JPH0697128A JP H0697128 A JPH0697128 A JP H0697128A JP 19665393 A JP19665393 A JP 19665393A JP 19665393 A JP19665393 A JP 19665393A JP H0697128 A JPH0697128 A JP H0697128A
Authority
JP
Japan
Prior art keywords
layer
polyimide
resist
pattern
polyimide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19665393A
Other languages
English (en)
Inventor
Krishna G Sachdev
クリシュナ・ガンディー・サチデーヴ
Henry Deciletz Bryan
ブライアン・ヘンリー・デシレッツ
John C Forster
ジョン・カート・フォスター
Karen Mccormack Kathleen
キャスリーン・カレン・マッコーマク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH0697128A publication Critical patent/JPH0697128A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】 (修正有) 【目的】 本発明の目的は、薄膜多層金属構造の製造中
に、ポリイミド下層を通してパターンを転写する方法を
提供することにある。 【構成】 本発明の方法は、基板22上に完全に硬化し
た厚いポリイミド層20を形成する工程を有する。この
ポリイミド下層の上に、感光性のシリコン含有重合体2
8を塗布する。次に、レジスト層を通して露光し現像す
ることにより、レジスト・パターンを形成する。最後
に、高密度異方性O2プラズマのみを使用して、エッチ
ングによりレジスト・パターンをポリイミド下層中に転
写する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、多層および2層レジス
ト・プロセスに関するものであり、詳細には、薄膜多層
金属構造の製造中の、ポリイミド下層のパターン形成に
関するものである。
【0002】
【従来の技術】湿式現像を使用するレジスト・リソグラ
フィと下層の乾式エッチングを組み合わせた多層レジス
ト・プロセスでは、一般に下層/O2反応性イオン・エ
ッチング(RIE)バリア/レジスト層のスタックを利
用する。3層レジスト法で通常使用されるO2RIEマ
スクの材料には、スパッタまたはプラズマCVD付着さ
せたSiO2、SiOx、Si34、およびスピン・コ
ーティングしたガラス樹脂、またはポリジメチルシロキ
サン樹脂、シリコン含有ポリイミドなどの有機シリコン
重合体がある。上面のレジスト・パターンは、CF4
2、CHF3、またはCF4によるRIE後、標準のO2
RIEによってパターンを重合体の下層に転写すること
により、O2のエッチ・マスクに複写される。
【0003】既知の多層レジスト・プロセス技術の例と
しては、米国特許第3873361号明細書があり、同
明細書は、ハード・ベーキングしたノボラック・ジアゾ
キノンのレジスト平坦化層およびバリア層を使用する、
代表的な3層レジスト・プロセスを記載している。バリ
ア層は、フッ素を主体とするプラズマ中でエッチングし
た後、O2RIEによってパターンを有機層にエッチン
グする。
【0004】米国特許第4407850号明細書には、
平坦化層/SiO2/フォトレジストのスタックを有
し、O2RIEによる下層の異方性エッチングを、低い
励起周波数(100kHz)と低圧で平行板プラズマ反
応装置を使用して行うことができる、標準のリソグラフ
ィ法が記載されている。
【0005】米国特許第4447824号明細書には、
ポリイミド/ポリスルホン/エッチ・マスク/レジスト
からなるスタックを使用した従来の多層レジスト(ML
R)法が記載されている。エッチ・マスクのパターン形
成は、レジストをマスクとして使ってCF4エッチング
を行った後、O2RIEによってパターンを重合体下層
にエッチングして、リフトオフ・プロファイルを形成す
ることによって行われる。
【0006】米国特許第4493855号、第4562
091号、および第4599243号明細書には、有機
シリコン単量体のプラズマ重合によって形成したO2
IEマスク皮膜が開示されている。これらの皮膜は、厚
いポリイミド下層との適合性と、エッチ転写中およびリ
フトオフ・プロセス中の耐亀裂性に関する特性が改善さ
れた、従来のRIEマスク材料に代わる優れた材料とし
て記載されている。
【0007】これらの技術による反応性イオン・エッチ
ングは、従来のポリイミドおよびベーキングした樹脂の
下層では、高圧条件で最高毎分0.5μmのエッチ速度
を提供できる、標準の平行板RIE装置を使って行われ
る。しかし、高圧RIEでは、リフトオフ・メタライゼ
ーション・プロセスにしか適さない、オーバーハングま
たはアンダーカットのプロファイルを伴う高度に等方性
のエッチングが生じる。垂直な側面または傾斜のついた
プロファイルを伴う異方性エッチングは、低圧条件で得
られるが、エッチ速度が低いためにエッチ効率が犠牲に
なる。したがって、実用面を考慮すれば、後者のプロセ
スは比較的薄い重合体下層のエッチングに限られる。
【0008】2層レジスト・プロセスは、3層レジスト
法に代わるより簡単な方法であり、下層/2層レジスト
のスタックで構成され、上面のレジストが通常シリコン
を含有する重合体である。レジストは、標準の露光およ
び現像工程に従って結像させ、シリコン含有レジストの
表面をSiOx型の構造に変換する際に、パターンをマ
スクとして使ってO2RIEにより下層を乾式エッチン
グする。このような2層プロセスにはRIE残渣の問題
があり、これらの残渣を除去するために、さらにCF4
もしくはCF4/O2によるRIE、または緩衝HF処理
が必要である。場合によっては、RIE中に生成される
有機重合体または有機シリコン重合体であるこれらの残
渣が、フッ素含有プラズマまたは緩衝HF洗浄によって
も除去できないことがある。
【0009】2層プロセスの例は、米国特許第4357
369号明細書に記載されている。同明細書では、ポリ
シランとスルホンの共重合体のレジストをエッチ・マス
クとして使って、重合体下層のO2プラズマ・エッチン
グを行う。記載されたRIEプロセスは、エッチング速
度が毎分850ないし900Åの従来の平行板構成に基
づくものである。
【0010】当技術分野で周知の、重合体下層をパター
ン形成するための乾式エッチ・プロセスでは、一般に標
準の容量結合式高周波RIEシステムを利用する。これ
らのシステムを使用して比較的厚いポリイミド下層にパ
ターンを転写する場合、エッチングは、プロセスが何ら
かの実用的価値があるならば、高いエッチ速度が得られ
るように、高電力(500ないし1000W)、高圧
(100ないし300ミリトール)の条件で行う。この
ようなパラメータの制限により、リフトオフ・メタライ
ゼーション・プロセスにしか適さないアンダーカットの
プロファイルが生じる。
【0011】薄膜多層金属構造の製造中に、ポリイミド
誘電層内にメタラジ・パターンを画定するための、メタ
ライゼーションの方法には、めっき、スパッタ付着、ま
たは蒸着の後、化学機械式研磨を行って、ポリイミド絶
縁体中に金属回路が埋め込まれた平坦化した表面を形成
するものがある。この種のメタライゼーション・プロセ
スでは、一般に、像のプロファイルが垂直壁または傾斜
つき(壁面角度が80゜未満)になるように、異方性エ
ッチングを行う必要がある。これが必要なのは、均一な
付着、またはシード層で側壁を覆ってから金属をめっき
する場合、あるいはメタライゼーション全体をスパッタ
リングまたは電子線蒸着によって行う場合である。
【0012】異方性プロファイルは、低圧、低電力のR
IE条件で得られるが、そのエッチ速度が、下層の厚み
が半導体の応用例の場合の10倍になることもある薄膜
パッケージング技術で実際に適用するには低過ぎる。標
準のRIEプロセスに見られるこれらの制限のため、薄
膜パッケージングにおけるメタラジ・パターンは、通
常、乾式エッチングまたは標準のレジスト・リソグラフ
ィを使用するリフトオフ法によって形成される。RIE
に代わる代替方法は、ポリイミド誘電体内にバイア・パ
ターンをエッチングするためのレーザ融除である。しか
し、レーザ融除法はバイア・パターンの形成にはよく適
しているが、スループット、適切なマスクの入手可能
性、およびコストに関係する問題のために、高密度の配
線パターンに拡張することは容易ではない。
【0013】したがって、厚みが最高15μmの厚いポ
リイミド下層を垂直なまたは傾斜のある壁面プロファイ
ルでエッチングすることが必要な実際の応用分野で、高
いエッチ速度が得られるように、多層金属構造の製造中
にポリイミド皮膜をパターン形成する方法を提供し、さ
らに効率の高いプロセスを提供することが望ましい。ま
た、残渣のないRIEプロセスを提供することが望まし
い。
【0014】
【発明が解決しようとする課題】本発明の目的は、超小
型電子回路の製造中に、多層金属構造用のポリイミド誘
電体/パッシベーション層のパターン形成の方法および
性能を大幅に改善することにある。
【0015】本発明の他の目的は、垂直なまたは傾斜の
ある壁面プロファイルが得られるように、2層リソグラ
フィと併用してポリイミド下層にパターンを転写するた
めの、改良された乾式エッチ技術を提供することにあ
る。
【0016】本発明の他の目的は、クラスタ式製造に適
した高いエッチ速度(最高毎分5μmまで)でポリイミ
ド下層をパターン形成することにある。
【0017】本発明の他の目的は、ポリイミド下層中に
残渣のないパターンが形成されるような、乾式エッチ・
プロセスを提供することにある。
【0018】本発明の他の目的は、均一な金属シードの
付着、およびこれに続く金属とポリイミドの接着が改善
された金属めっきに適した、垂直壁面および傾斜のある
壁面プロファイルを有するポリイミド・パターンを得る
ためのエッチ・プロセス条件を提供することにある。
【0019】
【課題を解決するための手段】本発明によれば、薄膜多
層金属構造の製造中に、ポリイミド下層を通してパター
ンを転写する方法は、下記の工程からなる。まず、基板
上に硬化したポリイミド層を形成する。次に感光性シリ
コン含有重合体の薄いレジスト層をポリイミド下層の上
に塗布する。次に、レジスト層中のパターンを露光し現
像してレジスト・パターンを形成する。最後に、高密度
の異方性O2プラズマだけを使用して、レジスト・パタ
ーンをポリイミド下層中にエッチングする。
【0020】
【実施例】本発明の好ましい実施例に従ってポリイミド
皮膜をパターン形成するのに使用する好ましいポリイミ
ド下層は、ビフェニルテトラカルボン酸アンハイドライ
ドとp−フェニレンジアミンとを主成分とする(BPD
A−PDA)ポリアミン酸またはポリアミン酸エステル
前駆物質および関連する材料から誘導された、熱膨張率
の低い、平面TCE(熱膨張係数)が15ppm/℃未
満、好ましくは3ないし10ppm/℃のポリイミドで
ある。BPDA−PDA以外に、本発明の目的に適した
他のポリイミドには、BPDA−ベンジジン、3,
3',4,4'−ベンゾフェノンテトラカルボン酸ジアン
ハイドライドとp−フェニレンジアミン(BTDA−P
DA)から誘導されたものがある。このような組成物
は、米国特許第5115090号明細書に開示されてい
る。本発明に従って使用される代替ポリイミド下層に
は、ピロメリット酸アンハイドライド・オキシジアニリ
ン(PMDA−ODA)、BTDA−ODA、BPDA
−ODA、BTDA−APB−APAなどから誘導され
た、線TCE(熱膨張係数)が30ないし50ppm/
℃のものがある。さらに、本発明の代替実施例で、てポ
リイミド層のパターン形成と共にリフトオフ応用例で使
用する好ましいポリイミド下層は、XU293(チバ・
ガイギー社のBTDA−DAPIの商品名)、RC25
66(デュポン社の6FDA−ODAの商品名)および
関連材料などの可溶性ポリイミドである。
【0021】本発明の好ましい実施例によるポリイミド
下層のエッチング中に、O2エッチ・マスク・パターン
として使用する好ましい2層レジスト材料は、p−ヒド
ロキシベンジルシルセスキオキサンとp−メトキシベン
ジルシルセスキオキサンとp−(1−ナフトキノン−2
−ジアジド−4−スルホニルオキシ)−ベンジルシルセ
スキオキサンまたはp−(1−ナフトキノン−2−ジア
ジド−5−スルホニルオキシ)−ベンジルシルセスキオ
キサンの共重合体である。この化学物質を主体とするレ
ジスト材料は、米国特許出願第07/876277号明
細書に開示されている。この重合体をプロピレングリコ
ールモノメチルエーテルアセテート(PMアセテート)
に、固形分が15ないし25%になるように溶解し、
0.2μmのミリポア・フィルタで濾過して、レジスト
処方を形成する。
【0022】本発明の好ましい実施例に使用するRFI
プラズマ・エッチング・システム(図示せず)は、高周
波誘導(RFI)多極プラズマ加工装置を備えている。
このようなRFIプラズマ加工装置は、米国特許出願第
07/565851号明細書に開示されている。このR
FIプラズマ加工装置は、エッチングまたは付着処理あ
るいはその両方に使用される。
【0023】簡単に述べると、RFIプラズマ加工装置
は、プラズマ処理すべき表面を有する加工品を収納する
ための、外壁を有するプラズマ処理チェンバを含んでい
る。誘導磁界の供給源は、チェンバの外側に加工品とは
反対側にある。チェンバに印加された高周波(RF)誘
導磁界が、プラズマを発生させる。プラズマは、磁気双
極子によって生成される表面磁界によってチェンバの外
壁内に閉じ込められる。この表面磁界は、外壁に隣接す
る空間に限定される。高周波発生装置が、高周波によっ
て発生したバイアスを加工品に加える。
【0024】さらに、RFI加工装置のチェンバは、プ
ラズマに対して不活性な、または加工品を汚染しない材
料でライニングされている。誘導磁界供給源は、らせん
形または伸開線形の誘導コイルの形をとり、ライナ材料
の外側でチェンバの加工品と反対側にある。マニホール
ドが、チェンバへのガスの分布が均一になるように、チ
ェンバの周囲に配置されている。チェンバの表面とマニ
ホールドとから形成されるオリフィスが、マニホールド
からのガスを均一な圧力でチェンバのカバーの周囲に導
入する。
【0025】RFI加工装置で加工すべき加工品すなわ
ちウェーハは、背面をヘリウムで冷却した静電チャック
で定位置に保持することが好ましい。このような静電チ
ャックは、米国特許出願第07/694698号明細書
に開示されている。簡単に述べると、この静電チャック
は、ウェーハの前面を処理するとき、冷却ガスを使って
ウェーハの背面を冷却する手段を含んでいる。
【0026】図1ないし図3を参照して、本発明の好ま
しい実施例に従って、ポリイミド下層をパターン形成し
て多層薄膜構造10を形成する方法について説明する。
【0027】シリコン・ウェーハ22をまずO2プラズ
マで清浄化し、表面をγ−アミノプロピルトリエトキシ
シラン(A1100)の0.1%水溶液または水性エタ
ノール溶液でスピン塗布によって処理する。動粘度が3
0,000センチストークスで、固形分が14.7%
の、BPDA−PDAポリアミン酸のNMP溶液を、2
000rpmで45秒間スピン・コーティングし、85
℃で45分、150℃で45分、230℃で30分、3
00℃で30分、かつ350ないし400℃で60分ベ
ーキングして硬化させ、厚みが約10ないし12μmの
ポリイミド下層20を得る。特定の多層構造の応用例の
必要に応じて処理条件を変えて、厚みが最大50μmま
での下層を得ることができる。別法として、ポリアミン
酸エステル前駆物質のN−メチルピロリドン溶液をスピ
ン・コーティングした後、350ないし400℃までの
温度でベーキングまたは硬化させることにより、ウェー
ハ22上にポリイミド下層20を形成することもでき
る。
【0028】次に、ポジティブのシリコン含有2層レジ
スト24を、2000rpmで30秒間スピン・コーテ
ィングする。レジスト24は、p−ヒドロキシベンジル
シルセスキオキサンとp−メトキシベンジルシルセスキ
オキサンとp−(1−ナフトキノン−2−ジアジド−4
−スルホニルオキシ)−ベンジルシルセスキオキサンま
たはp−(1−ナフトキノン−2−ジアジド−5−スル
ホニルオキシ)−ベンジルシルセスキオキサンの共重合
体を、固形分が15ないし25%になるようにプロピレ
ングリコールモノメチルエーテルアセテート(PMアセ
テート)に溶解し、0.2μmのミリポア・フィルタで
濾過して生成したものが好ましい。同様に、2層レジス
ト24は、ネガティブの光学2層レジスト、X線レジス
ト、または電子線レジストを含むこともできる。レジス
ト24をスピン・コーティングした後、たとえば90℃
のホット・プレート上で2分間プリベーキングを行う。
別法として、レジスト24を85℃のオーブンで15な
いし20分間プリベーキングしてもよい。得られた上面
のレジスト24の厚みは0.50ないし0.75μmで
ある。
【0029】その後、所期のパターンを有するマスク2
6を通して、レジスト24を像に従って露光する。レジ
ストの露光および露光装置は、当技術分野で周知である
ので、本明細書では簡単にのみ述べる。たとえば、50
ないし100mJ/cm2の、i線(365nm)露光
線量を使用して露光を行うことができる。別法として、
マスク26を通して、g線(436nm)または広帯域
露光によりレジスト24を像に従って露光することもで
きる。次に、レジスト24を0.14NのTMAHで3
0ないし45秒間現像し、脱イオン水で洗浄し、N2
ブロー乾燥すると、パターン付きのレジスト28が形成
される(図2)。別法として、レジスト24を0.09
ないし0.11Nのテトラメチル水酸化アンモニウム
(TMAH)で60秒間現像し、脱イオン水で洗浄して
もよい。パターン付きのレジスト28を、120ないし
230℃のオーブンで30ないし60分間、現像後ベー
キングする。
【0030】次に、ウェーハ構造10を前述のRFI加
工装置に入れ、静電チャックにより定位置に保持する。
加工工程中、ウェーハ構造の温度は、前述のヘリウムで
背面を冷却した静電チャックによって制御できる。次
に、レジスト・パターン28をエッチ・マスクとして使
用して、ポリイミド下層20をエッチングする。O2
みのエッチャント・ガスを、好ましいエッチング条件で
厚いポリイミド下層20のエッチングに使用する。好ま
しい実施例では、RFI加工装置は下記の装置パラメー
タで、反応装置内に高密度のプラズマが発生するように
制御する。 誘導電力(13.56MHz): 500W 高周波バイアス(40MHz): 300W O2圧力: 2ミリトール ガス流量: 40cm3/分
【0031】ポリイミド層20のエッチングは、励起さ
れた化学種の発光の強さの変化を監視することによって
検出される終点から、5分間でほぼ完了することが観察
された。プラズマは終点検出後さらに20ないし30秒
間オンに保持する。これによりポリイミドのエッチ速度
は1.9ないし2.1μm/分となり、レジスト・マス
ク28の損傷も、レジスト像の変形も検出されない。さ
らに、エッチングしたパターンの走査型電子顕微鏡検査
により、残渣のないわずかに傾斜したプロファイルが観
察された。図4ないし図7は、上面にレジスト・マスク
28が残っているエッチングされたパターンの走査型電
子顕微鏡(SEM)写真を示す。
【0032】表1は、様々なエッチ・パラメータの代表
的な組合せと、得られたエッチ速度を示す。パターン付
きレジスト28のパターン・ファクタは、約50ないし
60%であった。高密度プラズマは、このエッチング条
件で厚いポリイミド下層20をエッチングするための、
2エッチャント・ガスのみを含有する。
【表1】 I II III IV 誘導電力(W) 500 400 500 200 高周波バイアス(W) 300 200 100 200 チェンバ圧力(ミリトール) 2 2 1 2 ガス流量(cm3/分) 40 40 20 40 エッチ速度(μm/分) 1.9 1.5 1.4 1.2 〜2.1 〜1.8 〜1.5
【0033】どの場合も、残渣のない、必要に応じてほ
ぼ垂直なまたは傾斜した壁面を有する像が得られた(図
3参照)。これらの高密度RFIエッチング条件によ
り、マスクの完全性が損なわれたり、パターンの変形が
生じたりすることはないことが分かった。さらに、乾式
エッチングのどの段階でも、下層の亀裂やひびの問題は
ない。また、ウェーハに600ないし1000Wの範囲
の高い誘導電力、および高周波バイアスを印加すると、
5μm/分のエッチ速度が得られる。
【0034】したがって、本発明によって多層薄膜構造
10を製造する好ましい方法は、下記の工程からなる。 (a)シリコン・ウェーハ22またはセラミック基板上
に完全に硬化したポリイミド層20(厚み最大15μm
まで)を形成し、ポリイミド下層の上に感光性シリコン
含有重合体の薄い層24を塗布する。 (b)標準の露光/溶剤現像法によりレジスト層24を
パターン形成する。 (c)40MHzの電力で高周波バイアスを印加し、背
面を冷却したウェーハまたは基板22の反対側にある高
周波コイル(13.56MHz)で駆動される高周波誘
導装置で、高密度異方性O2プラズマを使用して、レジ
スト・パターン28をポリイミド下層20中にエッチン
グによって転写する。1ないし3μm/分のエッチ速度
と、垂直なまたは傾斜した壁面プロファイルを得るため
の好ましいエッチ・パラメータは、下記のとおりであ
る。 誘導電力(らせんに対して): 300〜500W 高周波バイアス: 100〜300W チェンバ圧力: 1〜2ミリトール ガス流量: 40cm3/分
【0035】図3に示すウェーハ22は、薄いクロム
(Cr)の接着層を付着させた後、厚み1ないし2μm
の銅(Cu)を付着させてシード層を形成させることに
よってさらに加工することができる。その後、ウェーハ
を銅めっきし、化学機械式研磨を行って、ポリイミドの
誘電体皮膜中に埋め込まれた金属パターンを形成させる
ことができる。別法として、銅めっきの代りにスパッタ
リングまたは蒸着によってメタライゼーション全体(C
r/Cu)を付着させてもよい。
【0036】厚いポリイミド下層20のエッチング中
に、ウェーハ22に高周波バイアスを印加しないと、エ
ッチ速度がわずかに遅くなる。表2に、ウェーハに高周
波バイアスを印加せずに、本発明に従ってエッチングし
た場合のウェーハ上のブランケット・ポリイミド皮膜で
得られる代表的なエッチ速度を示す。本発明の方法を使
用して、RFI装置中で高密度O2プラズマを使用し、
高周波バイアスを使用して、または使用しないで得られ
るエッチ速度は、O2高圧RIE装置を使用して得られ
る最大0.5μm/分までのエッチ速度より大きいこと
に留意されたい。
【表2】 V VI VII VIII 誘導電力(W) 500 500 1000 1000 チェンバ圧力(ミリトール) 4 9 4 9 ガス流量(cm3/分) 40 100 40 100 エッチ速度(μm/分) 1.2 1.3 1.8 3.1
【0037】次に、図8ないし図11を参照して、図1
ないし図3に関して述べたのと同様なO2高周波誘導プ
ラズマ・エッチ・プロセスによってパターン形成したポ
リイミド下層32を含む多層金属構造30の製造中に、
ポリイミド皮膜をパターン形成する本発明の他の実施例
について説明する。この代替実施例は、好ましい実施例
とは、ポリイミド下層32、バリア層34、およびレジ
スト層36からなる3層レジスト・スタックを使用する
点で異なる。レジスト36は、ノボラック・ジアゾナフ
トキノンを主体とする従来のどんな処方でもよい。バリ
ア層34は、プラズマ付着させた酸化シリコンまたは窒
化シリコン、スピン・コーティングした有機シリコン重
合体、またはプラズマ重合した有機シリコンを含めて、
周知のどんな材料でもよい。たとえば、ポリイミド層3
2は、リフトオフ・メタライゼーションに有用な可溶性
ポリイミド下層を備えることができる。ポリイミド層3
2は、好ましい実施例と同様に、基板38上に形成す
る。基板38は、たとえば、シリコン・ウェーハで形成
することができる。次にポリイミド層32上にバリア層
34とレジスト36を形成する(図8)。次に、レジス
ト36を、所期のパターンを有するマスク40を通して
像に従って露光する(図8)。次に、露光したレジスト
36を現像して、パターン付きレジスト42を形成する
(図9)。その後、CF4または/O2などの適当なエッ
チャントを使ってCF4バリア層34をエッチングし
て、パターン付きのバリア44を形成する(図10)。
続いて、エッチャント・ガスとしてO2のみを使用し
て、RFI高密度プラズマ加工装置で、好ましい実施例
で使用したものと同様のエッチ条件で、厚いポリイミド
下層32のエッチングを行う。代替実施例では、ウェー
ハまたは基板にバイアスを印加せずに、O2RFIエッ
チングを使用して、金属リフトオフに適したアンダーカ
ットを有する等方性プロファイル(図11)が得られ
る。これらの条件下では、エッチ速度は僅かに遅いが、
それでも従来の高圧RIEのエッチ速度より2〜3倍速
い。
【0038】次に、図12ないし図14を参照して、本
発明の第2の実施例による、多層薄膜構造50の製造中
におけるセラミック基板上のポリイミド誘電体のパター
ン形成について説明する。基板52は、銅のバイアを有
するセラミック基板で、銅バイアは、設計に応じて、銅
バイア54など選択的に位置決めされる。さらに、基板
52は、Cr/Cu/Crのキャプチャ・パッド56な
ど、銅バイア上に位置するCr/Cu/Crのキャプチ
ャ・パッドを有する。次に、完全に硬化した厚みが14
ないし15μmのBPDA−PDAの皮膜58を、基板
52上に形成し、最終の厚みが9ないし10μmのほぼ
平坦な表面となるように研磨する。ポリイミド層58の
上面に、厚みが約700ないし1000ÅのプラズマC
VDテトラエトキシシラン(TEOS)の薄い層60を
付着させて、O2エッチ・ストップ層を形成する。次
に、O2反応性イオン・エッチングを1分間行ってこの
表面を活性化させ、接着促進剤としてγ−アミノプロピ
ルトリエトキシシラン(A1100)の0.1%水性エ
タノール溶液をスピン・コーティングする。次に、エッ
チ・ストップ層60の上に、BPDA−PDAポリイミ
ドの第2の層62を、完全に硬化した後のポリイミドの
厚みが5ないし7μmになるように形成する。続いて、
厚みが5000ないし10,000Åの範囲、好ましく
は7000Åのポジティブのシリコン含有レジスト64
を塗布する(図12)。ポジティブのシリコン含有レジ
スト64と、ポリイミド層62が、後のO2−RFI高
密度プラズマ・エッチング用の2層レジスト構造を形成
する。次に、レジスト64を、好ましい実施例と同様に
リソグラフィ処理して、所期の配線パターン用のパター
ン付きレジスト層66を形成する。下層のTEOS層6
0をエッチ・ストップとして使ってレジスト・パターン
66を上面のポリイミド62中に複写するには、好まし
い実施例で述べたO2−RFI高密度プラズマ・エッチ
ングを使用する。ポリイミド層62のO2−RFIエッ
チングにより、図13に示すような、わずかに傾斜した
プロファイルが形成される。O2−RFI高密度プラズ
マ・エッチングを行ったポリイミド層62のSEM写真
を図15および図16に示す。続いて、TEOSバリア
層60の所期の露出した部分68をレーザ融除によって
エッチングする。このレーザ融除によるエッチングを底
部ポリイミド層まで通して行ってバイア・パターンをエ
ッチングすることができる。別法として、エッチ・スト
ップ層60は所期の露出した部分68をフッ素含有プラ
ズマ(CF4またはCF4/O2)にさらした後、O2−R
FIエッチングにより、パターンを下部ポリイミド層に
転写することによってパターン形成することができる。
シリコン含有レジスト66をCF4またはCF4/O2
さらすと、厚みの一部が減少する。しかし、レジスト6
6の厚みの大部分はそのまま残り、O2−RFIエッチ
ングによりポリイミド層62を劣化させずに厚いポリイ
ミド層58への転写を行うことができる。
【0039】次にめっき用に薄い銅の接着層と1ないし
2μmの銅のシード層をスパッタリングによって付着さ
せることにより、2層の間にバリアを有するエッチング
した2層ポリイミド・スタックをメタライズすることが
できる。同様に銅70全体をスパッタリング付着させ
て、パターン付き2層スタックの厚み全体を充填させる
ことによってメタライゼーションを行うこともできる。
それに続いて、金属回路パターンが、ポリイミド層62
の上面と同じ高さになるまで化学機械式研磨を行う。
【0040】次に図17ないし図19を参照して、本発
明の第3の代替実施例による、多層薄膜80の製造中に
おけるセラミック基板上のポリイミド誘電体のパターン
形成について説明する。基板82は、銅のバイアを有す
るセラミック基板で、銅バイアは、設計に応じて、銅バ
イア84など、選択的に位置決めされる。さらに、基板
82は、Cr/Cu/Crのキャプチャ・パッド86な
ど、銅バイア上に位置するCr/Cu/Crのキャプチ
ャ・パッドを有する。次に、完全に硬化した厚みが14
ないし15μmのBPDA−PDAの皮膜88を、基板
82上に形成し、最終の厚みが9ないし10μmのほぼ
平坦な表面となるように研磨する。上記第2の代替実施
例に関して述べた工程を使用して、金属バイア90を形
成する。平坦化した表面92上に、約200ないし40
0ÅのTi、Al、Cr、またはCuの薄い層94を付
着させて、第1の金属層を形成する。金属層94は、同
様にスパッタリングまたは蒸着によって形成することも
できる。次に、リフトオフ・ポリイミド層96およびポ
ジティブのシリコン含有レジスト98を、上記の方法を
使って金属層94の上面に形成する。ポジティブのシリ
コン含有レジスト98と、レジスト層96は、このよう
にして、後のO2−RFI高密度プラズマ・エッチング
および残渣のない像の形成のための2層レジスト構造を
形成する。したがって、レジスト98をリソグラフィ処
理して、所期の配線パターン用のパターン付きレジスト
層が得られる。次に、ポリイミド下層をO2−RFIプ
ラズマ・エッチングによってパターン形成する。この例
では、下層ポリイミド中へのレジスト・パターンの複写
は、静電チャックを使用しないで、O2−RFI高密度
プラズマ・エッチングによって行うことができる。これ
は、ウェーハの場合より背面の冷却の効果が低いが、
0.8ないし1.1μm/分のポリイミドのエッチ速度
が得られる。0.8ないし1.1μm/分のエッチ速度
を得るために下記のパラメータを使用した。 誘導電力(13.56MHz): 400W 高周波バイアス(40MHz): 200W O2圧力: 2ミリトール ガス流量: 40cm3/分
【0041】終点を検出した後、O2プラズマをさらに
30秒間オンに保持する。続いて第2の金属100を付
着させた後、レジスト98およびポリイミド層96を除
去する。次に、第2の金属100をマスクとして使っ
て、標準の湿式エッチング法により金属層94のエッチ
ングを行う。この場合も2層レジスト構造を使用して、
ポリイミド層104中に残渣のない像102を形成する
ことができる(図19参照)。したがって、本発明によ
るO2−RFI高密度プラズマ・エッチングの連続工程
で多層金属構造を形成して、所定のマスク・パターンを
ポリイミド下層中に複写し、垂直なまたは傾斜した壁面
プロファイルを有する残渣のない像を形成することがで
きる。次に、200ないし400Åのクロムの接着層と
15ないし18μmの銅をスパッタリングによって付着
させた後、化学機械式研磨を行って、ポリイミド絶縁体
中に埋め込まれた金属バイア・パターンを有する平坦化
した構造を形成することができる。同様に、メタラジ全
体を乾式プロセスで付着させた後、化学機械式研磨を行
って、ポリイミド絶縁体中に埋め込まれた金属回路を有
する平坦化した構造を形成することができる。
【0042】
【発明の効果】以上述べたように、多層金属構造の製造
中に、垂直なまたは傾斜した壁面プロファイルを有する
厚みが最大で50μmまでの厚いポリイミド下層をエッ
チングするための、エッチ速度が速い、ポリイミド皮膜
をパターン形成する方法が提供され、さらに、効率の高
いプロセスが提供される。さらにこの方法によれば、残
渣のない像が提供される。
【図面の簡単な説明】
【図1】本発明の好ましい実施例による2層レジスト構
造を使用したポリイミド皮膜のパターン形成を示す図で
ある。
【図2】本発明の好ましい実施例による2層レジスト構
造を使用したポリイミド皮膜のパターン形成を示す図で
ある。
【図3】本発明の好ましい実施例による2層レジスト構
造を使用したポリイミド皮膜のパターン形成を示す図で
ある。
【図4】本発明の好ましい実施例によってパターン形成
したポリイミド皮膜のSEM写真を示す図である。
【図5】本発明の好ましい実施例によってパターン形成
したポリイミド皮膜のSEM写真を示す図である。
【図6】本発明の好ましい実施例によってパターン形成
したポリイミド皮膜のSEM写真を示す図である。
【図7】本発明の好ましい実施例によってパターン形成
したポリイミド皮膜のSEM写真を示す図である。
【図8】本発明の代替実施例による3層レジスト構造を
使用したポリイミド皮膜のパターン形成を示す図であ
る。
【図9】本発明の代替実施例による3層レジスト構造を
使用したポリイミド皮膜のパターン形成を示す図であ
る。
【図10】本発明の代替実施例による3層レジスト構造
を使用したポリイミド皮膜のパターン形成を示す図であ
る。
【図11】本発明の代替実施例による3層レジスト構造
を使用したポリイミド皮膜のパターン形成を示す図であ
る。
【図12】本発明の他の代替実施例による多層レジスト
構造を使用したポリイミド皮膜のパターン形成を示す図
である。
【図13】本発明の他の代替実施例による多層レジスト
構造を使用したポリイミド皮膜のパターン形成を示す図
である。
【図14】本発明の他の代替実施例による多層レジスト
構造を使用したポリイミド皮膜のパターン形成を示す図
である。
【図15】本発明の代替実施例によってパターン形成し
たポリイミド皮膜のSEM写真である。
【図16】本発明の代替実施例によってパターン形成し
たポリイミド皮膜のSEM写真である。
【図17】本発明のさらに別の代替実施例による2層レ
ジスト構造を使用したポリイミド皮膜のパターン形成を
示す図である。
【図18】本発明のさらに別の代替実施例による2層レ
ジスト構造を使用したポリイミド皮膜のパターン形成を
示す図である。
【図19】本発明のさらに別の代替実施例による2層レ
ジスト構造を使用したポリイミド皮膜のパターン形成を
示す図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ブライアン・ヘンリー・デシレッツ アメリカ合衆国12590 ニューヨーク州 ワッピンガーズ・フォールズ レーク・オ ニアド・ドライブ 6 (72)発明者 ジョン・カート・フォスター アメリカ合衆国12603 ニューヨーク州 ポーキープシー マロニー・ロード 11 (72)発明者 キャスリーン・カレン・マッコーマク アメリカ合衆国12533 ニューヨーク州 ホープウェル・ジャンクション チェルシ ー・コーヴ・ドライブ 8107

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】薄膜多層金属構造の製造中に、ポリイミド
    層にパターンを転写する方法において、 a)基板上に硬化させた厚いポリイミド層を形成する工
    程と、 b)上記ポリイミド層の上に感光性シリコン含有重合体
    の薄いレジスト層を塗布する工程と、 c)上記レジスト層に所定のレジスト・パターンを形成
    する工程と、 d)高密度異方性O2プラズマのみを使用して上記ポリ
    イミド層に上記レジスト・パターンのエッチングをする
    工程とを含む方法。
  2. 【請求項2】工程d)の高密度O2プラズマを、高周波
    誘導によって発生させることを特徴とする、請求項1の
    方法。
  3. 【請求項3】工程d)のエッチングを、高周波コイルに
    100ないし500Wの範囲の誘導電力を供給し、基板
    に100ないし300Wの範囲の高周波バイアスを供給
    し、チャンバ内の圧力を1ないし2ミリトールの範囲と
    し、ガス流量を10ないし40(cm3/分)の範囲と
    して高周波誘導反応チェンバ中で行うことを特徴とす
    る、請求項2の方法。
  4. 【請求項4】工程a)のポリイミド層が、厚みが最大で
    50μmまでの完全に硬化した誘電体/パッシベーショ
    ン層を備えることを特徴とする、請求項2の方法。
  5. 【請求項5】工程a)のポリイミド層が、薄膜多層金属
    構造の製造中においてリフトオフ・メタライゼーション
    に適した、厚みが最大で15μmまでの可溶性ポリイミ
    ド層を備えることを特徴とする、請求項2の方法。
  6. 【請求項6】工程d)が、最大で毎分5μmまでのエッ
    チング速度でレジスト・パターンをポリイミド層にエッ
    チングすることを特徴とする、請求項2の方法。
  7. 【請求項7】薄膜多層金属構造の製造中にポリイミド層
    を通してパターンを転写する方法において、 a)基板上に硬化させた厚いポリイミド層を形成する工
    程と、 b)上記ポリイミド層の上にシリコン含有2層レジスト
    を塗布する工程と、 c)上記2層レジスト層を介してパターンを露光し現像
    して、上記ポリイミド層中に所期の垂直なまたは傾斜し
    た側壁断面形状を得るために使用するレジスト・パター
    ンを形成する工程と、 d)高密度異方性O2プラズマのみを使用して上記ポリ
    イミド層に上記レジスト・パターンのエッチングをし
    て、所期の垂直なまたは傾斜した側壁断面形状を得る工
    程とを含む方法。
  8. 【請求項8】工程b)の2層レジストが、i)下層に比
    べて耐O2エッチング性が高く、ii)熱安定性が高く、i
    ii)ガラス転移温度が高い、シリコン含有感光性重合体
    を備えることを特徴とする、請求項7の方法。
  9. 【請求項9】さらに、 e)薄いCrの接着層を付着させる工程と、 f)1ないし2μmの範囲の薄いCu層を付着させて、
    シード層を形成する工程と、 g)基板上のパターン付きポリイミドを銅メッキあるい
    はスパッタリングし、化学機械式研磨して、ポリイミド
    誘電体皮膜中に埋め込まれた金属パターンを形成する工
    程とを含む、請求項1の方法。
JP19665393A 1992-07-31 1993-06-23 多層金属構造の製造中におけるポリイミド皮膜のパターン形成方法 Pending JPH0697128A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US92289192A 1992-07-31 1992-07-31
US922891 1992-07-31

Publications (1)

Publication Number Publication Date
JPH0697128A true JPH0697128A (ja) 1994-04-08

Family

ID=25447723

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19665393A Pending JPH0697128A (ja) 1992-07-31 1993-06-23 多層金属構造の製造中におけるポリイミド皮膜のパターン形成方法

Country Status (1)

Country Link
JP (1) JPH0697128A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004200659A (ja) * 2002-12-13 2004-07-15 Hynix Semiconductor Inc 微細パターン形成方法
KR101234393B1 (ko) * 2005-03-29 2013-02-18 후지필름 가부시키가이샤 전사 재료, 이를 이용한 액정 셀 기판의 제조 방법 및 액정표시 장치
JP2019029556A (ja) * 2017-08-01 2019-02-21 旭化成株式会社 半導体装置、及びその製造方法
CN111952169A (zh) * 2020-08-21 2020-11-17 北京北方华创微电子装备有限公司 聚酰亚胺刻蚀方法
KR20210070260A (ko) * 2017-08-01 2021-06-14 아사히 가세이 가부시키가이샤 반도체 장치, 및 그 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62185325A (ja) * 1986-01-31 1987-08-13 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション リフト・オフ法
JPH03268427A (ja) * 1990-03-19 1991-11-29 Hitachi Ltd 有機樹脂膜のパターン形成方法及び多層配線基板の製造方法
JPH0488174A (ja) * 1990-08-01 1992-03-23 Anelva Corp 表面処理方法および装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62185325A (ja) * 1986-01-31 1987-08-13 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション リフト・オフ法
JPH03268427A (ja) * 1990-03-19 1991-11-29 Hitachi Ltd 有機樹脂膜のパターン形成方法及び多層配線基板の製造方法
JPH0488174A (ja) * 1990-08-01 1992-03-23 Anelva Corp 表面処理方法および装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004200659A (ja) * 2002-12-13 2004-07-15 Hynix Semiconductor Inc 微細パターン形成方法
JP4574976B2 (ja) * 2002-12-13 2010-11-04 株式会社ハイニックスセミコンダクター 微細パターン形成方法
KR101234393B1 (ko) * 2005-03-29 2013-02-18 후지필름 가부시키가이샤 전사 재료, 이를 이용한 액정 셀 기판의 제조 방법 및 액정표시 장치
JP2019029556A (ja) * 2017-08-01 2019-02-21 旭化成株式会社 半導体装置、及びその製造方法
KR20210070260A (ko) * 2017-08-01 2021-06-14 아사히 가세이 가부시키가이샤 반도체 장치, 및 그 제조 방법
CN111952169A (zh) * 2020-08-21 2020-11-17 北京北方华创微电子装备有限公司 聚酰亚胺刻蚀方法

Similar Documents

Publication Publication Date Title
US4692205A (en) Silicon-containing polyimides as oxygen etch stop and dual dielectric coatings
USRE41697E1 (en) Method of forming planarized coatings on contact hole patterns of various duty ratios
US5470693A (en) Method of forming patterned polyimide films
JP2744875B2 (ja) 感光性ケイ素含有レジスト組成物及びその使用方法
EP0046525B1 (en) Planar multi-level metal-insulator structure comprising a substrate, a conductive interconnection pattern and a superposed conductive structure and a method to form such a structure
US5277749A (en) Methods and apparatus for relieving stress and resisting stencil delamination when performing lift-off processes that utilize high stress metals and/or multiple evaporation steps
JPH0642471B2 (ja) パターン形成方法
US7718345B2 (en) Composite photoresist structure
JPS613411A (ja) リフトオフ処理方法
JP2000260870A (ja) ドライエッチングを用いた半導体装置の製造方法
EP0527100A2 (en) Low TCE polyimides as improved insulator in multilayer interconnected structures
JPH08213390A (ja) 半導体加工片の処理方法
US4447824A (en) Planar multi-level metal process with built-in etch stop
US6355979B2 (en) Hard mask for copper plasma etch
US5393709A (en) Method of making stress released VLSI structure by the formation of porous intermetal layer
JP2003163265A (ja) 配線構造およびその製造方法
JPH0697128A (ja) 多層金属構造の製造中におけるポリイミド皮膜のパターン形成方法
EP0150403B1 (en) Multilevel metal structure and process for making same
JPH07211616A (ja) 微細パターン形成方法
JPH08222550A (ja) 塗布絶縁膜の平坦化方法
JP4675450B2 (ja) 薄膜パターンの形成方法
Gupta et al. Trilayer Resist Processing Using Spin-On Glass Intermediate Layers
JP2783898B2 (ja) 半導体装置の製造方法
JPH05265224A (ja) 三層レジスト法によるパターン形成方法
Marriott et al. A Method For Generating Sloped Contact Holes Using A Cantilever Resist Structure