JPH08222550A - 塗布絶縁膜の平坦化方法 - Google Patents

塗布絶縁膜の平坦化方法

Info

Publication number
JPH08222550A
JPH08222550A JP2852795A JP2852795A JPH08222550A JP H08222550 A JPH08222550 A JP H08222550A JP 2852795 A JP2852795 A JP 2852795A JP 2852795 A JP2852795 A JP 2852795A JP H08222550 A JPH08222550 A JP H08222550A
Authority
JP
Japan
Prior art keywords
insulating film
polymer layer
organic polymer
coating
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2852795A
Other languages
English (en)
Inventor
Junichi Sato
淳一 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2852795A priority Critical patent/JPH08222550A/ja
Publication of JPH08222550A publication Critical patent/JPH08222550A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【目的】 SOG等の塗布絶縁膜の基板周縁部の肉厚部
の、簡便かつ確実な除去方法を提供する。 【構成】 塗布絶縁膜6上に有機高分子層7を形成し、
エッジリンスにより基板周縁部の有機高分子層7を除去
する。この有機高分子層7をマスクに、塗布絶縁膜6を
エッチング除去する。この段階で有機高分子層7と塗布
絶縁膜6の等速エッチバックを施してもよい。また有機
高分子層を全面的に除去した後に、塗布絶縁膜の無機化
や緻密化の熱処理を施してもよい。 【効果】 有機高分子層の周縁部の除去はエッジリンス
を採用するので、リソグラフィを用いることなく、極め
て簡便である。塗布絶縁膜の周縁肉厚部はエッチングに
より除去するので、確実に除去できる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置等の製造分野
で適用される塗布絶縁膜の平坦化方法に関し、更に詳し
くは、回転塗布により形成される、基板周縁部の塗布絶
縁膜の肉厚部分を確実かつ簡単に除去することが可能な
塗布絶縁膜の平坦化方法に関する。
【0002】
【従来の技術】LSI等の半導体装置の高集積度化が進
展するに伴い、内部配線のデザインルールは益々微細化
し、しかも多層化の方向に向かっている。かかる高集積
度化は、半導体装置の高性能化に寄与する一方、その信
頼性を低下させる原因となる虞れもある。これは、下層
配線上に形成する層間絶縁膜の段差が大きくかつ急峻と
なることにより、さらにこの層間絶縁膜上に形成する上
層配線のステップカバレッジや加工精度に問題を生じる
ことによる。さらに、高段差下地上のレジスト層のリソ
グラフィにおいては、近年の露光光の短波長化によるD
OF(Depthof Focus)マージンの低下も
あり、レジストマスクのパターニング精度に悪影響をお
よぼす。したがって層間絶縁膜の平坦化は、高集積度の
半導体装置の信頼性を向上するために是非とも確立して
おかなければならないキープロセスの一つである。
【0003】従来より、半導体装置の層間絶縁膜の平坦
化には、SOG(Spin onGlass)のスピン
コーティングによる塗布絶縁膜が、その簡便さから広く
実用化されている。SOGは、シラノール結合(Si−
OH結合)を少なくとも1つ分子内に有するシリコン化
合物を主成分とし、これをアルコール等の溶媒に溶解し
た塗布液、あるいはこの塗布液を塗布後焼成した絶縁膜
の総称である。SOGは無機SOGと有機SOGとに大
別され、各々特徴を有している。このうち無機SOG
は、分子内に有機基を有しないシリコン化合物、一例と
してSi(OH)4 を主成分とするものである。膜中に
有機成分がないので1000℃程度の高温熱処理が可能
であり、膜質は熱酸化によるSiO2 に近く、緻密で良
好である。しかし膜厚を500nm程度以上に厚くする
と熱処理時に堆積収縮やクラックが入りやすい。このた
め薄い塗布絶縁膜しか実用化できず、高段差下地の平坦
化には不向きである。
【0004】他方の有機SOGは、分子内に有機基を有
するシリコン化合物であるRn Si(OH)4-n (Rは
アルキル基、アルコキシ基等の有機基、nは1〜4の自
然数を表す)を主成分とするものである。有機成分を有
するため厚く塗布しても膜中にクラックが入りにくく、
また高段差の下地であっても平坦化の効果は良好であ
る。しかしながら、有機成分の熱分解を避けるために
は、熱処理温度は例えば500℃以下の比較的低温が要
求され、膜質や、隣接するAl系金属等の配線材料の耐
腐食性に関しては不十分である。このため、有機SOG
は成膜後のエッチバック工程と組み合わせ、下地基板の
段差凹部のみに残し、さらにCVD等で膜質のよい絶縁
膜を積み増す等の対策が採られる。また近年では有機S
OG塗布膜の無機化による膜質の向上も試みられてい
る。すなわち、有機SOG塗布膜を酸化雰囲気中で85
0℃程度の熱処理を施し、有機基をCO2 やH2 Oとし
て脱離するとともに、残ったシリコン原子をSiO2
するものである。塗布絶縁膜としては、SOGの他にも
耐熱性高分子であるポリイミド等が用いられる場合もあ
る。
【0005】SOG等の塗布絶縁膜は、このようにして
特性を補いつつ実用に供されているのが現状である。し
かしながら、スピンコーティングにまつわる問題は依然
として残る。それは、遠心力や表面張力により、基板周
縁部の塗布絶縁膜の膜厚が基板中央部よりも厚く形成さ
れる問題である。これはエッジビルトアップ現象等と呼
称され、この部分では後の熱処理時にクラックが入り易
い。また塗布絶縁膜成膜後の基板の取り扱いに際し、キ
ャリア等の治具に基板周縁部の肉厚部が接触してこの部
分の厚い塗布絶縁膜が削られたり剥離し、パーティクル
汚染の原因となる。したがって、半導体装置等の製造プ
ロセスの歩留りや、信頼性を低下する懸念がある。
【0006】基板周縁部の塗布絶縁膜の除去方法とし
て、スピンコーティング後、熱処理前にエッジリンスを
施す方法がある。しかし塗布絶縁膜は粘度が大きいので
エッジリンスでは安定な除去は困難であり、たとえ除去
できても新たに周縁内側部に肉厚部分が形成される場合
があった。
【0007】基板周縁部の塗布絶縁膜の他の除去方法と
して、塗布絶縁膜上全面にレジスト層を形成後露光、現
像して基板周縁部分のレジスト層を除去し、このレジス
ト層をマスクに基板周縁部の塗布絶縁膜をエッチングす
る方法もある。この方法は確実に基板周縁部の塗布絶縁
膜を除去できるが、露光、現像等のプロセスの追加が必
要であり、塗布絶縁膜による平坦化の特長であるプロセ
スの簡便さが相殺される結果となる。
【0008】
【発明が解決しようとする課題】本発明の課題は上述し
た従来技術の諸問題点を解決することであり、SOG等
の塗布絶縁膜の基板周縁部の肉厚部を、簡便かつ確実な
手段で除去できる塗布絶縁膜の平坦化方法を提供するこ
とである。
【0009】本発明の他の課題は、塗布絶縁膜のクラッ
クを防止し、またパーティクル汚染の虞れのない、信頼
性の高い半導体等の製造プロセスを実現しうる、塗布絶
縁膜の平坦化方法を提供することである。
【0010】
【課題を解決するための手段】本発明の塗布絶縁膜の平
坦化方法は、上述の課題を解決するために発案したもの
である。すなわち、基板上に塗布絶縁膜を回転塗布し、
基板周縁部の塗布絶縁膜の肉厚部を選択的に除去する塗
布絶縁膜の平坦化方法であって、塗布絶縁膜上全面に有
機高分子層を形成する工程と、基板周縁部の有機高分子
層をエッジリンスにより選択的に除去する工程と、有機
高分子層から露出する塗布絶縁膜を選択的にエッチング
除去する工程をこの順に施すことを特徴とするものであ
る。
【0011】また本発明の塗布絶縁膜の平坦化方法は、
上述した有機高分子層から露出する該塗布絶縁膜を選択
的にエッチング除去する工程の後に、さらに、有機高分
子層を除去する工程と、塗布絶縁膜に熱処理施す工程を
この順に施すことを特徴とするものである。
【0012】この有機高分子層を除去する工程は、有機
高分子層と塗布絶縁膜を等速エッチバックする工程であ
ってもよい。本発明で用いる有機高分子層は、通常のレ
ジストあるいは感光性のない一般的な高分子材料により
形成してよい。ただし、架橋反応により硬化した有機高
分子層は、エッジリンスによる除去が困難であるので、
これを除外する。
【0013】
【作用】本発明の塗布絶縁膜の平坦化方法の骨子は、基
板周縁部の塗布絶縁膜の肉厚部を選択的に除去する手段
として、有機高分子層をマスクとしてエッチング除去す
る際に、有機高分子層の基板周縁部をエッジリンスによ
り選択的に除去し、これをマスクとして塗布絶縁膜をエ
ッチング除去する点にある。
【0014】従来の塗布絶縁膜の平坦化方法として、す
でに述べたように塗布絶縁膜上全面に形成したレジスト
層に選択的に露光および現像処理を施して基板周縁部の
レジスト層を除去し、これをマスクに基板周縁部の塗布
絶縁膜を除去することは行われていた。本発明において
は、基板周縁部の有機高分子層の除去手段として露光現
像によらず、エッジリンスという簡便な手段を採用して
プロセスの複雑化を排除した。
【0015】先述したように、塗布絶縁膜のスピンコー
ティング後熱処理前に、塗布絶縁膜自体をエッジリンス
して周縁肉厚部を除去する試みはあった。しかしこの場
合には、SOG等の基本的に粘稠な塗布膜を直接エッジ
リンスしなければならず、安定な除去は困難であり、た
とえ除去できても新たに基板周縁内部に肉厚部分が形成
される場合もあった。本発明では、エッジリンスで除去
する塗布層はレジスト等有機高分子層であるので、SO
G等よりは粘度は格段に小さく、周縁部のみの除去は問
題なく達成される。また有機高分子層のエッジリンスに
際し、基板周縁内部に有機高分子層の肉厚部分が新たに
形成されたとしても、有機高分子層は最終的には除去す
るものであり、またマスクとしての機能に悪影響を与え
ることはない。このようにして、基板周縁部が選択的に
エッジリンス除去された有機高分子層をマスクとし、こ
の有機高分子層から露出した塗布絶縁膜をエッチングす
ることにより、基板周縁部の塗布絶縁膜の肉厚部を確実
に除去し、平坦化を達成することが可能となる。
【0016】本発明の請求項2の方法によれば、基板周
縁部の塗布絶縁膜をエッチング除去した後、エッチング
マスクとしての機能を果たした有機高分子層を除去し、
さらに塗布絶縁膜に熱処理を施している。この方法によ
れば、この段階での熱処理により、塗布絶縁膜を無機化
処理あるいは緻密化処理を施すことができる。一方エッ
チングする段階においては、塗布絶縁膜は無機化処理あ
るいは緻密化される前であるから膜質は弱く、容易にエ
ッチングすることが可能で、平坦化の簡便性に寄与す
る。
【0017】本発明の請求項3の方法では、基板周縁部
の塗布絶縁膜をエッチング除去した後、さらに有機高分
子層と塗布絶縁膜のエッチングレートが等速となる条件
でエッチバックする。この方法によれば、有機高分子層
の表面モホロジが塗布絶縁膜に転写され、塗布絶縁膜の
基板中央部分でのバルク平坦性がさらに向上する。すな
わち、有機高分子層はもともと平坦化を目的として形成
された塗布絶縁膜の上にさらにスピンコーティング等の
手段で形成したものであるから、表面の平坦性は優秀で
ある。そこでこの表面モホロジを利用し、等速エッチバ
ックにより塗布絶縁膜に転写することにより、塗布絶縁
膜のバルク平坦性を向上することが可能となるのであ
る。この後、塗布絶縁膜に熱処理を加えれば無機化処理
あるいは緻密化処理により膜質の向上を図ることができ
る。
【0018】
【実施例】以下、本発明の具体的実施例につき、図1お
よび図2(a)〜(e)を参照して説明する。以下の実
施例では、Al系金属配線上の層間絶縁膜に塗布絶縁膜
を適用し、これを平坦化する場合を例にとって説明を加
える。試料として、例えば8インチ径のシリコン等の半
導体基板2上にSiO2 等の絶縁膜3、下層配線である
Al系金属配線4、およびSiO2 からなる下層層間絶
縁膜4を順次形成したものを用いた。図1に示すこの試
料を単に基板1と称することとする。図1は基板1の一
部の拡大断面図である。Al系金属配線4は例えば50
0nmの厚さにスパッタリングにより堆積し、0.35
nmのラインアンドスペースの形状にパターニングした
ものである。SiO2 からなる下層層間絶縁膜5は、プ
ラズマCVDにより例えば300nmの厚さに堆積した
ものである。プラズマCVDの特徴として、比較的低温
で膜質のよいSiO2 膜を形成することが可能である
が、その表面形状はコンフォーマルに近く、下層層間絶
縁膜5の表面は図示のようにAl系金属配線4の形状を
反映した段差が形成されている。
【0019】実施例1 本実施例は、塗布絶縁膜として有機SOGを採用し、平
坦化を行った例である。図1に示す基板1を市販の通常
のスピナーにセッティングし、室温下2000rpmの
回転数下で有機SOGを滴下し、塗布絶縁膜6を形成す
る。この後、200℃で塗布絶縁膜6をプリベークし、
塗布絶縁膜6中の溶剤を除去する。この状態を図2
(a)に示す。同図に示すように、基板1周縁部にはエ
ッジビルトアップ現象による肉厚部が形成されている。
なお同図では、基板1全体の概略断面を示すが、基板1
中のAl系金属配線4や下層層間絶縁膜5等の細部は図
示を省略する。また基板1の表面には、下層層間絶縁膜
5の表面段差が形成されているが、これも図示を省略す
る。基板周縁部の塗布絶縁膜6には、スピンコーティン
グに特有の肉厚部が形成されている。なお基板中央部分
の塗布絶縁膜6の厚さは、一例として500nmであ
り、平坦性は良好である。
【0020】次に塗布絶縁膜6上に有機高分子層7をこ
れもスピンコーティングする。有機高分子層7は、通常
のノボラック系ポジ型レジストを用いてよいが、感光性
を有する必要はなく、通常の高分子材料であってもよ
い。乾燥後の有機高分子層7の厚さは、一例として80
0nmであり、その表面は極めて平坦性に優れる。この
状態を図2(b)に示す。なお有機高分子層には、架橋
反応を起こすベーキング処理等は一切加えない。
【0021】次に基板1をスピナーにセッティングして
エッジリンスを施す。エッジリンスは、基板を回転しな
がら基板周縁部のみに現像液等の溶剤を滴下あるいは噴
出する処理であり、周縁部の溶解した有機高分子層7は
遠心力で飛散して除去される。エッジリンスの幅は、塗
布絶縁膜6の肉厚部の幅に見合った幅とし、例えば2.
5mmとする。この後有機高分子層7に対し、プリベー
ク、ポストベーク等のベーキング処理を施してエッチン
グ耐性を付与してもよい。この状態を図2(c)に示
す。有機高分子層7が除去された部分からは、塗布絶縁
膜6の周縁肉厚部が露出している。
【0022】有機高分子層7をエッチングマスクとし、
塗布絶縁膜6の露出部分をエッチング除去する。エッチ
ングはF系ガスを用いたドライエッチングでも良いが、
HF水溶液等によるウェットエッチングが簡便である。
エッチング終了後の状態を図2(d)に示す。
【0023】この後有機高分子層をアッシング等で除去
し、さらに塗布絶縁膜6に対し、熱処理を施す。この状
態を図2(e)に示す。なお本実施例では下層配線とし
てAl系金属配線を採用したが、高融点金属配線等、耐
熱性に問題がない配線材料を採用する場合には、酸化性
雰囲気中で850℃程度の熱処理を施し、無機化処理を
行ってもよい。
【0024】本実施例によれば、もともと平坦性に優れ
た有機SOGを塗布絶縁膜として用い、基板周縁部の肉
厚部を除去することにより、塗布絶縁膜の全面に渡り平
坦性を確保することが可能である。塗布絶縁膜の肉厚部
の除去は、エッジリンスして周縁部を除去した有機高分
子層をマスクにしたエッチングであるので、確実に除去
できしかもプロセス全体の簡便性を損ねることがない。
【0025】実施例2 本実施例は塗布絶縁膜として無機SOGを採用し、平坦
化を行った例である。図1に示す基板1を市販の通常の
スピナーにセッティングし、室温下2000rpmの回
転数下で無機SOGを滴下し、塗布絶縁膜6を形成す
る。この後、200℃で塗布絶縁膜6をプリベークし、
塗布絶縁膜6中の溶剤を除去する。この状態を図2
(a)に示す。なお同図では、基板1全体の概略断面を
示すが、基板1中のAl系金属配線4や下層層間絶縁膜
5等の細部は図示を省略する。また基板1の表面には下
層層間絶縁膜5の表面段差が形成されているが、これも
図示を省略する。基板周縁部の塗布絶縁膜6には、スピ
ンコーティングに特有の肉厚部が形成されている。なお
基板中央部分の塗布絶縁膜6の厚さは、一例として50
0nmであり、下地の下層絶縁膜5の段差が若干反映さ
れた表面性を有する。
【0026】次に塗布絶縁膜6上に有機高分子層7をこ
れもスピンコーティングする。有機高分子層7は、通常
のノボラック系ポジ型レジストを用いてよいが、感光性
を有する必要はなく、通常の高分子材料であってもよ
い。乾燥後の有機高分子層7の厚さは、一例として80
0nmであり、その表面は概ね平坦性である。この状態
を図2(b)に示す。なお有機高分子層は架橋反応を起
こすベーキング処理等は一切加えない。
【0027】次に基板1をスピナーにセッティングして
エッジリンスを施す。エッジリンスの幅は、塗布絶縁膜
6の肉厚部の幅に見合った幅とし、例えば2.5mmと
する。この後有機高分子層7に対し、プリベーク、ポス
トベーク等のベーキング処理を施してエッチング耐性を
付与してもよい。この状態を図2(c)に示す。有機高
分子層7が除去された部分からは、塗布絶縁膜6の周縁
肉厚部が露出している。
【0028】有機高分子層7をエッチングマスクとし、
塗布絶縁膜6の露出部分をエッチング除去する。エッチ
ングはF系ガスを用いたドライエッチングでも良いが、
HF水溶液等によるウェットエッチングが簡便である。
この状態を図2(d)に示す。
【0029】この後有機高分子層7と塗布絶縁膜7のエ
ッチングレートが等しい条件で全面エッチバックする。
エッチバック条件は、F系ガスとO系ガスの混合ガスに
よるRIEにより、一例として下記条件を採用した。 CF4 ガス流量 7 sccm O2 ガス流量 50 sccm ガス圧力 66.7 Pa RFパワー密度 0.4 W/cm2 塗布絶縁膜7の表面が若干、例えば、50nm除去除去
された時点で本エッチバックを終了する。この後、45
0℃程度で熱処理して塗布絶縁膜6を緻密化する。この
状態を図2(e)に示す。なお本実施例では下層配線と
してAl系金属配線を採用したが、高融点金属や高融点
金属ポリサイド配線等、耐熱性に問題がない配線材料を
採用する場合には、酸化性雰囲気中で850℃程度の熱
処理を施し、無機化処理を行ってもよい。
【0030】本実施例によれば、平坦性に若干問題があ
る無機SOGを塗布絶縁膜として用い、基板周縁部の肉
厚部を除去するとともに、基板中央部分の塗布絶縁膜に
対しては全面エッチバック処理を施すことにより、塗布
絶縁膜の全面に渡り平坦性を確保することが可能であ
る。塗布絶縁膜の肉厚部の除去は、エッジリンスして周
縁部を除去した有機高分子層をマスクにしたエッチング
であるので、確実に除去できしかもプロセス全体の簡便
性を損ねることがない。
【0031】以上、本発明を2例の実施例により説明し
たが、本発明はこれら実施例に何ら限定されるものでは
ない。
【0032】例えば、塗布絶縁膜として有機SOGおよ
び無機SOGを提示したが、ポリイミド等の有機塗布絶
縁膜であってもよい。また塗布絶縁膜上に形成する有機
高分子層としてノボラック系ポジ型レジストを採用した
が、感光性を有するフォトレジストである必要はない。
この有機高分子層をエッジリンス後、露出した基板周縁
部の塗布絶縁膜をエッチング除去する際のエッチング耐
性がとれれば、感光性を有しない一般的な高分子材料で
あってよい。有機高分子層と塗布絶縁膜の等速エッチバ
ックを採用する場合には、有機高分子層の材料に合わ
せ、等速エッチバックの条件、例えば混合ガスの混合比
等を適宜選択すればよい。
【0033】
【発明の効果】以上の説明から明らかなように、本発明
によれば塗布絶縁膜の基板周縁部を簡単かつ確実な方法
で除去し、塗布絶縁膜を平坦化することが可能である。
このため、塗布絶縁膜のクラックやパーティクル汚染の
虞れのない、信頼性の高い半導体等の製造プロセスを提
供することが可能となる。
【0034】すなわち、請求項1の方法によれば、基板
周縁部をエッジリンスにより簡便かつ選択的に除去した
有機高分子層をマスクとして塗布絶縁膜を除去すること
により、確実に塗布絶縁膜の肉厚部を除去し、この塗布
絶縁膜を平坦化することが可能となる。
【0035】請求項2の方法によれば、さらに塗布絶縁
膜の肉厚部の除去が容易であると同時に、塗布絶縁膜の
無機化あるいは緻密化をも達成することができる。
【0036】さらに請求項3の方法によれば、基板周縁
部の肉厚部の除去による平坦化はもとより、肉厚部除去
に用いた有機高分子層をそのまま等速エッチバックのマ
スクとして用いるので、基板中央部のバルク平坦性をも
達成できる。また等速エッチバック用のレジストコーテ
ィングを省略できるので、スループットの向上に寄与す
る。
【図面の簡単な説明】
【図1】本発明の塗布絶縁膜の平坦化に採用した基板の
一部拡大断面図である。
【図2】本発明の塗布絶縁膜の平坦化方法を示す概略断
面図であり、(a)は基板上に塗布絶縁膜を形成した状
態、(b)は塗布絶縁膜上全面に有機高分子層を形成し
た状態、(c)は基板周縁部の有機高分子層をエッジリ
ンスにより除去した状態、(d)は有機高分子層から露
出する塗布絶縁膜周縁部の肉厚部をエッチング除去した
状態、(e)は有機高分子層を除去し、塗布絶縁膜の平
坦化が終了した除去した状態である。
【符号の説明】
1 基板 2 半導体基板 3 絶縁膜 4 Al系金属配線 5 下層層間絶縁膜 6 塗布絶縁膜 7 有機高分子層

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 基板上に塗布絶縁膜を回転塗布し、前記
    基板周縁部の該塗布絶縁膜を選択的に除去する塗布絶縁
    膜の平坦化方法であって、 該塗布絶縁膜上全面に有機高分子層を形成する工程と、 前記基板周縁部の前記有機高分子層をエッジリンスによ
    り選択的に除去する工程と、 前記有機高分子層から露出する該塗布絶縁膜を選択的に
    エッチング除去する工程をこの順に施すことを特徴とす
    る、塗布絶縁膜の平坦化方法。
  2. 【請求項2】 有機高分子層から露出する塗布絶縁膜を
    選択的にエッチング除去する工程の後に、さらに、 前記有機高分子層を除去する工程と、 該塗布絶縁膜に熱処理施す工程をこの順に施すことを特
    徴とする、請求項1記載の塗布絶縁膜の平坦化方法。
  3. 【請求項3】 有機高分子層を除去する工程は、前記有
    機高分子層と塗布絶縁膜を等速エッチバックする工程で
    あることを特徴とする、請求項2記載の塗布絶縁膜の平
    坦化方法。
JP2852795A 1995-02-16 1995-02-16 塗布絶縁膜の平坦化方法 Pending JPH08222550A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2852795A JPH08222550A (ja) 1995-02-16 1995-02-16 塗布絶縁膜の平坦化方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2852795A JPH08222550A (ja) 1995-02-16 1995-02-16 塗布絶縁膜の平坦化方法

Publications (1)

Publication Number Publication Date
JPH08222550A true JPH08222550A (ja) 1996-08-30

Family

ID=12251144

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2852795A Pending JPH08222550A (ja) 1995-02-16 1995-02-16 塗布絶縁膜の平坦化方法

Country Status (1)

Country Link
JP (1) JPH08222550A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0924754A2 (en) * 1997-12-19 1999-06-23 Sharp Kabushiki Kaisha Low temperature system and method for CVD copper removal
KR100312648B1 (ko) * 1998-06-30 2002-04-24 박종섭 반도체소자의제조방법
KR100575083B1 (ko) * 2004-07-20 2006-04-28 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법
KR100604775B1 (ko) * 2004-12-30 2006-07-28 동부일렉트로닉스 주식회사 반도체 웨이퍼의 모서리 처리 방법
JP2008244447A (ja) * 2007-02-26 2008-10-09 Semiconductor Energy Lab Co Ltd 絶縁膜の作製方法及び半導体装置の作製方法
JP2012114103A (ja) * 2006-09-27 2012-06-14 Kyocera Corp 放電素子、この放電素子を用いた放電モジュール、並びに、この放電モジュールを用いたオゾン発生装置及びイオン発生装置
WO2017047355A1 (ja) * 2015-09-15 2017-03-23 東京エレクトロン株式会社 基板処理装置、基板処理方法及び記憶媒体

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0924754A2 (en) * 1997-12-19 1999-06-23 Sharp Kabushiki Kaisha Low temperature system and method for CVD copper removal
KR100312648B1 (ko) * 1998-06-30 2002-04-24 박종섭 반도체소자의제조방법
KR100575083B1 (ko) * 2004-07-20 2006-04-28 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법
KR100604775B1 (ko) * 2004-12-30 2006-07-28 동부일렉트로닉스 주식회사 반도체 웨이퍼의 모서리 처리 방법
JP2012114103A (ja) * 2006-09-27 2012-06-14 Kyocera Corp 放電素子、この放電素子を用いた放電モジュール、並びに、この放電モジュールを用いたオゾン発生装置及びイオン発生装置
JP2008244447A (ja) * 2007-02-26 2008-10-09 Semiconductor Energy Lab Co Ltd 絶縁膜の作製方法及び半導体装置の作製方法
WO2017047355A1 (ja) * 2015-09-15 2017-03-23 東京エレクトロン株式会社 基板処理装置、基板処理方法及び記憶媒体
KR20180052633A (ko) * 2015-09-15 2018-05-18 도쿄엘렉트론가부시키가이샤 기판 처리 장치, 기판 처리 방법 및 기억 매체
JPWO2017047355A1 (ja) * 2015-09-15 2018-07-12 東京エレクトロン株式会社 基板処理装置、基板処理方法及び記憶媒体

Similar Documents

Publication Publication Date Title
US7256136B2 (en) Self-patterning of photo-active dielectric materials for interconnect isolation
KR100538749B1 (ko) 상호 접속 구조체, 및 로우-k 유전체와 금속 도체 상호접속 구조체를 제조하는 방법
US6319821B1 (en) Dual damascene approach for small geometry dimension
TWI228792B (en) Process for producing semiconductor device and semiconductor device
US7611986B2 (en) Dual damascene patterning method
US20070134917A1 (en) Partial-via-first dual-damascene process with tri-layer resist approach
US7622380B1 (en) Method of improving adhesion between two dielectric films
KR101103922B1 (ko) 비아-우선 듀얼 다마신 인터커넥트를 형성하는 구조 충전 방법
US20080064203A1 (en) Method for fabricating a contact hole
JP2000068268A (ja) 半導体基板上でのパタ―ン化された導電性多層装置の製造法、半導体製造の際のウェ―ハ基板の処理法並びに処理された製品
KR20080109886A (ko) 손상된 유전체 재료를 제거하는 제거 방법
JPH06208993A (ja) 半導体装置の製造方法
CN102478763A (zh) 光刻方法
TW569340B (en) Electronic devices and methods of manufacture
JPH08222550A (ja) 塗布絶縁膜の平坦化方法
US6110843A (en) Etch back method for smoothing microbubble-generated defects in spin-on-glass interlayer dielectric
US10998192B2 (en) Sequential infiltration synthesis extreme ultraviolet single expose patterning
US6800558B1 (en) Photoresist scum for copper dual damascene process
US6503849B1 (en) Method for forming insulating film
JPH08306681A (ja) 平坦化塗布絶縁膜の形成方法
US6960496B2 (en) Method of damascene process flow
KR100571406B1 (ko) 반도체 소자의 금속배선 제조 방법
KR100290466B1 (ko) 반도체소자의 제조방법
KR100588899B1 (ko) 반도체 소자의 엠아이엠 캡 형성 방법
KR100481889B1 (ko) 반도체 소자의 제조방법