JPH08306681A - 平坦化塗布絶縁膜の形成方法 - Google Patents

平坦化塗布絶縁膜の形成方法

Info

Publication number
JPH08306681A
JPH08306681A JP10530495A JP10530495A JPH08306681A JP H08306681 A JPH08306681 A JP H08306681A JP 10530495 A JP10530495 A JP 10530495A JP 10530495 A JP10530495 A JP 10530495A JP H08306681 A JPH08306681 A JP H08306681A
Authority
JP
Japan
Prior art keywords
insulating film
heat treatment
coating
substrate
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10530495A
Other languages
English (en)
Inventor
Junichi Sato
淳一 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP10530495A priority Critical patent/JPH08306681A/ja
Publication of JPH08306681A publication Critical patent/JPH08306681A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【目的】 無機成分や有機成分等の残留不純物が低減さ
れた、緻密な平坦化塗布絶縁膜5の形成方法を提供す
る。 【構成】 被処理基板上にSOGを塗布し、熱処理によ
り焼成する際に被処理基板に超音波を印加する。この際
熱処理雰囲気としてO3 等の酸化性雰囲気あるいはNH
3 等の塩基性雰囲気を採用してもよい。 【効果】 熱エネルギに加え、超音波エネルギを併用す
ることにより、酸化反応あるいは脱水縮合反応が促進さ
れ、平坦化塗布絶縁膜の緻密化が達成される。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置等の製造分野
で適用される平坦化塗布絶縁膜の形成方法に関し、更に
詳しくは、膜質の改良されたSOGをはじめとする平坦
化塗布絶縁膜の形成方法に関する。
【0002】
【従来の技術】LSI等の半導体装置の高集積度化が進
展するに伴い、内部配線のデザインルールは益々微細化
し、しかも多層化の方向に向かっている。かかる高集積
度化は、半導体装置の高性能化に寄与する一方、その信
頼性を低下させる原因となる虞れもある。これは、下層
配線上に形成する層間絶縁膜の段差が大きくかつ急峻と
なることにより、層間絶縁膜中にボイド(鬆)が発生し
たり、さらにこの層間絶縁膜上に形成する上層配線のス
テップカバレッジや加工精度に問題を生じることによ
る。さらに、高段差下地上のレジスト層のリソグラフィ
においては、近年の露光光の短波長化によるDOF(D
epth of Focus)マージンの低下もあり、
レジストマスクのパターニング精度に悪影響をおよぼ
す。したがって層間絶縁膜の平坦化は、高集積度の半導
体装置の信頼性を向上するために是非とも確立しておか
なければならないキープロセスの一つである。
【0003】従来より、半導体装置の層間絶縁膜の平坦
化には、SOG(Spin onGlass)のスピン
コーティングによる塗布絶縁膜が、その簡便さから広く
実用化されている。SOGは、シラノール結合(Si−
OH結合)を少なくとも1つ分子内に有するシリコン化
合物を主成分とし、これをアルコール等の溶媒に溶解し
た塗布液、あるいはこの塗布液を塗布後焼成した絶縁膜
の総称である。SOGは無機SOGと有機SOGとに大
別され、各々特徴を有している。このうち無機SOG
は、分子内に有機基を有しないシリコン化合物、一例と
してSi(OH)4 を主成分とするものである。膜中に
有機成分がないので1000℃程度の高温熱処理が可能
であり、膜質は熱酸化やCVDによるSiO2 に近く、
緻密で良好である。しかし膜厚を500nm程度以上に
厚くすると、熱処理時に堆積収縮やクラックが入りやす
い。このため薄い塗布絶縁膜しか実用化できず、高段差
下地上の平坦化塗布絶縁膜としては、単層では不充分で
ある。
【0004】他方の有機SOGは、分子内に有機基を有
するシリコン化合物であるRn Si(OH)4-n (Rは
アルキル基、アルコキシ基等の有機基、nは1〜4の自
然数を表す)を主成分とするものである。有機成分を有
するため厚く塗布しても膜中にクラックが入りにくく、
また高段差の下地であっても平坦化の効果は良好であ
る。しかしながら、有機成分の熱分解を避けるために
は、熱処理温度は例えば500℃以下の比較的低温が要
求され、膜質や、隣接するAl系金属等の配線材料の耐
腐食性に関しては不十分である。このため、有機SOG
は成膜後のエッチバック工程と組み合わせ、下地基板の
段差凹部のみに残し、さらにCVD等で膜質のよい絶縁
膜を積み増す等、SOGが配線材料と直接には接触しな
いようなデバイス構造対策が採られる。また近年では有
機SOG塗布膜の無機化による膜質の向上も試みられて
いる。すなわち、有機SOG塗布膜を酸化雰囲気中で8
50℃程度の熱処理を施し、有機基をCO2 やH2 Oと
して脱離するとともに、残ったシリコン原子をSiO2
化するものである。
【0005】このように、無機SOGおよび有機SOG
のいずれも塗布したままでは絶縁膜とはなり得ず、乾燥
および熱処理(ベーキング)の工程を経て絶縁膜とな
る。この熱処理の際には塗布膜中の無機成分や有機成分
を充分に除去する必要があり、熱処理が不十分だと水分
を吸着あるいは放出しやすい。このため後工程でコンタ
クトプラグを形成する場合に、ポイズンドビア(Poi
soned via)等の不良を発生し、低抵抗のオー
ミックコンタクトを得にくい。
【0006】また近年ではシラザン結合(Si−NH)
をもつ化合物によるSOGが提案されている。一例とし
て第54回応用物理学会学術講演会(1993年秋季年
会)講演予稿集p752、講演番号29a−X−11
や、10th.VLSI Multilevel In
terconnection Conference
(VMIC)p217(June 8−9,1993)
には、Perhydrosilazan(−SiH2
NH−)n を原料とするSOGの報告がある。
【0007】このシラザン結合を有するSOGは厚膜塗
布ができ、エッチバックの必要なしに平坦化層間絶縁膜
の形成が可能であるとされている。一方、緻密な酸化膜
を得るためには、熱処理時にシラザン結合を充分酸化し
てシロキサン結合に変換する必要がある。このようにい
ずれのタイプのSOGであっても、塗布後の熱処理時
に、酸化反応はもとより有機成分の脱離を充分に進める
必要がある。しかしながら、従来のいずれのタイプの塗
布絶縁膜においても、シリコン基板に形成された不純物
拡散層の再拡散や下層配線層の酸化等のダメージなし
に、充分な熱処理を施すことは困難であった。このた
め、膜質のよいCVD酸化膜等で挟んだ多層構造の層間
絶縁膜として用いる必要があり、塗布絶縁膜による平坦
化の特長であるプロセスの簡便さが相殺される結果とな
っていた。
【0008】
【発明が解決しようとする課題】本発明の課題は上述し
た従来技術の諸問題点を解決することであり、塗布膜中
の無機成分や有機成分を充分に除去し、緻密な平坦化塗
布絶縁膜を形成することができる、SOG膜の新規な熱
処理方法を提供することである。
【0009】
【課題を解決するための手段】本発明の平坦化塗布絶縁
膜の形成方法は、上述の課題を解決するために発案した
ものである。すなわち本発明は、被処理基板上にシリコ
ン化合物を含む塗布膜を形成し、この塗布膜に熱処理を
施す工程を含む平坦化塗布絶縁膜の形成方法であって、
この熱処理を施す工程中に、被処理基板に超音波を印加
することを特徴とするものである。超音波の印加方法
は、熱処理炉の基板ステージに超音波振動手段を組み込
み、被処理基板を励振すればよい。超音波振動手段とし
ては、圧電素子、磁歪素子、磁気回路とコイルによる動
電型等、各種の電気/音響変換器を任意に使用しうる。
超音波印加の際には、振動の定在波の影響を避けるため
に周波数や出力等をスィープしたり断続的に印加するこ
とは有効である。被処理基板の径や塗布膜の厚さ、基板
ステージの形状等により予め最適な超音波印加条件を設
定しておき、被処理基板毎に印加条件をマイクロコンピ
ュータ等で制御することが望ましい。
【0010】この熱処理を施す工程は、酸化性雰囲気中
または塩基性雰囲気中で施すことが望ましい。酸化性雰
囲気としては、O3 が望ましいが、他にO2 、H
2 2 、H2 O、D2 OあるいはNOx 等の酸化性ガス
を用いることができる。なおO3 を採用する場合には、
ガス導入ノズル中でのO3 の熱分解を防止するために、
ガス導入ノズルを冷却し、冷却したO3 を被処理基板直
上で放出することが好ましい。また塩基性雰囲気として
は、NH3 がことに望ましいが、N2 2 およびその誘
導体およびメチルアミン等の各種アルキルアミン等の塩
基性ガスを用いることができる。
【0011】また塗布膜中の主要構成成分であるシリコ
ン化合物はとしては、シラノール結合を有する化合物ま
たはシラザン結合を有する化合物を用いることができ
る。
【0012】
【作用】本発明の平坦化塗布絶縁膜の形成方法の骨子
は、熱処理時に被処理基板に対し超音波エネルギを印加
することにより、酸化反応あるいは脱水縮合反応を効率
的に促進し、緻密な平坦化塗布絶縁膜を形成する点にあ
る。
【0013】従来SOG塗布膜の熱処理は窒素雰囲気中
で施すことが通例であったが、酸化性雰囲気を採用する
ことにより、シラノール結合を有するSOGはもとよ
り、シラザン結合を有するSOGにおいても充分な酸化
反応を進めることができる。特にO3 は酸化作用が強く
有用である。
【0014】SOG塗布膜の熱処理時にNH3 等の塩基
性雰囲気を用いれば、SOG塗布膜の脱水縮合反応が加
速され、特に有機成分の低減に効果がある。TEOS
(Tetraethoxy silane)をソースガ
スとするCVDによる層間絶縁膜形成において、NH3
の触媒作用により脱水縮合反応が促進されることは、本
願発明者らにより見出され、この技術は例えば、信学技
報(TecnicalReport of IEIC
E)SDM93−124、p41(1993−10)で
報告したが、本発明はこの技術をSOG塗布膜の熱処理
による脱水縮合反応の促進に応用し、卓効を収めたもの
である。
【0015】
【実施例】以下、本発明の具体的実施例につき、図1
(a)〜(c)を参照して説明する。以下の実施例で
は、Al系金属配線上の層間絶縁膜に本発明の平坦化塗
布絶縁膜の形成方法を適用した場合を例にとって説明を
加える。試料として、例えば8インチ径のシリコン等の
半導体基板1上にSiO2 等の絶縁膜2、下層配線であ
るAl系金属配線3、およびSiO2 からなる下層層間
絶縁膜4を順次形成したものを用いた。図1(b)に示
すこの試料を被処理基板と称することとする。図1
(b)は被処理基板1の一部拡大断面図である。Al系
金属配線3は例えば500nmの厚さにスパッタリング
により堆積し、0.35μmのラインアンドスペースの
形状にパターニングしたものである。SiO2 からなる
下層層間絶縁膜4は、プラズマCVDにより例えば30
0nmの厚さに堆積したものである。プラズマCVDの
特徴として、比較的低温で膜質のよいSiO2 膜を形成
することが可能であるが、その表面形状はコンフォーマ
ルに近く、下層層間絶縁膜4の表面は図示のようにAl
系金属配線4の形状を反映した段差が形成されている。
【0016】実施例1 本実施例は、塗布膜としてシラノール結合を有する無機
SOGを採用し、被処理基板に超音波を印加しつつ、通
常のN2 雰囲気中で熱処理を行った例である。まず図1
(a)に示すように、絶縁膜2上にAl系金属配線3に
より0.35μmのラインアンドスペースが形成され段
差を有する試料を常法により形成する。次に図1(b)
に示すように全面に下記条件のプラズマCVDにより下
層層間絶縁膜3を形成する。 TEOSガス流量 660 sccm O2 ガス流量 500 sccm ガス圧力 1330 Pa RFパワー 700 W
【0017】つぎに一例として下記条件により被処理基
板上に塗布膜をSOGスピンコータを用いて形成する。 塗布膜 シラノール系無機SOG (タイプ名 Si5
900SG) 粘度 1.04 cp 回転数 3500 rpm 回転時間 20 秒
【0018】つぎに塗布膜を形成した被処理基板をベー
キング炉に搬送して基板ステージ上にセッティングし、
一例として下記条件により段階的熱処理をこの順序で施
した。 なお超音波は基板ステージに内蔵した圧電型の超音波発
振器により印加した。熱処理終了後の平坦化塗布絶縁膜
5が完成した状態を図1(c)に示す。本実施例によれ
ば、超音波エネルギの印加により脱水縮合反応が促進さ
れ、雰囲気こそ通常のN2 中ではあるものの、平坦化塗
布絶縁膜5中の有機成分や水酸基成分を減少することが
できた。
【0019】実施例2 本実施例は、塗布膜としてシラザン結合を有するSOG
を採用し、被処理基板に超音波を印加しつつ、O3 によ
る酸化性雰囲気中で熱処理を行った例である。本実施例
は、図1(b)に示す下層層間絶縁膜3の形成工程まで
は前実施例と同様であるので重複する説明を省略する。
【0020】つぎに一例として下記条件により被処理基
板上に塗布膜をSOGスピンコータを用いて形成する。 塗布膜 シラザン系SOG (触媒化学 セラメ
ートCIP) 粘度 1.04 cp 回転数 3500 rpm 回転時間 20 秒
【0021】つぎに塗布膜を形成した被処理基板をベー
キング炉に搬送して基板ステージ上にセッティングし、
一例として下記条件により段階的熱処理をこの順序で施
した。 なお超音波は基板ステージに内蔵した圧電型の超音波発
振器により印加した。熱処理終了後の平坦化塗布絶縁膜
5が完成した状態を図1(c)に示す。本実施例におい
ては、超音波エネルギの印加により酸化反応が促進され
るとともに、熱処理雰囲気を強力な酸化剤であるO3
したので、塗布膜中のシラザン結合が効率的にシロキサ
ン結合に変換され、緻密な平坦化塗布絶縁膜が形成され
た。なお本実施例では酸化剤としてO3 を使用したが、
2 、H2 O、H2 2、あるいはNOx 等を混合した
3 を使用してもよい。
【0022】実施例3 本実施例は前実施例2に準拠するものであるが、熱処理
雰囲気をO3 からH2Oに変更した点において異なる。
本実施例の特徴部分である熱処理条件のみを以下に記
す。
【0023】 なお超音波は同じく基板ステージに内蔵した圧電型の超
音波発振器により印加した。熱処理終了後の平坦化塗布
絶縁膜5が完成した状態を図1(c)に示す。本実施例
においても、超音波エネルギの印加により酸化反応が促
進されるとともに、熱処理雰囲気をH2 Oとしたので、
塗布膜中のシラザン結合が効率的にシロキサン結合に変
換され、緻密な平坦化塗布絶縁膜が形成された。酸化剤
としては、D2 O(重水素)を使用してもよい。
【0024】実施例4 本実施例は前実施例1に準拠するものであるが、熱処理
雰囲気をN2 からNH3 に変更した点において異なる。
本実施例の特徴部分である熱処理条件のみを以下に記
す。
【0025】 なお超音波は同じく基板ステージに内蔵した圧電型の超
音波発振器により印加した。熱処理終了後の平坦化塗布
絶縁膜5が完成した状態を図1(c)に示す。本実施例
においては、熱処理雰囲気を触媒作用のあるNH3 とし
たことと、超音波エネルギの印加の相乗作用により、塗
布膜の脱水縮合反応が効率的に進み、有機成分や水酸基
成分の極めて少ない緻密な平坦化塗布絶縁膜が形成され
た。
【0026】以上、本発明を4例の実施例により説明し
たが、本発明はこれら実施例に何ら限定されるものでは
ない。
【0027】例えば、シラノール結合を有するシリコン
化合物として特定の無機SOGを提示したが、他のタイ
プの無機SOGや、有機SOGであってもよい。シラザ
ン結合を有するシリコン化合物としても実施例中のタイ
プ以外にも他の化合物を使用することができる。もちろ
ん塗布膜としてシリコン化合物系のSOGの他にポリイ
ミド前駆体等の有機高分子化合物を採用しても超音波印
加による脱水・緻密化の効果が得られる。
【0028】平坦化塗布絶縁膜の下層に形成した下層層
間絶縁膜として、TEOSをソースガスとするプラズマ
CVDによるSiO2 を形成したが、Si3 4 等他の
絶縁膜であってもよく、その製法も問わない。また本発
明の平坦化塗布絶縁膜は膜質が緻密で水分の吸収や放出
が少ないので、下層層間絶縁膜を省略して、平坦化塗布
絶縁膜のみの単層で層間絶縁膜を構成することも可能で
ある。
【0029】
【発明の効果】以上の説明から明らかなように、本発明
によれば塗布膜に熱処理を施す工程中に、被処理基板に
超音波を印加することにより、塗布膜中の無機成分や有
機成分が低減された緻密な平坦化塗布絶縁膜を形成する
ことが可能となる。
【0030】熱処理工程の雰囲気を酸化性とすることに
より、酸化反応が促進され、また塩基性雰囲気を採用す
れば脱水縮合反応が促進されるにで、上記効果をさらに
徹底することが出来る。
【0031】本発明の平坦化塗布絶縁膜の形成方法は、
シラノール基を有するSOGはもとより、酸化反応の進
みにくいシラザン結合を有するSOGに適用しても、顕
著な効果が得られ、平坦化塗布絶縁膜を用いる半導体装
置の製造工程の簡略化に有用であるとともに、半導体装
置の信頼性の向上にも寄与する。
【図面の簡単な説明】
【図1】本発明の実施例の平坦化塗布絶縁膜の形成方法
を示す概略断面図であり、(a)は絶縁膜上にAl系金
属配線を形成した状態、(b)はAl系金属配線上に下
層層間絶縁膜をコンフォーマルに形成した状態、(c)
は塗布膜を形成後、熱処理を施して平坦化塗布絶縁膜が
形成された状態である。
【符号の説明】
1 半導体基板 2 絶縁膜 3 Al系金属配線 4 下層層間絶縁膜 5 平坦化塗布絶縁膜

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 被処理基板上にシリコン化合物を含む塗
    布膜を形成し、前記塗布膜に熱処理を施す工程を含む平
    坦化塗布絶縁膜の形成方法であって、 前記熱処理を施す工程中に、前記被処理基板に超音波を
    印加することを特徴とする、平坦化塗布絶縁膜の形成方
    法。
  2. 【請求項2】 熱処理を施す工程は、酸化性雰囲気中で
    施すことを特徴とする、請求項1記載の平坦化塗布絶縁
    膜の形成方法。
  3. 【請求項3】 熱処理を施す工程は、塩基性雰囲気中で
    施すことを特徴とする、請求項1記載の平坦化塗布絶縁
    膜の形成方法。
  4. 【請求項4】 シリコン化合物は、シラノール結合を有
    することを特徴とする、請求項1記載の平坦化塗布絶縁
    膜の形成方法。
  5. 【請求項5】 シリコン化合物は、シラザン結合を有す
    ることを特徴とする、請求項1記載の平坦化塗布絶縁膜
    の形成方法。
JP10530495A 1995-04-28 1995-04-28 平坦化塗布絶縁膜の形成方法 Pending JPH08306681A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10530495A JPH08306681A (ja) 1995-04-28 1995-04-28 平坦化塗布絶縁膜の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10530495A JPH08306681A (ja) 1995-04-28 1995-04-28 平坦化塗布絶縁膜の形成方法

Publications (1)

Publication Number Publication Date
JPH08306681A true JPH08306681A (ja) 1996-11-22

Family

ID=14403969

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10530495A Pending JPH08306681A (ja) 1995-04-28 1995-04-28 平坦化塗布絶縁膜の形成方法

Country Status (1)

Country Link
JP (1) JPH08306681A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6699799B2 (en) 2001-05-09 2004-03-02 Samsung Electronics Co., Ltd. Method of forming a semiconductor device
KR100431687B1 (ko) * 2001-05-09 2004-05-17 삼성전자주식회사 반도체 장치 형성 방법
US7651924B2 (en) 2007-09-20 2010-01-26 Kabushiki Kaisha Toshiba Method of fabricating semiconductor memory device in which an oxide film fills a trench in a semiconductor substrate
US7758340B2 (en) 2006-01-06 2010-07-20 Tokyo Electron Limited Heating device and heating method
US20130074764A1 (en) * 2011-09-26 2013-03-28 Haruhiko Ishihara Film-forming apparatus and manufacturing method for semiconductor device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6699799B2 (en) 2001-05-09 2004-03-02 Samsung Electronics Co., Ltd. Method of forming a semiconductor device
KR100431687B1 (ko) * 2001-05-09 2004-05-17 삼성전자주식회사 반도체 장치 형성 방법
US7758340B2 (en) 2006-01-06 2010-07-20 Tokyo Electron Limited Heating device and heating method
US7651924B2 (en) 2007-09-20 2010-01-26 Kabushiki Kaisha Toshiba Method of fabricating semiconductor memory device in which an oxide film fills a trench in a semiconductor substrate
KR101140457B1 (ko) * 2007-09-20 2012-04-30 가부시끼가이샤 도시바 반도체 메모리 장치의 제조 방법
US20130074764A1 (en) * 2011-09-26 2013-03-28 Haruhiko Ishihara Film-forming apparatus and manufacturing method for semiconductor device
JP2013069952A (ja) * 2011-09-26 2013-04-18 Toshiba Corp 成膜装置及び半導体装置の製造方法

Similar Documents

Publication Publication Date Title
KR900004264B1 (ko) 스핀-온 그라스를 쎄크리휘셜층으로 사용하는 2중금속층 mos의 평탄화 방법
JPH11260815A (ja) 半導体装置の製造方法
JPH10242139A (ja) 半導体装置の製造方法
JP2758847B2 (ja) スピンオングラス膜の形成方法
US5821162A (en) Method of forming multi-layer wiring utilizing SOG
JPH08306681A (ja) 平坦化塗布絶縁膜の形成方法
US5904576A (en) Method of forming wiring structure
JP2004296476A (ja) 半導体装置の製造方法
KR100333546B1 (ko) 반도체소자의 제조방법
JPH05121572A (ja) 半導体装置の製造方法
JPH08222550A (ja) 塗布絶縁膜の平坦化方法
JP2000243749A (ja) 絶縁膜の形成方法
JPH05206282A (ja) 半導体装置の多層配線構造体の製造方法
JP2928409B2 (ja) 半導体装置の製造方法
JP2636715B2 (ja) 半導体装置の製造方法
US6503849B1 (en) Method for forming insulating film
JPH09205086A (ja) 半導体装置の製造方法および製造装置
JPH05121560A (ja) 半導体装置の製造方法
JPH01206631A (ja) 半導体装置の製造方法
JPH0629400A (ja) 半導体装置及びその製造方法
JP2900718B2 (ja) 半導体装置及びその製造方法
JPH0846045A (ja) 半導体装置
JPH08111458A (ja) 半導体装置およびその製造方法
JP2776397B2 (ja) 半導体装置の製造方法
JP3008996B2 (ja) 絶縁膜の形成方法