KR900004264B1 - 스핀-온 그라스를 쎄크리휘셜층으로 사용하는 2중금속층 mos의 평탄화 방법 - Google Patents

스핀-온 그라스를 쎄크리휘셜층으로 사용하는 2중금속층 mos의 평탄화 방법 Download PDF

Info

Publication number
KR900004264B1
KR900004264B1 KR1019870005678A KR870005678A KR900004264B1 KR 900004264 B1 KR900004264 B1 KR 900004264B1 KR 1019870005678 A KR1019870005678 A KR 1019870005678A KR 870005678 A KR870005678 A KR 870005678A KR 900004264 B1 KR900004264 B1 KR 900004264B1
Authority
KR
South Korea
Prior art keywords
glass
spin
layer
dielectric layer
etching
Prior art date
Application number
KR1019870005678A
Other languages
English (en)
Other versions
KR880001029A (ko
Inventor
카롤 엘킨스 페트리카
데이비드 챤 야우-와이
츠리스 치 케-페이
안 라인하르트 카렌
윅신 탕 레베카
엘. 징그만 로버트
Original Assignee
록크웰 인터내쇼날 코포레이숀
에이취.프레드릭 하만
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 록크웰 인터내쇼날 코포레이숀, 에이취.프레드릭 하만 filed Critical 록크웰 인터내쇼날 코포레이숀
Publication of KR880001029A publication Critical patent/KR880001029A/ko
Application granted granted Critical
Publication of KR900004264B1 publication Critical patent/KR900004264B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric

Abstract

내용 없음.

Description

스핀-온 그라스를 쎄크리휘셜층으로 사용하는 2중금속층 MOS의 평탄화 방법
제 1 도는 제 1 중간레벨 유전체층을 도포한 후의 비아획정 및 제 2 금속층 적층전의 웨이퍼 표면의 단면도
제 2 도는 스핀-온 그라스층을 도포한 후의 웨이퍼 표면의 단면도.
제 3 도는 스핀-온 그라스층 에칭후의 웨이퍼 표면의 단면도.
제 4 도는 제 2 유전체층 적층후의 웨이퍼 표면의 단면도.
제 5 도는 비아획정 및 제 2 금속적층후의 웨이퍼 표면의 단면도이다.
* 도면의 주요부분에 대한 부호의 설명
10 : 실리콘기판 12 : 산화물층
14 : 다결정도체 20 : 금속도체(층)
22 : 제 1 유전체층 24 : 스핀-온 그라스(층)
26 : 제 2 유전체층 28 : 비아
집적회로의 회로밀도와 복잡성이 증가함에 따라, 성능 및 수율에 있어서의 목적 달성을 위해서는 디멘숀(dimension)을 감소시키는 것이 가장 필요하다. 다층 금속 피복방법과 전체적인 설계 축소는 VLSI 등에 필요한 팩킹 밀도를 얻는데 열쇠가 된다.
다층 금속피복방법에 관련된 하나의 제조상의 요구는 그 표면 형상을 평탄화 하는 것이다. 비교적 평탄한 플레이너나 또는 이소플레이너 표면은 금속 피복 공정의 수율을 증가시켜주는데, 특히 사이즈를 제어하는데 중요하다. 그외에, 밑에 놓여지게 되는 알미늄 합금층과의 상호 접속을 적합시키기 위한 필요성 때문에 평탄화 공정에 있어서 고온도의 그라스 유입이 배제되고 있다.
2개 이상의 금속층을 가지는 반도체 웨이퍼를 형성하는 공정에 있어서, 비아(via)를 획정하고 제2금속층을 적층시키기 전에, 여러개의 산화물층, 다결정도체층 및 제1금속도체층을 형성한 후 이들 전부에 제일중간 레발 유전체층(ILD1)으로 피복되도록 구성되는 구조가 생성된다. 밑에 놓여지는 구조의 표면이 매우 울퉁불퉁하기 때문에, 중간레벨유전체층(ILD1)의 표면 역시 매우 울퉁불퉁하게 된다. 만일 제2금속층이 이러한 중간레벨유전층의 위에 직접 적층된다면, 이 유전체층의 표면에 존재하게 되는 날카로운 단부나 균열 때문에 제2금속층은 금이 가게되고 그 결과 유전체 표면위에서의 공정중에 불안전하게 금속이 피복되며, 이러한 결함때문에 디바이스의 수율이 떨어지게 된다.
따라서, 2중으로 금속을 피복시키는 공정에 있어서의 문제점은 비아(via)의 획정이나 제2금속의 적층 전에 토포그라피 플레이너(topographically planar)나 또는 이소 플레이너(ISO-planar)의 표면을 얻는데 있다.
중간레벨 유전체의 상기와 같은 표면을 얻는데 본 산업분야에서 지금까지 수많은 방법이 기도되어서 사용되어 왔다.
일반적으로 사용되는 하나의 평탄화 방법은 포토레지스트 물질층을 하나의 쎄크리휘셜(sacrificial)층으로 사용하는 것이다. 이 방법에 있어서는, 포토레지스트층이 중간레벨 유전체층의 위에 도포된다. 그 다음에 이 포토레지스트는 비아가 획정되어질 중간레벨 유전체층의 부분이 표출될 때까지 에칭된다.
포토레지스트와 중간레벨 유전체 재료의 에칭특성의 차이 때문에, 쎄크리휘셜층으로 포토레지스트를 사용함에 있어서는 문제점이 발생되어 왔다. 포토레지스트는 중합체(polymer)이고 중간레벨 유전체는 전형적으로 그라스이기 때문에, 배면 에칭공정(etch-back process) 동안에 중합체인 포토레지스트는 중간레벨 유전체와는 다른 속도로 에칭되는 경향이 있어 이상적인 플레이너 표면보다는 보다 적게 에칭된다. 그 외에, 사용되는 에칭재료는 플라스마 에칭제이고, 이것은 포토레지스트를 중합시켜서 에칭부위가 중합체로 피복되고 중합체 자체의 에칭특성을 변경시켜서 그 후의 에칭에 대하여서는 장벽으로 작용하며, 경우에 따라서는 에칭공정을 아주 저지하게 조차한다.
지금까지 기도되어왔던 다른 평탄화 방법으로는 고주파 스파터에칭으로 표면을 평탄화시키는 방법이나 또는 스핀은 폴리미드 필립(spun-on polymide film)을 사용하는 평탄화방법이 포함되어 있다.
본 발명은 비아획정이나 제2금속층의 적층 전에 제1금속층 위에 유전체의 토포그라피 플레이너나 또는 이소-플레이너 표면을 얻는 방법을 포함하고 있다.
본 발명은 제1금속층위에 제1유전체층을 도포하고 이 제1유전체층위에 스핀-온 그라스(spin-onglass)의 층을 도포하며, 이 스핀-온 그라스층을 적어도 제1유전체층의 어느 한 부분이 표출되도록 에칭한 후 상기 제1유전체층 위에 제2의 유전체층을 도포시키는 것을 포함하고 있다.
도포되는 스핀-온 그라스로는 실록산(siloxane)이 바람직하다. 실록산 스핀-온 그라스가 도포된 후에는이 그라스는 경화되어 실록산이 실질적으로 실리콘 산화물로 변형된다. 스핀-온 그라스의 에칭속도는 제1유전체의 에칭속도와 대체적으로 같게 되도록 에칭공정이 제어된다. 이 에칭공정은 비아가 획정될 영역으로부터 모든 스핀-온 그라스를 제거시키도록 하는 것이 바람직스럽다.
제1금속도전층과 중간레벨 유전체층으로 형성된 전형적인 CMOS 반도체 웨이퍼 구조가 제 1 도에 도시되어 있다. 도시된 특정 구조는 예시적인 것에 불과하며, 수많은 다른 모형의 구조가 여러 가지의 웨이퍼표면 부위에 형성될 수 있다. 상기 웨이퍼는, 본 기술분야에서 공지되어 있는 바와 같이, 전형적인 산화물층(12), 다결정 실리콘도체층(14) 및 기판위에 도포된 다른 재료로 형성되는 실리콘기판(10)이 구비되어 있다.
제1금속층은 전형적으로 거의 이방성의 스트레이트 윌(staight wall)의 프로화일(profile)을 얻기 위하여 적층된 후 RIE를 사용하여 에칭되는 알미늄-실리콘-동합금이 제1금속층으로 형성되는 도체(20)로 구성되어 있다.
제1금속층의 융기(hillock)의 크기나 밀도는 다층금속층을 가지는 디바이스의 제1금속층과 제2금속층사이에서의 회로 단락의 주된 요인이 됨이 알려졌다. 따라서, 알미늄 실리콘 합금보다도 알미늄-실리콘-동 합금이 제1금속층으로 사용되는 것이 더욱 바람직하며, 이것은 제1금속층에 대한 제2금속층의 캐패시터 절연 파괴의 항복점을 효율적으로 배가시켜주기 때문이다. 제1금속층이 알미늄 실리콘 합금일 때 얻어지는 융기 크기의 정도에 의하여 결함 밀도가 개선되어진다고 추정되어진다. 융기를 감소시키기 위하여 제1금속층을 알미늄-실리콘-동 합금으로 사용하는 것은 이 기술분야에서 공지되어 있다.
제1유전체층(ILD1)(22)은 금속도체 위에 도포된다. 이 유전체층(22)은 바람직하기로는 4%(중량) 이하의 인-도프유리(PSG)로 된 박막층이다. 이 유전체층은 종래의 프라즈마 가속 화학증착(PECVD) 공정을 사용하여 적층하는 것이 바람직하다. 그래서 상기 제1유전체층(22)은 인-도프 CVP SiO2, 즉 도프 프라스마 산화물이다.
인-도프 그라스는 ASM PECVD 캔틸레버식 로우드시스템을 사용하여 증착시키는 것이 바람직하다. 실란 인 및 질소화산화물은 반응기체로서 바람직하다. 공정 압력은 1.25torr, 공정온도는 300℃가 바람직하다. PECVD 시스템은 1.3KWatt의 전력에서 리미티드 디플레숀 모드(LDM)로 작동시키는 것이 바람직하다. 이 PECVD 산화물은 대략 1분당 150옹스트롬의 증착속도로 증착된다. 바람직한 유전체층(22)의 두께는 약 7000옹스트롬이다.
제 1 도에 도시된 바와같이, 제1유전체층(ILD1)의 표면은 제1금속층(20)의 밑에 놓여있는 구조의 윤곽에 따라 매우 울퉁불퉁하다. 만약 제2금속층이 이 ILD1 표면위에 증착된다면 표면에서의 날카로운 균열부위에서 금이 가게 되어서 표면 내에서의 전 공정단계에 걸쳐 유전체 표면을 충분히 피복할 수 없게 된다.
도프되지 않은 스핀-온 그라스(SOG) 층(24)이 제1유전체층의 위에 도포되며, 이 스핀-온 그라스층은 밑에 놓여진 지형학적 표면 모양에서의 갭이나 만입부를 메우게 된다. 전형적인 스핀-온 그라스층의 평균두께는 3000옹스트롬이다. 스핀-온 그라스층이 부가된 웨이퍼 표면은 제 2 도에 도시되어 있다. 도포공정에 의하여 상당히 매끈한 표면이 형성된다.
스핀-온 그라스는 미국 뉴저지주 모리스타운 소재의 올리드 케미컬 코오퍼레이숀(Aelied Chemical Corporation)에서 상표 Accuglass, Type 204로 시판하고 있는 실록산 스핀-온 그라스가 바람직하다.
이 SOG는 알콜 용매계에 녹아있는 중합체 물질의 골격에 실리콘-산소를 포함하고 있는 용액이다. 보다 상세히 설명하면, 아래와 같은 화학식을 가지는 알콜성 용매 내의 페닐 실록산 중합체이다.
[SiOa(C6H5)b(OC2H5)c(OH)d]n여기서, a≥1 b≤0.5 c≤0.5 d≤0.5 5≤n≤100 이고, C6H5는 페닐이다.
SOG층으로는 다른 스핀-온 그라스의 조제품이 사용될 수도 있다. 조제품은 도포층에서의 거품수가 가장 적고 미립자의 형성이 가장 적게 하는 것으로 선택하여야 한다. 약 2밀리미터의 SOG용액이 4인치 웨이퍼에 소비된다. SOG를 도포하는 동안 웨이퍼의 스핀속도는 약 3000RPM에서 조절되고, 스핀-온 그라스의 두께는 약 3200옹스트롤+/-3퍼센트가 되도록 하는 것이 바람직하다.
미립자 형성은 SOG 피복을 도포하는 과정에서 문제가 될 수 있다. 미립자수는 스핀동작마다 웨이퍼당 1μm 이상의 크기(직경)에서 10개가 넘지 않도록 유지하여야 한다.
컵과 노즐 헹구기를 가진 특수한 트랙디자인이 공정을 청결하게 유지하는데 유익하다. SOG의 도포시에 미립자 형성을 최소화 시키는데 필요한 장치가 미국 캘리포니아주 샌조스시에 소재한 쎄미큰닥터 시스템 Inc.(Semiconductor System Incorporation)나, 미국 캘리포니아주 샌조스시에 역시 소재하고 있는 머신테크놀리지(Machine technology)와 같은 공급자로부터 용이하게 구입할 수 있다. 올리드케미컬사의 Accuglass Type 204는 비교적 느린 용매의 증발속도 때문에 미립자 형성을 감소시키는데 성공적이었다. 이 느린 용매 증발속도는 주로 용매 증발의 결과 때문에 형성되는 미립자의 수를 감소시키는데 유익하다.
SOG가 도포된 다음에 SOG는 경화되어서 유기성 실록산에서 비유기성 이산화 실리콘(SiO2)으로 변형된다. SOG 제조자는 통상적으로 도포된 물질이 비유기성 SOG로 충분히 변형시키고자하는 경화공정을 상세히 설명하고 있다. 바람직한 올리드 케미컬회사의 Accuglass Type 204에 대하여 그 제조자는 대기중이나 또는 질소(N2)와 산소(O2)의 혼합물의 분위기중에서 400℃의 오븐이나 열판에 한시간 동안 경화시킬 것을권장하고 있다. 만약 경화공정에서 온도가 계속 증가하지 않는다면, 이들 제조자는 공기중에서 10분동안 90∼100℃로 예비 열처리(prebaking)하여 줄 것을 권장하고 있다. 그러나, 상기의 유기성 실록산 Accuglass Type 204 SOG에 대하여는, 단축 경화 공정이 본 발명의 공정에 대하여서 만족할만한 결과를 얻어내게 됨을 알아냈다. 이와 같은 단축 경화는 스핀 작동 직후에 웨이퍼를 열관에 놓은 후 약 1분여 동안 150°∼300℃에서 열처리 시킴으로써 행하여지게 된다. 이 단축 열처리는 공기중에서 행하여질 수 있다. 이러한 단축 경화공정은 후속되는 배면 에칭(etch-back)에서 알맞도록 변환하여 주며, 한편으로는 보다 많은 웨이퍼를 처리하여 줄 수 있게 하여 준다.
열처리 또는 경화 공정은 후속되는 배면 에칭공정에 영향을 주게 되며 그의 중요성에 대하여서는 후술한다. 열처리 및 경화 공정에서 온도가 높으면 높을수록 경화된 SOG내의 탄소 함유량은 그 만큼 낮게 되며, 이의 결과 에칭속도가 보다 빠르게 된다. 다음에 설명하는 바와 같은 이유로, 경화된 SOG의 에칭속도는 중간레벨 유전체층의 에칭속도와 정확하게 매칭되어야 한다. 따라서, 정확한 탄소함량과 에칭속도를 가지는 SOG층을 생성하기 위하여 조절될 수 있도록 열처리 또는 경화공정단계에 대한 정확한 설명이 필요하게 된다.
밑에 놓이게되는 유전체층보다 실질적으로 더 빠르게 에칭되지 않은 SOG를 얻기 위해서는 일반적으로 경화된 SOG 내의 비교적 높은 탄소 함량이 요구된다. Accuglass Type 204 유기성 실록산은, 일분동안 150℃로 단축 가열판에서 경화시키면 약 6퍼센트의 탄소함량을 가지게 된다. 단축 열판 경화는 약 300℃까지의 온도에 성공적임이 증명되었다.
다음에, 웨이퍼 표면에 프라즈마 배면 에칭공정이 시행된다. 이 에칭공정은 스핀-온 그라스층(24)의 에칭속도와 제1유전체층(22)의 에칭속도가 가능한한 정확하게 에칭되도록 선택되어야 한다. SOG층 (24)의 플레이너나 또는 이소-플레이너 표면은 SOG층이나 제1유전체층의 일부분이 에칭되어 없어질 때까지 에칭된 에칭속도로 유지된다. 이상적으로는, SOG(24)와 PECVD 산화물 유전체(22)의 에칭속도는 1.0 : 1.0의 비율(선택성)을 가져야 한다. 그러나, 0.8∼1.3 : 1.0의 범위 내로 선택하더라도 만족할만한 결과를 얻게된다. 배면 에칭후의 웨이퍼 표면은 제 3 도에 도시되어 있다.
프라즈마 에칭제는 PECVD에 대한 SOG의 에칭속도가 1 : 1의 비율을 가지도록 선택되는 것을 사용하는 것이 바람직하다. Tagel 상표모델 803인 프라즈마 에칭제를 사용하면, 만족스런 결과가 얻어진다. 에칭은 프레온 116(C2F6)을 사용하여 행하는 것이 바람직하다. 프레온 116은 에칭공정중에 분해되고, 활성 불소는 SOG나 또는 유전체와 반응하여 에칭을 행한다.
프레온 116은 에칭공정중에 온도를 제어하기 위해 헬리움(He)과 혼합하는 것이 바람직하며, 에칭속도 비율이나 선택성을 제어하기 위해 중합체 억제제로서 산소를 부가한다.
프레온에 대한 헬리움의 바람직한 비율은 2 : 1이다. SOG와 유전체간의 에칭속도 비율에 있어서 1 : 1의 선택성에 가능한한 가깝게 되도록 층분한 산소가 가스에 부가된다. 헬리움과 프레온의 산소에 대한 비율은 바람직하기로는 약 30 : 1이며, 따라서, 산소는 에칭하는 동안의 총 가스 유입량의 약 3∼5%를 형성한다. 에칭은 2.5torr 압력하에서 200watt의 전력을 인가하여 행하는 것이 바람직하다.
인-도프 PECVD 산화물에 대한 SOG의 에칭속도 비율을 1 : 1로 선택한다면, 상당히 평탄한 표면상태(topography)가 도포되어 유지되도록 하여준다. 일반적으로, SOG층은 PECVD 산화물보다 빨리 에칭된다. 그러나, 도포되는 PECVD와 SOG나 사용되는 에칭공정은 에칭속도의 비율이 0.8∼1.3 : 1.0(SOG : ILD1)로 반복 선택되도록 적절히 제어될 수 있다. SOG가 PECVD보다 실질적으로 더 빠른 속도에서 에칭된다면 처음과 같은 매우 울퉁불퉁한 유전체층의 표면이 되풀이 될 것이다.
앞에서 이미 설명한 바와같이, 경화된 SOG의 탄소 함량은 SOG의 에칭속도에 영향을 주게 되며 탄소 함량이 높으면 높을수록 에칭속도는 그만큼 느리게 된다. 일반적으로, 경화공정시에 사용온도가 높으면 그만큼 탄소 함유량이 더 낮아지게 된다. 올리드 케미컬회사제의 Accuglass Type 204와 같은 유기성 실록산이 도포되는 경우에는 일분간 150℃ 열판 경화로도 만족할만한 결과가 얻어짐을 알았다. 또한 일분간의 열판경화는 그 온도를 약 300℃까지 올려도 훌륭하게 사용되어진다. 밑에 놓여지는 PECVD의 인 농도는 그의에칭속도에 영향을 준다. 그래서, 에칭속도의 선택은 PECVD의 인 농도를 조절함으로써 또한 제어될 수있다. 이미 설명한 바와같이, PECVD 산화들에 대한 바람직한 인 농도는 중량으로 4%이다.
결국, 에칭속도의 선택은 에칭공정 그 자체로 제어될수 있다. 이미 설명한 바와같이, 프레온 116과 헬리움에 부가되는 산소는 중합체 억제제로서 작용하여 에칭속도가 제어된다. 약 3∼5%의 산소를 혼합하면 만족한 결과가 얻어진다.
SOG와 중간 레벨 유전체층은 모두 산호물이다. 배면 에칭공정동안 산화물만이 에칭되기 때문에 중간 레벨 유전체층과는 다른 재료로 구성되는 쎄크리휘셜 층을 사용하는 배면 에칭공정에서 전형적으로 나타내는 부하 효과나 볼아이 에칭패턴(Bullseye etch pattern)은 없다. 평탄성이 얻어지는 정도는 배면에칭 동안에 제거되는 SOG와 프라즈마 산화물의 량에 따라 지배된다. 모든 스핀-온 물질에서와 같이, SOG층의 두께는밑에 놓여있는 표면의 형태(topography)에 따라 좌우된다. 일반적으로 경화후의 SOG의 가장 큰 두께층은 넓은 금속 버스라인(bus line)이나 프르브 패드(probe pad) 위에서 나타내며, 한편, 격리되는 최소 기하학적 라인은 가장 작은 높이인 공정단계에서의 변화된 높이만이 나타나게 된다. 배면 에칭은 SOG의 완전제거 및 중간레벨 유전체층의 수전 옹스트롬에서부터 단지 SOG의 9천 옹스트롬 정도의 제거에 이르기까지의 범위에 걸쳐 행할 수 있다. 정확한 에칭량은 전반적인 수율의 결과에 따라 정해지며 각 구조에 대하여 실험적으로 결정되어야 한다.
체인(chain)과 체인간의 높은 수율을 달성하는데 도움이 되도록 비아(via) 영역으로부터 SOG는 모두 제거시키는 것이 특히 유익하다. SOG와 프라즈마 산화물층 사이의 열적 팽창에 있어서의 차이는 상부 중간레벨 유전체층(후술하는 바와 같이 도포됨)이 밑에 놓여지는 SOG로부터 완전히 벗겨지게 되는 원인이 될 수 있으며 이 결과 유전체 분리층에서 제2금속층과 제1금속층 사이의 접속이 끊어지게 된다. 이와같은 접속이 끊어지는 것을 방지하기 위해서는 제어되는 평탄성 에칭에 의하여 모든 SOG가 제거되어야 한다.
SOG의 조그만한 요입부(poket)가 제1중간레벨 유전체층의 표면에 존재하고 있는 가장 깊은 골을 채워서 남아 있게 되며, 한편, 중간레벨 유전체층의 가장 높은 부분은 에칭되어 제거된다. 그래서, 제 3 도에 도시하고 있는 바와같이, 노출되는 표면 영역의 대부분은 중간 레벨 유전체층이지만, 유전체 표면에 있어서의 요입부는 SOG로서 채워져 있어 실질적으로 평탄한 표면을 형성하게 된다.
배면 에칭공정후에 있어서는, 남아있게 되는 제1중간레벨 유전체층(22)의 전체 두께는, 제2금속층이 에칭된 표면에 직접 적층된다면, 일반적으로 금속층사이에 적절한 절연을 제공하여 두기에는 너무도 얇게 된다. 따라서, 제 4 도에 도시된 바와같이, 중간레벨 유전체의 제2층(ILD2)(26)이 에칭된 체로 SOG로 채워진 표면 요입부를 가지고 있는 제1중간레벨 유전체층의 표면에 적층된다. 이 제2중간레벨 유전체층(26)은 제1중간레벨 유전체층과 동일 재료임이 바람직하며 또한 약 4% 이하의 인-도프 그라스 박막이 바람직하다. 이 제2중간레벨 유전체층은 약 3000∼5000옹스트롬의 두께로 제1유전체층과 동일 방법으로 적층되는 것이 바람직하다. 금속층 사이의 총 유전체층 두께는 약 10,000옹스트롬이다.
제2중간레벨 유전체층이 도포되는 표면의 비교적 적은 영역은 스핀-온 그라스 매입재(24)인 것이 바람직하다. 두개의 중간레벨 유전체의 인-도프 그라스층(22,26) 사이의 부착력은 비교적 양호하나, 제2의 유전체층(26)과 스핀-온 그라스층(24) 사이의 부착력은 비교적 빈약한 것이 알려졌다. 따라서, 특히 비아가 설치되는 영역에서, 제2중간레벨 유전체층(26)은 그들사이에 SOG를 개재시킴이 없이 제1중간레벨 유전체층(22)에 직접 도포되어야 한다. SOG와 플라즈마 산화물 인-도프 그라스인 제2유전체층 사이의 열적팽창의 차이 때문에 제2유전체층은 비아의 벽이나 단부에서 스핀-온 그라스로부터 벗겨지게 되며, 이것은 제2금속층과 제1금속층 사이의 비아를 통한 접속에 있어서 파괴를 일으키게 될 수 있다.
제1유전체층의 표면과 제2유전체층이 도포되는 스핀-온 그라스층의 표면은 상당히 평탄하기 때문에, 제2유전체층의 표면 역시 비교적 평탄하여 비아의 휙정과 제2금속층의 적층이 용이하게 된다. 제2유전체층(26)이 도포될 때 매끈한 표면이 남겨지게 되어서, 비아 또는 개구부(28)가 상기 유전체층들을 통하여 형성될 수 있게 되어 제1 및 제2금속층들 사이에 접속이 이루어지게 된다. 제 5 도는, 제1 및 제2유전체층을 통하여 획정되는 비아가 구비된 제 4 도의 구조에서 제1금속도체(20)에 개구부를 제공하는 것을 도시하고있다.
제2금속층은 제2유전체층의 표면에 적층될 수 있다. 이 표면은 비교적 매끈하기 때문에, 금속층이 평탄하게 도포될 수 있어 균열되는 일은 없다. 두 금속층들 사이의 금속 접속은 제1유전체층(ILD1)(22)과 제2유전체층(ILD2)(26)를 관통하는 비아 또는 개구부(28)를 통하여 이루어진다. 두 유전체층은 서로 잘 부착되기 때문에, 비아 벽을 따라서 갈라지지 않게 되어 금속접속에 있어서 불연속점이 발생되는 일은 없다. 이들과 제조공정의 나머지 단계는 울퉁불퉁한 유전체층의 표면으로 인한 제2금속층의 결함이 없이, 본 기술분야에서 숙련된 이들에 의하여 공지된 바와같이 행하여질 수 있다.

Claims (17)

  1. 반도체 웨이퍼 제조방법에 있어서, 제1금속층(20)의 위에 제1유전체층(22)를 도포하는 공정과, 상기 제1유전체층(22)위에 스핀-온 그라스층(24)를 도포하는 공정과, 상기 제1유전체층의 적어도 한 부분이 표출될 때까지 상기 스핀-온 그라스층(24)을 에칭하는 공정과, 상기 제1유전체층 위에 제2유전체층(26)을 도포하는 공정이 구비됨을 특징으로 하는 토포그라피 플레이너 또는 이소-플레이너 표면을 얻기 위한 방법.
  2. 상기 스핀-온 그라스층은 적어도 금속도체(20) 위의 상기 제1유전체층(22)을 표출하도록 에칭됨을 특징으로 하는 제 1 항의 방법.
  3. 상기 스핀-온 그라스층은 적어도 비아(28)가 획정될 영역에서 상기 제1유전체층(22)을 표출하도록 에칭되어짐을 특징으로 하는 제 2 항의 방법.
  4. 상기 에칭 공정단계 전에, 상기 스핀-온 그라스층(24)을 경화시키는 공정이 부가적으로 구비됨을 특징으로 하는 제 1 항의 방법.
  5. 상기 스핀-온 그라스층(24)의 에칭속도는 상기 제1유전체층(22)의 에칭속도와 대체적으로 동일함을 특징으로 하는 제 4 항의 방법.
  6. 상기 스핀-온 그라스층(24)의 에칭속도는 상기 제1유전체층(22)의 에칭속도의 0.8 내지 1.3배의 범위에 있는 것을 특징으로 하는 제 5 항의 방법.
  7. 상기 경화 공전단계는 적어도 150℃에서의 온도에서 적어도 일분동안 상기 웨이퍼를 열처리하는 것을 구비함을 특징으로 하는 제 6 항의 방법.
  8. 상기 에칭 공정단계는 헬리움과 약 1 : 2의 비율의 C2F6을 가지고 프라즈마에칭을 하며, 상기 제1유전체층(22)과 대략 동일 속도에서 상기 스핀-온 그라스층(24)이 에칭되도록 충분한 산소가 부가되게 구비함을 특징으로 하는 제 4 항의 방법.
  9. 산소(O2)에 대한 헬리움(He)과 C2F6의 비율이 약 30 : 1이 됨을 특징으로하는 제 8 항의 방법.
  10. 제1유전체층(22)을 도포하는 상기 공정은, 프라즈마 가속 화학증착 적층공정을 사용하여, 약 4중량퍼센트의 인 농도를 가지는 인-도포 산화물을 적층시키도록 구성하며, 스핀-온 그라스층(24)을 도포하는 상기 공정은 유기성 실록산을 도프시키도록 구성하며, 상기 스핀-온 그라스층(24)을 경화시키는 공정은 적어도 150℃의 온도에서 적어도 일분동안 상기 웨이퍼를 열처리하도록 구성함을 특징으로 하는 제 8 항의 방법.
  11. 상기 산소는 에칭공정 총가스 유입량의 약 5%로 구성됨을 특징으로 하는 제 8 항의 방법.
  12. 다층 금속층을 가지는 반도체 웨이퍼를 제조하는 방법에 있어서, 프라즈마 가속 화학증착 적층공정을 사용하여, 제1금속층(20)위에 인-도프 그라스의 제1유전체층(22)을 적층시키고; 상기 제1유전체층(22)위에 도프되지 않은 실록산 스핀-온 그라스층(24)을 도포시키며; 상기 스핀-온 그라스층을 대체적으로 실리콘 산화물로 변형되도록 경화시킨 후; 상기 스핀-온 그라스층의 에칭속도가 상기 인-도프 그라스층의 에칭속도와 대략 동일한 에칭 공정에서 적어도 상기 스핀-온 그라스층(24)의 일부분과 상기 제1유전체층(22)의 일부분을 에칭하여 제거시키며; 그리고, 프라즈마 가속 화학증착 적층공정을 사용하여, 상기 제1유전체층과 상기 스핀-온 그라스의 잔여 부분위에 인-도프 그라스의 제2유전체층(26)을 적층시키는 공정을 구비함을 특징으로 하는 실질적인 플레이너 표면을 가지는 중간 레벨 유전체층을 제공하기 위한 방법.
  13. 상기 경화 공정단계는 약 일분 동안에 약 150℃의 온도의 열판 위에 상기 웨이퍼를 놓는 것을 구비하도록 함을 특징으로 하는 제 12 항의 방법.
  14. 상기 인-도프 그라스층(22,26)은 4중량% 이하의 인 함유량을 가지도록 함을 특징으로 하는 제 13 항의 방법.
  15. 상기 에칭 공정단계는 헬리움과 약 1 : 2의 비율인 C2F6와 3 내지 5%의 산소의 농도로서 프라즈마 에칭하는 것을 구비하도록 함을 특징으로 하는 제 14 항의 방법.
  16. 다층 금속층을 가지는 반도체 웨이퍼를 제조하는 방법에 있어서, 프라즈마 가속 화학 증착 적층공정을 사용하여 제1금속층(20) 위에 인-도프 그라스의 제1유전체층(22)을 적층시키고; 상기 제1유전체층위에 도프되지 않은 유기성 실록산 스핀-온 그라스층(24)을 도포하며; 상기 스핀-온 그라스가 실리콘 2산화물로 실질적으로 변형되게 상기 스핀-은 그라스를 경화시킨후; 상기 스핀-온 그라스의 에칭속도가 상기 인-도프 그라스의 에칭속도와 거의 동일한 에칭공정에서, 상기 스핀-온 그라스이 전부가 비아(28)가 획정될 영역으로부터 제거될 때까지, 적어도 상기 스핀-온 그라스층(24)의 일부분과 상기 제1유전체층(22)의 일부분을 에칭하여 제거하며, 그리고 프라즈마 가속 화학 증착 적층공정을 사용하여 상기 제1유전체층(26)을 적층시키는 공정을 구비하는 것을 특징으로 하는 실질적인 플레이너 표면을 가지는 중간레벨 유전체층을 제공하는 방법.
  17. 다층 금속층을 가지는 반도체 웨이퍼를 제조하는 방법에 있어서, 프라즈마 가속 화학증착 적층공정을 사용하여 4중량 퍼센트의 인 농도를 가지는 인-도프 그라스의 제1유전체층(22)를 상기 제1금속층(20) 위에 적층시키고; 도포되지 않는 실록산 스핀-온 그라스층(24)를 상기 제1유전체층 위에 도포하며; 적어도 150℃의 온도에서 적어도 일분동안 상기 스핀-온 그라스를 열처리 함으로써 상기 스핀-온 그라스를 경화시킨 후, 상기 스핀-온 그라스의 에칭속도가 상기 인-도프 그라스의 에칭속도와 대략 동일하도록 프라즈마가 헬리움에 대한 C2F6의 비율이 1 : 2이고 약 1 내지 5%의 산소를 구비하는 프라즈마 에칭공정에서, 비아(28)가 획정되어 상기 제1금속층과 그 후의 금속층 사이에 접속될 수 있도록 하는 영역으로부터 상기스핀-온 그라스의 전부가 제거될 때까지, 적어도 상기 스핀-온 그라스의 일부분과 상기 제1유전체층의 일부분을 에칭하여 제거하며; 그리고, 프라즈마 가속 화학증착 적층공정을 사용하며, 상기 제1유전체층과 상기 스핀-온 그라스의 나머지 부분 위에 4중량%의 인 농도의 제2유전체층(26)을 적층시키는 공정을 구비하는 것을 특징으로 하는 실질적인 플레이너 표면을 가지는 중간 레벨 유전체층을 제공하는 방법.
KR1019870005678A 1986-06-06 1987-06-04 스핀-온 그라스를 쎄크리휘셜층으로 사용하는 2중금속층 mos의 평탄화 방법 KR900004264B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US871655 1986-06-06
US06/871,655 US4676867A (en) 1986-06-06 1986-06-06 Planarization process for double metal MOS using spin-on glass as a sacrificial layer

Publications (2)

Publication Number Publication Date
KR880001029A KR880001029A (ko) 1988-03-31
KR900004264B1 true KR900004264B1 (ko) 1990-06-18

Family

ID=25357862

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870005678A KR900004264B1 (ko) 1986-06-06 1987-06-04 스핀-온 그라스를 쎄크리휘셜층으로 사용하는 2중금속층 mos의 평탄화 방법

Country Status (4)

Country Link
US (1) US4676867A (ko)
EP (1) EP0249173A1 (ko)
JP (1) JPS6340345A (ko)
KR (1) KR900004264B1 (ko)

Families Citing this family (89)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2588417B1 (fr) * 1985-10-03 1988-07-29 Bull Sa Procede de formation d'un reseau metallique multicouche d'interconnexion des composants d'un circuit integre de haute densite et circuit integre en resultant
US4966865A (en) * 1987-02-05 1990-10-30 Texas Instruments Incorporated Method for planarization of a semiconductor device prior to metallization
US4795722A (en) * 1987-02-05 1989-01-03 Texas Instruments Incorporated Method for planarization of a semiconductor device prior to metallization
US4721548A (en) * 1987-05-13 1988-01-26 Intel Corporation Semiconductor planarization process
JPH01138734A (ja) * 1987-11-25 1989-05-31 Mitsubishi Electric Corp 複導電体層を有する半導体装置およびその製造方法
JPH063804B2 (ja) * 1988-01-21 1994-01-12 シャープ株式会社 半導体装置製造方法
US4894351A (en) * 1988-02-16 1990-01-16 Sprague Electric Company Method for making a silicon IC with planar double layer metal conductors system
US4876217A (en) * 1988-03-24 1989-10-24 Motorola Inc. Method of forming semiconductor structure isolation regions
JP2545450B2 (ja) * 1988-10-24 1996-10-16 富士通株式会社 半導体装置の製造方法
KR910008980B1 (ko) * 1988-12-20 1991-10-26 현대전자산업 주식회사 자외선을 이용한 s.o.g 박막 경화 방법
EP0375255A3 (en) 1988-12-21 1991-09-04 AT&T Corp. Method for reducing mobile ion contamination in semiconductor integrated circuits
JP2578193B2 (ja) * 1989-02-01 1997-02-05 沖電気工業株式会社 半導体素子の製造方法
US5068711A (en) * 1989-03-20 1991-11-26 Fujitsu Limited Semiconductor device having a planarized surface
JP2822430B2 (ja) * 1989-03-28 1998-11-11 日本電気株式会社 層間絶縁膜の形成方法
US4996165A (en) * 1989-04-21 1991-02-26 Rockwell International Corporation Self-aligned dielectric assisted planarization process
JP2556138B2 (ja) * 1989-06-30 1996-11-20 日本電気株式会社 半導体装置の製造方法
JP2515408B2 (ja) * 1989-10-31 1996-07-10 株式会社東芝 バイポ−ラ型半導体装置
US5208176A (en) * 1990-01-16 1993-05-04 Micron Technology, Inc. Method of fabricating an enhanced dynamic random access memory (DRAM) cell capacitor using multiple polysilicon texturization
JP2518435B2 (ja) * 1990-01-29 1996-07-24 ヤマハ株式会社 多層配線形成法
JPH0774146A (ja) * 1990-02-09 1995-03-17 Applied Materials Inc 低融点無機材料を使用する集積回路構造の改良された平坦化方法
JP3092185B2 (ja) * 1990-07-30 2000-09-25 セイコーエプソン株式会社 半導体装置の製造方法
JPH04233732A (ja) 1990-08-16 1992-08-21 Motorola Inc 半導体の製造工程で使用するスピン・オン誘電体
GB2249217A (en) * 1990-10-23 1992-04-29 Samsung Electronics Co Ltd Semiconductor device planarisation
US5290399A (en) * 1991-02-05 1994-03-01 Advanced Micro Devices, Inc. Surface planarizing methods for integrated circuit devices
JPH04348032A (ja) * 1991-05-24 1992-12-03 Nec Corp 半導体装置およびその製造方法
JP2913918B2 (ja) * 1991-08-26 1999-06-28 日本電気株式会社 半導体装置の製造方法
DE69228099T2 (de) * 1991-09-23 1999-05-20 Sgs Thomson Microelectronics Verfahren zur Herstellung von Sacklöchern und hergestellte Struktur
US5245213A (en) * 1991-10-10 1993-09-14 Sgs-Thomson Microelectronics, Inc. Planarized semiconductor product
US5442237A (en) * 1991-10-21 1995-08-15 Motorola Inc. Semiconductor device having a low permittivity dielectric
DE69318880T2 (de) * 1992-03-31 1998-10-08 Sgs Thomson Microelectronics Planarisierungsverfahren von einer integrierten Schaltung
JPH06124948A (ja) * 1992-08-31 1994-05-06 Sony Corp 配線形成方法
US5250472A (en) * 1992-09-03 1993-10-05 Industrial Technology Research Institute Spin-on-glass integration planarization having siloxane partial etchback and silicate processes
JPH07297276A (ja) * 1992-09-22 1995-11-10 At & T Corp 半導体集積回路の形成方法
US5331117A (en) * 1992-11-12 1994-07-19 Sgs-Thomson Microelectronics, Inc. Method to improve interlevel dielectric planarization
JP2809018B2 (ja) * 1992-11-26 1998-10-08 日本電気株式会社 半導体装置およびその製造方法
US5372673A (en) * 1993-01-25 1994-12-13 Motorola, Inc. Method for processing a layer of material while using insitu monitoring and control
US5366850A (en) * 1993-04-14 1994-11-22 Industrial Technology Research Institute Submicron planarization process with passivation on metal line
US5367284A (en) * 1993-05-10 1994-11-22 Texas Instruments Incorporated Thin film resistor and method for manufacturing the same
US5332467A (en) * 1993-09-20 1994-07-26 Industrial Technology Research Institute Chemical/mechanical polishing for ULSI planarization
JPH07169020A (ja) * 1993-09-21 1995-07-04 Eastman Kodak Co 磁気薄膜ヘッドのための基板表面の平坦化プロセス
US5847457A (en) * 1993-11-12 1998-12-08 Stmicroelectronics, Inc. Structure and method of forming vias
JP2561011B2 (ja) * 1993-12-01 1996-12-04 日本電気株式会社 半導体装置の製造方法
US5435888A (en) * 1993-12-06 1995-07-25 Sgs-Thomson Microelectronics, Inc. Enhanced planarization technique for an integrated circuit
US5505816A (en) * 1993-12-16 1996-04-09 International Business Machines Corporation Etching of silicon dioxide selectively to silicon nitride and polysilicon
US5395785A (en) * 1993-12-17 1995-03-07 Sgs-Thomson Microelectronics, Inc. SRAM cell fabrication with interlevel dielectric planarization
US5449644A (en) * 1994-01-13 1995-09-12 United Microelectronics Corporation Process for contact hole formation using a sacrificial SOG layer
US5429990A (en) * 1994-04-08 1995-07-04 United Microelectronics Corporation Spin-on-glass planarization process with ion implantation
JP3015717B2 (ja) * 1994-09-14 2000-03-06 三洋電機株式会社 半導体装置の製造方法および半導体装置
US5534731A (en) * 1994-10-28 1996-07-09 Advanced Micro Devices, Incorporated Layered low dielectric constant technology
US5496776A (en) * 1995-04-27 1996-03-05 United Microelectronics Corporation Spin-on-glass planarization process with ion implantation
US5861345A (en) * 1995-05-01 1999-01-19 Chou; Chin-Hao In-situ pre-PECVD oxide deposition process for treating SOG
US5682055A (en) * 1995-06-07 1997-10-28 Sgs-Thomson Microelectronics, Inc. Method of forming planarized structures in an integrated circuit
US6268657B1 (en) 1995-09-14 2001-07-31 Sanyo Electric Co., Ltd. Semiconductor devices and an insulating layer with an impurity
US20010048147A1 (en) * 1995-09-14 2001-12-06 Hideki Mizuhara Semiconductor devices passivation film
KR100197980B1 (ko) * 1995-09-14 1999-06-15 김영환 반도체 소자의 제조방법
US5679211A (en) * 1995-09-18 1997-10-21 Taiwan Semiconductor Manufacturing Company, Ltd. Spin-on-glass etchback planarization process using an oxygen plasma to remove an etchback polymer residue
US6825132B1 (en) 1996-02-29 2004-11-30 Sanyo Electric Co., Ltd. Manufacturing method of semiconductor device including an insulation film on a conductive layer
JP3015752B2 (ja) * 1996-02-29 2000-03-06 三洋電機株式会社 半導体装置の製造方法
JP3094909B2 (ja) 1996-04-19 2000-10-03 日本電気株式会社 半導体装置の製造方法
US5849637A (en) * 1996-06-10 1998-12-15 Wang; Chin-Kun Integration of spin-on gap filling dielectric with W-plug without outgassing
US5883002A (en) * 1996-08-29 1999-03-16 Winbond Electronics Corp. Method of forming contact profile by improving TEOS/BPSG selectivity for manufacturing a semiconductor device
KR100383498B1 (ko) 1996-08-30 2003-08-19 산요 덴키 가부시키가이샤 반도체 장치 제조방법
US6288438B1 (en) 1996-09-06 2001-09-11 Sanyo Electric Co., Ltd. Semiconductor device including insulation film and fabrication method thereof
JP3015767B2 (ja) * 1996-12-25 2000-03-06 三洋電機株式会社 半導体装置の製造方法及び半導体装置
JP2975934B2 (ja) 1997-09-26 1999-11-10 三洋電機株式会社 半導体装置の製造方法及び半導体装置
US6690084B1 (en) 1997-09-26 2004-02-10 Sanyo Electric Co., Ltd. Semiconductor device including insulation film and fabrication method thereof
US6340435B1 (en) * 1998-02-11 2002-01-22 Applied Materials, Inc. Integrated low K dielectrics and etch stops
KR100268459B1 (ko) * 1998-05-07 2000-10-16 윤종용 반도체 장치의 콘택 플러그 형성 방법
US6794283B2 (en) 1998-05-29 2004-09-21 Sanyo Electric Co., Ltd. Semiconductor device and fabrication method thereof
US6110843A (en) * 1999-02-08 2000-08-29 Taiwan Semiconductor Manufacturing Co. Etch back method for smoothing microbubble-generated defects in spin-on-glass interlayer dielectric
US6396089B1 (en) * 1999-04-15 2002-05-28 United Microelectronics Corp. Semiconductor image sensor
JP2003502449A (ja) 1999-06-10 2003-01-21 ハネウエル・インターナシヨナル・インコーポレーテツド フォトリソグラフィ用スピンオンガラス反射防止コーティング
KR100319894B1 (ko) * 1999-07-13 2002-01-10 윤종용 표면파 플라즈마 식각장치를 이용한 반도체 웨이퍼 상의 물질막 식각방법
US6395994B1 (en) * 2000-01-31 2002-05-28 Visteon Global Technologies, Inc. Etched tri-metal with integrated wire traces for wire bonding
US6368400B1 (en) * 2000-07-17 2002-04-09 Honeywell International Absorbing compounds for spin-on-glass anti-reflective coatings for photolithography
US6917110B2 (en) * 2001-12-07 2005-07-12 Sanyo Electric Co., Ltd. Semiconductor device comprising an interconnect structure with a modified low dielectric insulation layer
US20030162372A1 (en) * 2002-02-26 2003-08-28 Yoo Woo Sik Method and apparatus for forming an oxide layer
US7101798B2 (en) 2003-11-17 2006-09-05 Intel Corporation Method to modulate etch rate in SLAM
US8053159B2 (en) 2003-11-18 2011-11-08 Honeywell International Inc. Antireflective coatings for via fill and photolithography applications and methods of preparation thereof
US7618900B2 (en) * 2006-12-28 2009-11-17 Dongbu Hitek Co., Ltd. Semiconductor device and method of fabricating semiconductor device
US8642246B2 (en) 2007-02-26 2014-02-04 Honeywell International Inc. Compositions, coatings and films for tri-layer patterning applications and methods of preparation thereof
US8557877B2 (en) 2009-06-10 2013-10-15 Honeywell International Inc. Anti-reflective coatings for optically transparent substrates
US8367534B2 (en) 2010-09-17 2013-02-05 Taiwan Semiconductor Manufacturing Company, Ltd. Non-uniformity reduction in semiconductor planarization
US8864898B2 (en) 2011-05-31 2014-10-21 Honeywell International Inc. Coating formulations for optical elements
US20150206794A1 (en) * 2014-01-17 2015-07-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method for Removing Micro Scratches In Chemical Mechanical Polishing Processes
US9716035B2 (en) * 2014-06-20 2017-07-25 Taiwan Semiconductor Manufacturing Company, Ltd. Combination interconnect structure and methods of forming same
US9673053B2 (en) 2014-11-20 2017-06-06 United Microelectronics Corp. Method for fabricating semiconductor device
WO2016167892A1 (en) 2015-04-13 2016-10-20 Honeywell International Inc. Polysiloxane formulations and coatings for optoelectronic applications
US10879108B2 (en) * 2016-11-15 2020-12-29 Taiwan Semiconductor Manufacturing Co., Ltd. Topographic planarization method for lithography process

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IE52971B1 (en) * 1979-07-23 1988-04-27 Fujitsu Ltd Method of manufacturing a semiconductor device wherein first and second layers are formed
US4492717A (en) * 1981-07-27 1985-01-08 International Business Machines Corporation Method for forming a planarized integrated circuit
US4576900A (en) * 1981-10-09 1986-03-18 Amdahl Corporation Integrated circuit multilevel interconnect system and method
CA1169022A (en) * 1982-04-19 1984-06-12 Kevin Duncan Integrated circuit planarizing process
JPS60121738A (ja) * 1983-12-06 1985-06-29 Nec Kyushu Ltd 半導体装置の製造方法
US4470874A (en) * 1983-12-15 1984-09-11 International Business Machines Corporation Planarization of multi-level interconnected metallization system
US4654113A (en) * 1984-02-10 1987-03-31 Fujitsu Limited Process for fabricating a semiconductor device
US4545852A (en) * 1984-06-20 1985-10-08 Hewlett-Packard Company Planarization of dielectric films on integrated circuits

Also Published As

Publication number Publication date
US4676867A (en) 1987-06-30
KR880001029A (ko) 1988-03-31
EP0249173A1 (en) 1987-12-16
JPS6340345A (ja) 1988-02-20

Similar Documents

Publication Publication Date Title
KR900004264B1 (ko) 스핀-온 그라스를 쎄크리휘셜층으로 사용하는 2중금속층 mos의 평탄화 방법
EP0657925B1 (en) Planarization technique for an integrated circuit
US5393708A (en) Inter-metal-dielectric planarization process
US5250472A (en) Spin-on-glass integration planarization having siloxane partial etchback and silicate processes
US5665643A (en) Manufacture of planarized insulating layer
US5849640A (en) In-situ SOG etchback and deposition for IMD process
US4894351A (en) Method for making a silicon IC with planar double layer metal conductors system
US6114186A (en) Hydrogen silsesquioxane thin films for low capacitance structures in integrated circuits
US7242096B2 (en) Semiconductor device and method for manufacturing the same
US5750403A (en) Method of forming multi-layer wiring utilizing hydrogen silsesquioxane resin
US20050158982A1 (en) Semiconductor device manufacturing method
KR100382376B1 (ko) 반도체 장치 및 그의 제조방법
US5366850A (en) Submicron planarization process with passivation on metal line
US5393709A (en) Method of making stress released VLSI structure by the formation of porous intermetal layer
JPH11260815A (ja) 半導体装置の製造方法
US5930677A (en) Method for reducing microloading in an etchback of spin-on-glass or polymer
KR100342639B1 (ko) 반도체 구조물의 제조 방법
US6114253A (en) Via patterning for poly(arylene ether) used as an inter-metal dielectric
US6136688A (en) High stress oxide to eliminate BPSG/SiN cracking
US5904576A (en) Method of forming wiring structure
JP2001118928A (ja) 集積回路の製造方法
JP2003133411A (ja) 半導体装置およびその製造方法
JPH0221640A (ja) 半導体装置
US5920791A (en) Method of manufacturing intermetal dielectrics for sub-half-micron semiconductor devices
JPH08306681A (ja) 平坦化塗布絶縁膜の形成方法

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020618

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee