JPH04233732A - 半導体の製造工程で使用するスピン・オン誘電体 - Google Patents

半導体の製造工程で使用するスピン・オン誘電体

Info

Publication number
JPH04233732A
JPH04233732A JP3226425A JP22642591A JPH04233732A JP H04233732 A JPH04233732 A JP H04233732A JP 3226425 A JP3226425 A JP 3226425A JP 22642591 A JP22642591 A JP 22642591A JP H04233732 A JPH04233732 A JP H04233732A
Authority
JP
Japan
Prior art keywords
spin
coupled
dielectric
atoms
bonds
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3226425A
Other languages
English (en)
Inventor
Henry G Hughes
ヘンリー・ジー・ヒューズ
Ping-Chang Lue
ピン・チャン・ルー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JPH04233732A publication Critical patent/JPH04233732A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312Organic layers, e.g. photoresist
    • H01L21/3121Layers comprising organo-silicon compounds
    • H01L21/3122Layers comprising organo-silicon compounds layers comprising polysiloxane compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329Insulating materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Formation Of Insulating Films (AREA)
  • Bipolar Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、一般に電子部品の製造
工程で使用する誘電体に関し、特に半導体の製造工程で
使用されるスピン・オン誘電体に関する。
【0002】
【従来の技術】スピン・オン誘電体は半導体産業の分野
でスピン・オン・グラスとして使用されていた。これら
のスピン・オン誘電体を使用することは半導体の製造プ
ロセスの技術分野ではよく知られていた。スピン・オン
・グラスは通常オルガノシラン化合物と水とから生成さ
れ、それをアルコール溶媒中に溶解させる。こうして生
じた重合体はシロキサンと呼ばれ、半導体ウエハに応用
できる液体である。すなわちこれを一様な被覆を形成す
るように引き伸ばし、所望の基盤に粘着性結合を形成す
るように硬化させる。その硬化の際シロキサン重合体は
シリコン酸素結合すなわちガラスを形成することにより
基盤に付着する。そのことからこれらは、スピン・オン
・グラスと呼ばれ、主として誘電体物質として使用され
ていた。
【0003】
【発明が解決しようとする課題】これら従来のスピン・
オン・グラスは誘電率の高いものに限られていた。半導
体チップ上で導体を絶縁するとき、これらのスピン・オ
ン・グラスの高い誘電率は、その導体上に容量性負荷を
作り出し、高周波トランジスタおよび高密度のトランジ
スタの性能を低下させる。半導体工学の進歩によりトラ
ンジスタはより小さくなり、それに伴ってトランジスタ
から容量性負荷に供給される出力駆動能力も小さくなる
。こうしてスピン・オン・グラスの容量によりトランジ
スタの性能は落される。従来のスピン・オン・グラスの
誘電率は3.8を越えていた。誘電率が3.8程度のも
のは、誘電率が約3.9である二酸化シリコンと同程度
であるが、ポリイミド(2.8〜3.5)のような他の
誘電体よりも高く、極端な高周波に対する応用での空気
(1.0)に対しては非常に高い。従ってこれらのスピ
ン・オン・グラスは多くの半導体製品中で誘電体として
使用することが不適当なものとなってきた。
【0004】上記理由から、本発明は低い誘電率を有す
るスピン・オン誘電体を提供することを目的とする。
【0005】
【課題を解決するための手段】本発明は、すべてのシリ
コン原子に分極還元基を有するオルガノシラン化合物,
溶媒,触媒および水から構成されることを特徴とする半
導体の製造工程で使用するスピン・オン誘電体である。 さらに本発明は、重合体中の各々のシリコン原子が、1
つの分極還元基および3つの酸素原子と結合し、その各
々の酸素原子がまた別のシリコン原子と結合しているシ
ロキサン重合体を形成することにより得られるスピン・
オン誘電体である。
【0006】
【作用】本発明は半導体デバイスの製造工程で使用する
のに適した、低い誘電率を有するスピン・オン誘電体を
提供する。低い誘電率はシロキサン重合体を使用するこ
とにより得られ、そのシロキサン重合体は、分極が非常
に低い有機物基を有し、その有機物基は重合体中の分極
ひいてはその誘電率を減少させるために加えられる。
【0007】物質の誘電率は、分子の分極と密接に関連
する。分極の大きい分子から構成される物質は、分極の
小さい分子から構成される物質よりも高い誘電率を有す
る。スピン・オン誘電体を生成する際に、分極の小さい
物質を使用すると、低い誘電率を有する誘電体物質が得
られるということが、知られている。有機化合物である
芳香族化合物はその特性の1つとして低い誘電率を有す
る化合物であり、フェニル,ビフェニルおよびナフタレ
ンは芳香族化合物の例である。芳香族化合物は、6つの
炭素から成る環から構成され、その環は炭素と炭素との
二重結合を3つ有する。そしてこの環状構造は、環内電
子を分散させ、非常に分極の小さい有機物となる。これ
が他の化合物に付着すると環の電荷分布は、付着した化
合物の分極を減少させるように機能する。従って芳香族
化合物から成る基は物質の分極を減少させ、誘電率を減
少させるために物質に加えることのできる分極還元基で
ある。
【0008】
【実施例】図1に示すように、本発明は、スピン・オン
誘電体すなわち重合体の中ですべてのシリコン原子が分
極還元有機物基と結合しているシロキサン重合体を提供
する。シロキサン重合体は、4つの結合を有するシリコ
ン原子から構成され、そのシリコン原子の結合の1つは
分極還元基(PRG:PolarizationRed
ucing  Group)と結合しており、他の3つ
は酸素原子(O)と結合し、その各々の酸素原子はまた
別のシリコン原子と結合する。重合体の誘電率を減少さ
せるためには、PRG基が、すべての重合体中のシリコ
ン原子と結合していなければならないということが知ら
れている。重合体の形成は、オルガノシラン化合物,水
,触媒および溶媒(アルコール,アセトン等)を混合す
ることにより達成される。オルガノシラン化合物は、シ
リコン原子から構成される分子を有し、そのシリコン原
子の4つの結合のうち1つが分極還元基と結合し、他の
3つの結合が加水分解可能な有機物基(エトキシ,メト
キシ,アセトキシ等)と結合している。上記物質が混合
されると、シリコン原子と結合している3つの加水分解
可能な有機物基が、最終的に酸素で置換される。酸素原
子は2つの結合を有するので、酸素原子の他の結合は別
のシリコン原子と結合し、その結果図1に示すような分
子構造を有する重合体が形成される。
【0009】好適実施例では、分極還元基が芳香族化合
物で特にフェニル基である。フェニル基を有しオルガノ
シラン化合物から容易に形成できるものにフェニルトリ
エトキシシランがある。この化合物により、重合体中の
すべてのシリコン原子にフェニル基が結合しているシロ
キサン重合体を生成することが可能となる。すなわち所
望のポリフェニルシロキサン・ポリマは、オルガノシラ
ン化合物としてフェニルトリエトキシシラン,溶媒とし
てエタノール,触媒として塩酸および水をつぎに示す重
量比で混合することにより形成される。
【0010】 フェニルトリエトキシシラン      0.378エ
タノール                     
 0.546塩酸                 
           0.0004水       
                       0.
0756Total                
      1.0000重量比は上記に示す値から変
化し得るが、本質はフェニル基が各々のシリコン原子に
適切に付着するように重合体を形成することであり、上
記の数値はその一例である。この重合体を化学式で表現
すると次の通りである。
【0011】(SixOy(C6H5)z)nここでC
6H5=フェニル基 Si  =シリコン O    =酸素 x=z=1 y  =1.5 n  >>2 である。
【0012】この誘電体が半導体あるいは他の物質上で
硬化されると、フェニル基はシリコン原子に付着したま
ま残り、分子分極の効果を減少させる。硬化の後このポ
リフェニルシロキサンの誘電率は約2.4となる。フェ
ニル基は硬化後もシリコン原子に付着したまま残るので
、ポリフェニルシロキサンはガラスと純粋な有機物との
間の中間の物質となり、両者の性質を有する。すなわち
硬い膜を形成し、スピン・オン・グラス特有の酸素・プ
ラズマ・エッチング耐性および有機物の低い誘電的性質
を有する。これらの性質により、半導体の製造工程で使
用するスピン・オン誘電体として適切なものとなる。
【0013】
【発明の効果】本発明はまた、半導体の製造工程で使用
するのに適したスピン・オン誘電体を製造する新しい方
法も提供している。本発明による低い誘電率は、トラン
ジスタの性能を落とさないプレーナ・誘電体を提供する
。従ってポリフェニルシロキサンは、高速バイポーラ,
高周波RFトランジスタ,MOS  MPU,その他の
半導体を含む多くの半導体製品で誘電体として使用する
のに適している。
【図面の簡単な説明】
【図1】スピン・オン誘電体を形成する重合体の一部の
分子構造。
【符号の説明】
Si  シリコン原子 O    酸素原子 PRG  分極還元基

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】  すべてのシリコン原子に分極還元基を
    有するオルガノシラン化合物;溶媒;触媒;および水;
    から構成されることを特徴とする半導体の製造工程で使
    用するスピン・オン誘電体。
  2. 【請求項2】  オルガノシラン化合物がフェニルトリ
    エトキシシランであることを特徴とする請求項1記載の
    スピン・オン誘電体。
  3. 【請求項3】  重合体中の各々のシリコン原子が誘電
    体の誘電率を減少させるために付着させた分極還元基を
    有するシロキサン重合体から構成されることを特徴とす
    る半導体の製造工程で使用するスピン・オン誘電体。
  4. 【請求項4】  シロキサン重合体中の各々の分子が、
    4つの結合を有するシリコン原子から成り、4つの結合
    のうち1つが分極還元基と結合し、他の3つがそれぞれ
    酸素原子と結合し、その各々の酸素原子がまた別のシリ
    コン原子と結合することを特徴とする請求項3記載のス
    ピン・オン誘電体。
JP3226425A 1990-08-16 1991-08-13 半導体の製造工程で使用するスピン・オン誘電体 Pending JPH04233732A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US56812090A 1990-08-16 1990-08-16
US568120 1990-08-16

Publications (1)

Publication Number Publication Date
JPH04233732A true JPH04233732A (ja) 1992-08-21

Family

ID=24269991

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3226425A Pending JPH04233732A (ja) 1990-08-16 1991-08-13 半導体の製造工程で使用するスピン・オン誘電体

Country Status (3)

Country Link
US (1) US6274515B1 (ja)
EP (1) EP0474383A1 (ja)
JP (1) JPH04233732A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1995024639A1 (en) * 1994-03-11 1995-09-14 Kawasaki Steel Corporation Method of evaluating siloxane used for forming insulation coating, coating fluid used for forming insulation coating, process for producing the fluid, process for forming insulation coating for semiconductor device, and process for producing semiconductor device by applying the above process

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08139194A (ja) * 1994-04-28 1996-05-31 Texas Instr Inc <Ti> 半導体デバイス上に電気接続を作製する方法および該方法により作製された電気接続を有する半導体デバイス
KR100351506B1 (en) * 2000-11-30 2002-09-05 Samsung Electronics Co Ltd Method for forming insulation layer of semiconductor device
WO2005108469A1 (ja) * 2004-05-11 2005-11-17 Jsr Corporation 有機シリカ系膜の形成方法、有機シリカ系膜、配線構造体、半導体装置、および膜形成用組成物
JP5110239B2 (ja) * 2004-05-11 2012-12-26 Jsr株式会社 有機シリカ系膜の形成方法、膜形成用組成物
JP5110238B2 (ja) * 2004-05-11 2012-12-26 Jsr株式会社 絶縁膜形成用組成物およびその製造方法、ならびにシリカ系絶縁膜およびその形成方法
KR101562681B1 (ko) * 2007-06-15 2015-10-22 에스비에이 머티어리얼스 인코포레이티드 저유전율 유전체
US8084862B2 (en) * 2007-09-20 2011-12-27 International Business Machines Corporation Interconnect structures with patternable low-k dielectrics and method of fabricating same
US8618663B2 (en) 2007-09-20 2013-12-31 International Business Machines Corporation Patternable dielectric film structure with improved lithography and method of fabricating same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63117074A (ja) * 1986-11-01 1988-05-21 Japan Synthetic Rubber Co Ltd コ−テイング用組成物およびその製造方法
JPH01185924A (ja) * 1988-01-21 1989-07-25 Mitsubishi Electric Corp 半導体装置の製造方法
JPH01313942A (ja) * 1988-06-14 1989-12-19 Fujitsu Ltd 半導体装置
JPH03263476A (ja) * 1990-03-13 1991-11-22 Catalysts & Chem Ind Co Ltd 被膜形成用塗布液

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3017385A (en) 1959-01-21 1962-01-16 Gen Electric Novel organopolysiloxanes
US3414540A (en) 1967-05-11 1968-12-03 Owens Illinois Inc Methods of making organopolysiloxane flakes
US3962004A (en) * 1974-11-29 1976-06-08 Rca Corporation Pattern definition in an organic layer
US4146491A (en) 1975-03-03 1979-03-27 Dow Corning Corporation Electrical devices containing improved dielectric fluids
JPS5760330A (en) * 1980-09-27 1982-04-12 Fujitsu Ltd Resin composition
EP0076656B1 (en) * 1981-10-03 1988-06-01 Japan Synthetic Rubber Co., Ltd. Solvent-soluble organopolysilsesquioxanes, processes for producing the same, and compositions and semiconductor devices using the same
GB8432570D0 (en) 1984-12-22 1985-02-06 Dow Corning Ltd Siloxane compositions
JPH0791509B2 (ja) * 1985-12-17 1995-10-04 住友化学工業株式会社 半導体用絶縁膜形成塗布液
US4676867A (en) 1986-06-06 1987-06-30 Rockwell International Corporation Planarization process for double metal MOS using spin-on glass as a sacrificial layer
US4950583A (en) * 1986-09-17 1990-08-21 Brewer Science Inc. Adhesion promoting product and process for treating an integrated circuit substrate therewith
US4732858A (en) * 1986-09-17 1988-03-22 Brewer Science, Inc. Adhesion promoting product and process for treating an integrated circuit substrate
US4798629A (en) * 1987-10-22 1989-01-17 Motorola Inc. Spin-on glass for use in semiconductor processing
US4885262A (en) * 1989-03-08 1989-12-05 Intel Corporation Chemical modification of spin-on glass for improved performance in IC fabrication
US5114727A (en) * 1989-08-01 1992-05-19 Nestec S.A. Coated pasta for providing firm texture
US5043789A (en) * 1990-03-15 1991-08-27 International Business Machines Corporation Planarizing silsesquioxane copolymer coating
US5152834A (en) * 1990-09-14 1992-10-06 Ncr Corporation Spin-on glass composition
JP2613128B2 (ja) * 1990-10-01 1997-05-21 三菱電機株式会社 半導体装置
US5194928A (en) * 1991-01-14 1993-03-16 International Business Machines Corporation Passivation of metal in metal/polyimide structure
US5114754A (en) * 1991-01-14 1992-05-19 International Business Machines Corporation Passivation of metal in metal/polyimide structures
US5186745A (en) * 1991-02-04 1993-02-16 Motorola, Inc. Teos based spin-on-glass and processes for making and using the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63117074A (ja) * 1986-11-01 1988-05-21 Japan Synthetic Rubber Co Ltd コ−テイング用組成物およびその製造方法
JPH01185924A (ja) * 1988-01-21 1989-07-25 Mitsubishi Electric Corp 半導体装置の製造方法
JPH01313942A (ja) * 1988-06-14 1989-12-19 Fujitsu Ltd 半導体装置
JPH03263476A (ja) * 1990-03-13 1991-11-22 Catalysts & Chem Ind Co Ltd 被膜形成用塗布液

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1995024639A1 (en) * 1994-03-11 1995-09-14 Kawasaki Steel Corporation Method of evaluating siloxane used for forming insulation coating, coating fluid used for forming insulation coating, process for producing the fluid, process for forming insulation coating for semiconductor device, and process for producing semiconductor device by applying the above process
US5998522A (en) * 1994-03-11 1999-12-07 Kawasaki Steel Corporation Coating solution and method for preparing the coating solution, method for forming insulating films for semiconductor devices, and method for evaluating the coating solution

Also Published As

Publication number Publication date
US6274515B1 (en) 2001-08-14
EP0474383A1 (en) 1992-03-11

Similar Documents

Publication Publication Date Title
US7189663B2 (en) Organic semiconductor device having an active dielectric layer comprising silsesquioxanes
US5817582A (en) Process for making a semiconductor device having a TEOS based spin-on-glass
US6847048B2 (en) Organic thin film transistor (OTFT)
US7825404B2 (en) Integrated circuit comprising an organic semiconductor, and method for the production of an integrated circuit
JPH04233732A (ja) 半導体の製造工程で使用するスピン・オン誘電体
EP0394767A2 (de) Planarisierendes Dielektrikum
JP2003517713A (ja) 多孔質絶縁化合物およびその製法
KR100515583B1 (ko) 유기실리케이트 중합체 및 이를 함유하는 절연막
US20060202198A1 (en) Integrated circuit, and method for the production of an integrated circuit
US6280794B1 (en) Method of forming dielectric material suitable for microelectronic circuits
Song et al. One‐Step Fabricated and Solution‐Processed Hybrid Gate Dielectrics for Low‐Voltage Organic Thin‐Film Transistors
Tousignant et al. N‐Type Single Walled Carbon Nanotube Thin Film Transistors Using Green Tri‐Layer Polymer Dielectric
EP1149412B9 (en) Dielectric films from organohydridosiloxane resins
JP2017063178A (ja) シリカ膜の製造方法、シリカ膜および電子素子
KR102192462B1 (ko) 실리카 막 형성용 조성물, 실리카 막, 및 전자소자
US5641838A (en) Thermostable coating materials
KR100878225B1 (ko) 유기-무기 나노 복합 절연층을 포함하여 이루어진 유기물반도체 소자, 유기-무기 나노 복합 절연체 용액 및 이들의제조 방법
JPS6366237A (ja) シリコ−ン系被膜の表面処理方法
KR100508903B1 (ko) 저유전 절연막 형성용 조성물 및 절연막 제조 방법
DE10228769A1 (de) Isoliermaterial für Aluminium und Kupfermetallisierungen
KR102056351B1 (ko) 우루시올을 포함하는 유기절연체, 이를 포함하는 유기전계효과트랜지스터 및 이의 제조 방법
JPH0334558A (ja) 多層配線構造体の製造方法
CN112635673B (zh) 一种高迁移率柔性低压有机薄膜晶体管及其制备方法
KR20060096447A (ko) 낮은 유전 상수 k를 가진 제올라이트-탄소 도핑된옥사이드 복합체 유전체
TW473919B (en) Plasma postprocessing technology of organic low-k material