JPH01185924A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH01185924A
JPH01185924A JP63011217A JP1121788A JPH01185924A JP H01185924 A JPH01185924 A JP H01185924A JP 63011217 A JP63011217 A JP 63011217A JP 1121788 A JP1121788 A JP 1121788A JP H01185924 A JPH01185924 A JP H01185924A
Authority
JP
Japan
Prior art keywords
protective film
plasma
film
stress
resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63011217A
Other languages
English (en)
Other versions
JP2503565B2 (ja
Inventor
Etsushi Adachi
悦志 足立
Hiroshi Adachi
足達　廣士
Osamu Hayashi
修 林
Kazuo Okabashi
岡橋　和郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP63011217A priority Critical patent/JP2503565B2/ja
Priority to US07/298,950 priority patent/US5023204A/en
Priority to KR1019890000609A priority patent/KR920004517B1/ko
Publication of JPH01185924A publication Critical patent/JPH01185924A/ja
Application granted granted Critical
Publication of JP2503565B2 publication Critical patent/JP2503565B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3122—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/296—Organo-silicon compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01007—Nitrogen [N]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0101—Neon [Ne]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/911—Differential oxidation and etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/95—Multilayer mask including nonradiation sensitive layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Formation Of Insulating Films (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、半導体装置の応力緩衝保護膜としてシリコー
ン系保ｒ！！膜を用いた半導体装置の製造方法に関する
。
［従来の技術および発明が解決しようとする課題］従来
から、ＥＰＲＯＮなどの半導体装置に設けられている応
力緩衝保護膜としては、たとえば［機能材料、　７　、
９−１５（１９８３）Ｊや「デンキカガク（Ｄｅｎｋｉ
ｋａｇａｋｕ）、　５１．　Ｎｏ、７．　５５４−５５
８（１９８３Ｎなどに開示されているようにポリイミド
系の材料が使用されている。
ポリイミド系の材料は膜形成が簡便であり、耐熱性に優
れた保護膜を与えうるが、第２図に示すように半導体装
置の製造工程におけるポンディングパッドなどの配線パ
ターンを形成する工程が煩雑になるという問題がある。
第２図＜９）〜〈０）は半導体装置の製造工程において
、従来の方法によって応力緩衝保護膜を設け、アルミニ
ウム配線にワイヤボンドするためのパッドを開ける工程
を示す断面図であり、図中、（１）はシリコン基板、（
２はアルミニウム配線、（３）はガラスコート膜、（４
）はレジスト、（５５）は応力緩衝保護膜である。
従来の方法では、まず第２図（９）に示すようにアルミ
ニウム配線（２）が設けられ、その上にガラスコート膜
（３）が形成されたシリコン基板（１）に、ガラスコー
ト膜（３）に孔を開けるためのレジスト（４）が塗布さ
れる。つぎに（ｈ）〜（ｊ）に示すようにレジスト（４
）をパターニングし、四フッ化炭素と酸素の混合ガスの
プラズマを用いたドライ処理によりガラスコート膜（３
）をエツチングしてガラスコート膜（３）に孔を開け、
さらにレジスト（４）を酸素プラズマを用いたドライ処
理をして除去する。
つぎに＋ｋ）に示すようにポリイミド系材料からなる応
力緩衝保護！ＩＩ（５５）を形成し、さらに（１）〜（
ｍ＋に示すようにパッド孔を開けるためにもう一度しシ
スト（４）を塗布し、パターニングする。つぎに（ｎｌ
−（面に示すように応力緩衝保護膜（５５）をアルカリ
溶液で処理してエッチジグし、レジスト（４）をアセト
ン、ｎ−酢酸ブチルなどの溶剤を用いたウェット処理を
行ない除去することによってパッドが形成される。
このようにガラスコート膜（３）をエツチングしたのち
、応力緩衝保護膜（５５）を形成してエツチングする必
要があるため、レジストのパターニングが２回必要であ
った。後述する第１図の（ｅ）〜＋ｆ＋に示すように応
力緩衝保：！ｌ１ｌ（５］をマスクとしてガラスコート
膜（３）をエツチングすることができればレジストのパ
ターニングが１回ですむのであるが、前述のごと〈従来
の応力緩衝保護ＩＩ（５５）はポリイミド系材料からな
るものが多く、ガラスコート膜（３）のエツチングに用
いられる四フッ化炭素と酸素の混合ガスのプラズマに対
して表面が変質し、また応力１！ｉ保護膜（５５）をパ
ターン形成するために用いたレジスト除去に作業性の良
好な酸素プラズマ処理は適用できないという問題がある
。なぜなら、ポリイミド系材料は酸素プラズマ処理で灰
化されるからである。また、シリコーン系材料であって
も、酸素プラズマ処理により、クラックが発生するため
、レジスト除去は溶剤を用いる必要があるなどの作業性
などの劣るウェット処理である必要がある。
本発明は上記のような問題を解消するためになされたも
ので、パッド孔形成工程上のレジストのパターニングが
１度ですみ、レジスト除去およびガラスコート膜のエツ
チングがドライ処理で行なえるという従来の方法に比べ
て工程が大幅に簡略化された半導体装置の製造方法をう
ることを目的とする。
［課題を解決するための手段］ 本発明は、応力緩衝保護膜として四フッ化炭素プラズマ
でエツチングされず、かつ不活性ガスによる表面改質処
理を施すことによって酸素プラズマに曝されてもクラン
クが生じない膜となる耐プラズマ性シリコーン系応力緩
衝保護膜を形成することを特徴とする半導体装置の製造
方法に関する。
［作用および実施例］ 本発明に用いられる四フッ化炭素プラズマでエツチング
されず、不活性ガスによる表面改質処理を施すことによ
って酸素プラズマに曝されてもクラックが生じないもの
になる耐プラズマ性シリコーン系応゛力緩衝保護膜とし
ては、たとえば「機能材料、　７　、１４−１５（１９
８３）　Ｊや［デンキカガク（Ｄｅｎｋｉにａｇａｋｕ
）、　５１．　Ｎｏ、７．５５５−５５６（１９８３）
　Ｊに開示されているような一般式（Ｉｌ　二（式中、
Ｒ１はフェニル基または好ましい炭素数は１〜５の低級
アルキル基、Ｒ２は水素原子、メチル基またはエチル基
、ｎは２〜１０００．好ましくは５０〜５００の整数を
示す）で表わされる梯子型シリコーンポリマーなどから
なる保護膜があげられる。また、応力緩衝保護膜の厚さ
は２〜１０−が好ましい。
前記のごときポリマーからなる応力緩衝保護膜は、通常
の四フッ化炭素プラズマによるガラスコート膜のエツチ
ングのマスクとして充分な耐四フッ化炭素プラズマ性を
有し、また不活性ガスによる表面改質処理により応力緩
衝保ｒ！！膜の表面が５ｉ０２化し、酸素プラズマに曝
されてもクランクなどを生じない膜になる。したがって
ガラスコート膜を四フッ化炭素プラズマでエツチングす
るときのレジストになりうる。
以下、前記応力緩衝保護膜を用いる本発明の方法の一実
施例を、第１図（ａ）〜ｔｆ＋に基づいて説明する。第
１図において（１）はシリコン基板、（ａはアルミニウ
ム配線、（３）はガラスコート膜、（４）はレジスト、
（５）は応力緩衝保護膜である。
まず、第１図（ωに示すようにアルミニウム配線（２が
設けられ、その上にガラスコート膜（３）が形成された
シリコン基板（１）上に、応力緩衝保護膜（５）となる
前記のごときポリマーをトルエン、アニソール、テトラ
ヒドロフランなどの有機溶剤に溶解して濃度５〜３０％
（重］％、以下同様）程度の溶液としたものを、乾燥後
の厚さが２〜１０項になるように回転塗布法などにより
塗布したのち、チツ素雰囲気中１５０〜３００℃で１〜
２時間ベータして応力緩衝保護膜（５）を形成する。な
お、シリコン基板（１）、アルミニウム配線（２）およ
びガラスコート膜（３）はいずれも従来と同様のもので
ある。
つぎにチッ素、アルゴン、ネオンなどの不活性ガスのプ
ラズマ処理またはそれらのイオン注入により応力緩衝保
護膜（Ｓの表面改質を行なう。前記プラズマの発生方法
は、ＲＦ、マイクロ波、ＥＣＲなどいずれの方法であっ
てもよく、またプラズマ処理の条件は、たとえばＲＦ、
　　Ｎ２プラズマのばあいガス流量２０〜１００ｃｃ／
ｓｉｎ　、圧力０．５〜１　Ｔｏｒｒ、電力３００賀〜
１　ｋＭ、処理時１ｉ１５〜６０分で行なうのが好まし
く、またチッ素、アルゴン、ネオンなどの不活性ガスの
イオン注入の条件は、たとえばチッ素のばあい注入Ｉ１
１〜５ｘ１０”　　％＋　／Ｃ１ｉ、注入エネルギー５
０〜１００ｋｅＶで行なうのが好ましい。
ここで本明細書にいう表面改質とは、応力緩衝保護膜を
、その表面から好ましくは０．１〜０．５−の深さまで
を５ｉ０２化することをいう。
つぎに（ｂ）〜（Ｃ）に示すように応力緩衝保護膜（Ｓ
をエツチングするための従来から用いられているポジ型
の厚さ２〜３虜のレジスト（４）を形成し、所定のマス
クを用いて露光し、レジスト（４）をパターニングする
。
つぎに（ｄ）〜（ｅ）に示すように応力緩衝保護膜（５
）をＣＨＦ３などのプラズマでドライ処理してエツチン
グしたのち、レジスト（４）を酸素プラズマで、好まし
くは圧力Ｉ　Ｔｏｒｒ、　ＲＦ電力４００−で処理して
灰化除去する。
つぎに＋ｆ＋に示すようにエツチングされた応力緩衝保
護膜（５）をマスクとしてガラスコート膜（３）を四フ
フ化炭素プラズマで、好ましくは０２５％のＣＦ４　／
　０２、圧力１Ｔｏｒｒ、　ＲＦ電力　４００〜５００
１１１でエツチングすることにより、半導体装置に応力
緩衝保護膜を設け、ボンディングバットなどの配線パタ
ーンを形成することができる。
＋ｂに示されるガラスコート膜をエツチングするとき、
応力緩衝保護膜は表面のＳｉｏ２化されている部分はエ
ツチングされるが、５ｉ０２の部分の下はシリコーン系
材料であるため、マスクの役目を果たす。
これまでに説明したように、従来の方法では、第２図に
より説明したように、ガラスコート膜（３）の開孔と応
力緩衝保１１９１（５５）の開孔とを別々に行なうこと
が多く、それぞれにレジストのパターニングが必要であ
った。これに対し、本発明の方法ではパターニングされ
た応力緩衝保護膜（５］をマスクとして＋ｂに示すよう
に四フッ化炭素プラズマでガラスコートｉ！Ｉ（３］を
エツチングするのでレジストのパターニングが一度です
み、またレジスト除去をドライ処理で行なうことができ
、工程が大幅に簡略化される。
つぎに本発明の製造方法を実施例に基づき、さらに具体
的に説明するが、本発明はかかる実施例のみに限定され
るものではない。
実施例１ 第１図（ωに示すような厚さ１講のアルミニウム配線が
設けられ、その上に厚さ１虜のガラスコート膜が形成さ
れたシリコン基板上に、平均分子ｍ１０００００の式： で示されるシリコーンポリマーをアニソールに溶解して
濃度２０％の溶液としたものを、乾燥後の厚さが５−に
なるように回転塗布法により塗布したのち、２５０℃で
１時間ベークして応力緩衝保護膜を形成した。えられた
保護膜の表面のオージェ電子分光法で調べたスペクトル
（以下、ＡＥＳという）を第３図に示す。第３図から、
Ｓｌのピーク（６）、Ｃのピーク（７）、０のピークが
みられることがわかる。
つぎに応力緩衝保護膜の表面をチッ素ガス圧力０．８Ｔ
ｏｒｒ、　ＲＦ電力３００−の条件テロ０分間プラズマ
に曝し、チッ素ガスプラズマ処理による表面改質処理を
行なった。その表面のＡＥＳを第４図に示す。
第４図ではＣのピーク（力が極めて小さくなり、Ｎのピ
ーク（９）が少しみられる。このことから応力緩衝保護
膜の表面の有機成分が除去され、５ｉ０２化されたこと
がわかる。なお、表面にＮが少し取り込まれることがあ
るが、ガラスコート膜をエツチングする際、同時に除去
されるので問題はない。
つぎに第１図＋ｂ＋〜ｆｃ）に示すようにポジ型レジス
ト、たとえば東京応化工業■製０ＦＰＲ−８００を用い
て厚さ２遍のレジストを形成し、所定のマスクを用いて
露光し、バターニングした。
つぎに＋ｄ＋〜（ｅ）に示すように応力緩衝保護膜（Ｓ
をＣＨＦ、圧力１　Ｔｏｒｒ、　ＲＦ電力４００Ｗ（７
）ブラズ？　”’Ｑ　エツチングしたのち、レジスト（
４）を酵素プラズマにより圧力Ｉ　Ｔｏｒｒ、　ＲＦ電
力４０叶で処理して灰化除去した。
つぎに（ｆ〉に示すようにエツチングされた応力緩衝保
護ＩＩ　（５）をマスクとして四フッ化炭素プラズマで
圧力１　ＴｏｒｒＳＲＦ電力４００１４　（０２５％）
の条件で処理してガラスコート膜をエツチングすること
により、半導体装置に応力緩衝保護膜を設け、アルミニ
ウム配線にワイヤボンドするためのパッドを設けた。パ
ッドが設けられた応力緩衝保護膜を観察したところ、ク
ラックはまったく認められなかった。
なお、参考として第５図に本発明に用いるチッ素プラズ
マ処理した応力緩衝保護膜を、Ａ「で２分間スパッタリ
ングした表面のＡＥＳを示す。Ｓｌ、Ｃ１Ｏのピークが
第３図のピークに近く、これよりチッ素プラズマ処理に
よって表面のみ（０，１５ρ以下）がｓ　＋　Ｃ２化す
ることがわかる。
実施例１ではチッ素によるプラズマ処理を行なったが、
Ａｒ、　Ｎｅなとの不活性ガスのプラズマ、またはそれ
らのイオン注入による処理であっても、またさらにそれ
らのプラズマ発生方法は、ＲＦ、マイクロ波、ＥＣＲ、
いずれのばあいであっても上記実施例と同様の効果を奏
する。
［発明の効果］ 以上のように本発明の製造方法によれば応力緩衝保護膜
の材料を従来のポリイミド系材料に替えてシリコーン系
材料とし、さらに不活性ガスにより応力！ｌ！ｉｉ保護
膜の表面改質処理を行なったので、ポンディングパッド
などを形成する工程を簡略化できるという効果を奏する
。
【図面の簡単な説明】
第１図は本発明の一実施例によるポンディングパッド形
成工程を示す半導体装置の断面図、第２図は従来のポン
ディングパッド形成工程を示す半導体装置の断面図、第
３図は応力緩衝保″Ｉｌ１表面のオージェ電子分光スペ
クトルを示すグラフ、第４図はチッ素プラズマ処理を行
なった応力緩衝保護膜表面のオージェ電子分光スペクト
ルを示すグラフ、第５図はチッ素プラズマ処理を行なっ
た応力緩衝保護膜を２分間スパッタリングした表面のオ
ージェ電子分光スペクトルを示すグラフである。 （図面の符号） （１）：シリコン基板 （２Ｊニアルミニウム配線 （３）ニガラスコート膜 （４）ニレジスト （５）：応力緩衝保護膜 （６１：Ｓｉのピーク （７）：Ｃのピーク （８１：　Ｏのピーク （９１：　Ｎのピーク 代　　理　　人　　　　　　　大　　岩　　増　　雄第
２口 １．、−、、−、、−、、　、、、−、、、、、−、　
、　　　、−第３回 第４図　　ｘ４．ｎｙ４−　　（°Ｖ２エネルギー　　
　（ｅＶ） ｌｒ′５団 エネルギー　　　（ｅＶ）

Claims (1)

    【特許請求の範囲】
  1. （１）応力緩衝保護膜として四フッ化炭素プラズマでエ
    ッチングされず、かつ不活性ガスによる表面改質処理を
    施すことによって酸素プラズマに曝されてもクラックが
    生じない膜となる耐プラズマ性シリコーン系応力緩衝保
    護膜を形成することを特徴とする半導体装置の製造方法
    。
JP63011217A 1988-01-21 1988-01-21 半導体装置の製造方法 Expired - Fee Related JP2503565B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP63011217A JP2503565B2 (ja) 1988-01-21 1988-01-21 半導体装置の製造方法
US07/298,950 US5023204A (en) 1988-01-21 1989-01-19 Method of manufacturing semiconductor device using silicone protective layer
KR1019890000609A KR920004517B1 (ko) 1988-01-21 1989-01-20 실리콘계 보호막을 사용한 반도체 장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63011217A JP2503565B2 (ja) 1988-01-21 1988-01-21 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH01185924A true JPH01185924A (ja) 1989-07-25
JP2503565B2 JP2503565B2 (ja) 1996-06-05

Family

ID=11771799

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63011217A Expired - Fee Related JP2503565B2 (ja) 1988-01-21 1988-01-21 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US5023204A (ja)
JP (1) JP2503565B2 (ja)
KR (1) KR920004517B1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5023204A (en) * 1988-01-21 1991-06-11 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing semiconductor device using silicone protective layer
JPH04233732A (ja) * 1990-08-16 1992-08-21 Motorola Inc 半導体の製造工程で使用するスピン・オン誘電体
KR100725364B1 (ko) * 2005-09-06 2007-06-07 삼성전자주식회사 반도체 칩 패키지 및 그 제조 방법

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5157061A (en) * 1988-04-05 1992-10-20 Mitsubishi Denki Kabushiki Kaisha Epoxy resin containing an epoxy resin-modified silicone oil flexibilizer
US5166771A (en) * 1990-01-12 1992-11-24 Paradigm Technology, Inc. Self-aligning contact and interconnect structure
US5483104A (en) * 1990-01-12 1996-01-09 Paradigm Technology, Inc. Self-aligning contact and interconnect structure
JPH04261049A (ja) * 1991-01-31 1992-09-17 Mitsubishi Electric Corp 半導体装置およびその製造方法
US5256587A (en) * 1991-03-20 1993-10-26 Goldstar Electron Co., Ltd. Methods of patterning and manufacturing semiconductor devices
US5086017A (en) * 1991-03-21 1992-02-04 Industrial Technology Research Institute Self aligned silicide process for gate/runner without extra masking
US5393373A (en) * 1991-07-11 1995-02-28 Goldstar Electron Co., Ltd. Methods of patterning and manufacturing semiconductor devices
KR950009740B1 (ko) * 1991-11-12 1995-08-26 금성일렉트론주식회사 메모리 캐패시터 제조방법 및 그 구조
JP2923408B2 (ja) * 1992-12-21 1999-07-26 三菱電機株式会社 高純度シリコーンラダーポリマーの製造方法
JPH0799271A (ja) * 1993-06-16 1995-04-11 Mitsubishi Electric Corp 半導体装置
JP3370806B2 (ja) * 1994-11-25 2003-01-27 株式会社半導体エネルギー研究所 Ｍｉｓ型半導体装置の作製方法
US5600151A (en) * 1995-02-13 1997-02-04 Mitsubishi Denki Kabushiki Kaisha Semiconductor device comprising a semiconductor substrate, an element formed thereon, and a stress-buffering film made of a silicone ladder resin
US5474956A (en) * 1995-03-14 1995-12-12 Hughes Aircraft Company Method of fabricating metallized substrates using an organic etch block layer
JPH10330188A (ja) * 1997-05-29 1998-12-15 Kobe Steel Ltd ダイヤモンドの微細加工方法
DE69811296D1 (de) * 1997-07-11 2003-03-20 Bosch Gmbh Robert Erhöhte Haftung der Unterseitenbeschichtung von Flip-Chips
KR100238991B1 (ko) * 1997-09-11 2000-04-01 백전호 공기가 주입된 에어모자를 이용한 다용도 안전모자와 헬멧
JP2001223269A (ja) * 2000-02-10 2001-08-17 Nec Corp 半導体装置およびその製造方法
JP4357570B2 (ja) * 2008-01-31 2009-11-04 株式会社東芝 磁気記録媒体の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62290139A (ja) * 1986-06-09 1987-12-17 Fujitsu Ltd 耐熱樹脂組成物

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52127174A (en) * 1976-04-19 1977-10-25 Matsushita Electric Ind Co Ltd Minute patern formation method
JPS56135928A (en) * 1980-03-27 1981-10-23 Fujitsu Ltd Forming method for pattern of silicone resin
JPS60249326A (ja) * 1984-05-25 1985-12-10 Hitachi Ltd パタ−ン形成方法
JPS62247522A (ja) * 1986-04-18 1987-10-28 Fujitsu Ltd 半導体装置の製造方法
JPS6314432A (ja) * 1986-07-07 1988-01-21 Nippon Telegr & Teleph Corp <Ntt> パタン形成方法
JPS63107122A (ja) * 1986-10-24 1988-05-12 Fujitsu Ltd 凹凸基板の平坦化方法
JPS63120774A (ja) * 1986-11-07 1988-05-25 Mitsubishi Electric Corp 高純度ＳｉＯ２薄膜形成法
JP2503565B2 (ja) * 1988-01-21 1996-06-05 三菱電機株式会社 半導体装置の製造方法
JPH01307227A (ja) * 1988-06-06 1989-12-12 Showa Denko Kk 微細加工方法
JPH029153A (ja) * 1988-06-28 1990-01-12 Fujitsu Ltd 半導体基板の平坦化処理法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62290139A (ja) * 1986-06-09 1987-12-17 Fujitsu Ltd 耐熱樹脂組成物

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5023204A (en) * 1988-01-21 1991-06-11 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing semiconductor device using silicone protective layer
JPH04233732A (ja) * 1990-08-16 1992-08-21 Motorola Inc 半導体の製造工程で使用するスピン・オン誘電体
KR100725364B1 (ko) * 2005-09-06 2007-06-07 삼성전자주식회사 반도체 칩 패키지 및 그 제조 방법

Also Published As

Publication number Publication date
KR890012378A (ko) 1989-08-26
KR920004517B1 (ko) 1992-06-08
JP2503565B2 (ja) 1996-06-05
US5023204A (en) 1991-06-11

Similar Documents

Publication Publication Date Title
JPH01185924A (ja) 半導体装置の製造方法
JPS6030153A (ja) 半導体装置
CN102478763A (zh) 光刻方法
US5126007A (en) Method for etching a pattern in layer of gold
JPS59202636A (ja) 微細パタ−ン形成方法
JPH10326830A (ja) 半導体装置の製造方法
GB2378578A (en) Semiconductor device encapsulation
JPH0225024A (ja) 半導体装置の製造方法
JPH01100946A (ja) 半導体装置の製造方法
JPH09306901A (ja) 半導体装置の製造方法
JPH0428231A (ja) 半導体装置の製造方法
US5908659A (en) Method for reducing the reflectivity of a silicide layer
JPH05109702A (ja) 半導体装置の製造方法
JPH098078A (ja) 外部導出用パッドの形成方法
JP2000156367A (ja) ドライエッチング方法
KR100499410B1 (ko) 반도체소자의 소자분리막 형성방법
JPH0799178A (ja) 半導体装置の製造方法
JPS61216344A (ja) 半導体装置の製造方法
JP3815413B2 (ja) 半導体装置の製造方法
JPH036845A (ja) 半導体装置の製造方法
JPH04278543A (ja) 半導体装置及びその製造方法
KR100406676B1 (ko) 반도체소자의베리어금속층형성방법
JPH04257238A (ja) 半導体装置の製造方法
JPH04257239A (ja) 半導体装置の製造方法
JPH0521433A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees