JP3815413B2

JP3815413B2 - 半導体装置の製造方法

Info

Publication number: JP3815413B2
Application number: JP2002262783A
Authority: JP
Inventors: 俊介栗原
Original assignee: Yamaha Corp
Current assignee: Yamaha Corp
Priority date: 2002-09-09
Filing date: 2002-09-09
Publication date: 2006-08-30
Anticipated expiration: 2021-08-30
Also published as: JP2003100711A

Description

【０００１】
【産業上の利用分野】
この発明は、半導体装置の製造方法に係り、特に導電膜のパターン形成工程の改良に関する。
【０００２】
【従来の技術】
各種半導体装置の製造工程において、導電膜をパターン形成する際にフォトリソグラフィが利用される。導電膜上に塗布したレジストを露光現像して所望のレジストパターンを形成する際に、導電膜が高反射率の金属であって露光光の反射があると、微細なレジストパターンを得ることができない。このため導電膜上に予め反射防止膜を形成して、レジストを塗布し露光現像することが行われる。
【０００３】
上述の反射防止膜には例えば、ＣＶＤやＰＶＤによるＴｉＮ，ＴｉＯＮ等の金属窒化物膜やスパッタによるシリコン膜等が用いられる。これらの反射防止膜は一般にボンディング性が悪い。従ってパターン形成された導電膜の少なくともボンディングパッド部分については、最終的に反射防止膜を除去することが必要になる。
【０００４】
導電膜上の反射防止膜を除去するには、次の２通り方法がある。一つは、レジストパターンを用いて導電膜エッチングを行い、レジストアッシングを行った後、ケミカルエッチングを利用して導電膜パターン上全面の反射防止膜を除去する方法である。もう一つは、導電膜パターン上の反射防止膜を残したまま最終的な保護絶縁膜を堆積し、そのボンディングパッド部に開口を開けた後、その開口部に露出する反射防止膜をエッチング除去する方法である。
【０００５】
【発明が解決しようとする課題】
上述のように、導電膜上の反射防止膜をＣＶＤやＰＶＤによる金属窒化物膜としたときには、スピンコート系の膜と異なってアッシング時に同時に除去することができず、これを除去するために専用の工程と装置を必要とした。
【０００６】
この発明は上記事情を考慮してなされたもので、反射防止膜除去のための専用の工程及び装置を省いて工程簡略化を図った半導体装置の製造方法を提供することを目的としている。
【０００７】
【課題を解決するための手段】
この発明に係る半導体装置の製造方法は、半導体基板上に絶縁膜を介してＡｌ膜を形成する工程と、前記Ａｌ膜上に反射防止膜として、ターゲット材にＴｉを用い、Ｏ _２／Ｎ _２比で１０〜２０％のＯ _２を混入したＰＶＤ法によりＴｉＯＮ膜を形成する工程と、前記反射防止膜上にレジストを塗布して露光現像する工程と、現像されたレジストをマスクとして前記Ａｌ膜をアッシャー一体型ドライエッチング装置の第１チャンバ内でエッチングしてパターン形成する工程と、前記ドライエッチング装置の第２チャンバに基板を移して前記レジストをＯ₂ガスでアッシング除去した後、同じ第２チャンバ内でＣＨＦ_３ガスを追加して導入し、前記Ｏ_２ガス流量５０ＳＣＣＭに対して前記ＣＨＦ_３ガス添加量が１０〜２０ＳＣＣＭとして前記反射防止膜をエッチング除去する工程とを有することを特徴としている。
【０００８】
この発明によると、Ａｌ膜をパターニングするドライエッチング装置として、ドライエッチング用の第１チャンバとレジストアッシング用の第２チャンバとが一体化された装置を用いて、この装置内でＡｌ膜のエッチングからレジストアッシング、その後の反射防止膜エッチングまでが連続的に行われる。特にレジストアッシングとその後の反射防止膜エッチングは、同じ第２チャンバ内で導入ガスを変更するのみで連続的に行われる。従って、従来法に比べて半導体装置製造工程の簡略化、時間短縮が可能になる。
【０００９】
特に、反射防止膜として、ターゲット材にＴｉを用い、Ｏ _２／Ｎ _２比で１０〜２０％のＯ _２を混入したＰＶＤ法により形成したＴｉＯＮ膜を用いているので、第２チャンバ内でＯ₂ガスによりレジストアッシングを行った後、引き続き導入ガスを追加して、常温より高い温度雰囲気でエッチングすることにより、短時間で簡単に反射防止膜をエッチングすることができる。このとき、添加するガスはＣＨＦ₃ガスであり、その流量をＯ_２ガス流量５０ＳＣＣＭに対して前記ＣＨＦ_３ガス添加量が１０〜２０ＳＣＣＭとすることにより、既にパターニングされている導電膜のサイドエッチングや導電膜の下地絶縁膜のエッチングを最小限に抑えて、速やかに反射防止膜エッチングを行うことが可能である。
【００１０】
【実施の形態】
以下、図面を参照して、この発明の実施例を説明する。
図１及び図２は、この発明の一実施例の半導体装置製造工程を示す。図１（ａ）に示すように、所望の素子拡散層等が形成されたシリコン基板１にＣＶＤシリコン酸化膜等の絶縁膜２を堆積し、この絶縁膜２に必要なコンタクト孔（図示せず）を形成した後、導電膜として高反射率金属であるＡｌ膜３を堆積し、引き続きＡｌ膜３上に反射防止膜４を堆積形成する。
【００１１】
反射防止膜４は具体的には、ＣＶＤ又はＰＶＤ法によるＴｉＮ，ＴｉＯＮ等の金属窒化物膜である。好ましくは酸素を導入したＴｉＯＮ膜とする。反射防止膜４は、膜厚管理のためにシート抵抗測定ができ、且つ必要な反射防止機能を発揮できる範囲でできるだけ薄くする。この点を考慮して、好ましいＴｉＯＮ膜の成膜条件は例えばＰＶＤ法の場合、ターゲット材料としてＴｉを用い、基板温度を１５０℃にセットし、Ｏ₂／Ｎ₂比で１０〜２０％のＯ₂を混入して成膜する。
【００１２】
この後、図１（ｂ）に示すように、反射防止膜４上にレジスト５を全面塗布する。そして露光，現像を行って、図１（ｃ）に示すようにレジスト５をパターン形成する。
その後、図２（ａ）〜（ｃ）に示すＡｌ膜エッチング、レジストアッシング及び反射防止膜エッチングは、一つのドライエッチング装置内で連続的に行う。
【００１３】
図３は、この実施例に用いたドライエッチング装置の上から見た概略構成を示す。図に示すようにこの装置は、ドライエッチングを行うための第１チャンバ（エッチング室）１１と、レジストアッシングを行うための第２チャンバ（アッシング室）１２とが一体化されている。
【００１４】
この様なアッシャー一体型のドライエッチング装置を用いて、レジストパターンが形成された基板をまず第１チャンバ１１にセットし、ＢＣｌ₃とＣＣｌ₂とＣＨ₂Ｆ₂ガスを用いて反射防止膜４及びＡｌ膜３のエッチングを行う。次いで基板を第２チャンバ１２に転送し、ここでＯ₂ガスを用いたレジストアッシングと反射防止膜エッチングを連続的に行う。
【００１５】
具体的に反射防止膜４がＴｉＯＮ膜である場合には、Ｏ₂アッシングを行った後、
引き続きＯ₂ガスにＣＨＦ₃ガスを追加して供給して、ＴｉＯＮ膜エッチングを行う。このとき、ＣＨＦ₃ガスの添加量は、Ａｌ膜３の下地の絶縁膜２が削られることなく、またＡｌ膜３に大きなサイドエッチングが入ることなく、速やかに反射防止膜４が除去できるように最適設定することが必要である。そのための好ましい条件としては、Ｏ₂ガス流量５０ＳＣＣＭに対して、ＣＨＦ₃ガス添加量を１０〜２０ＳＣＣＭ程度とする。
【００１６】
また、反射防止膜４が例えば、酸素を含まないＴｉＮの場合には、Ｏ₂アッシング後のＴｉＮエッチング工程は、常温よりも高い温度雰囲気であれば、ＴｉＯＮと同じガス条件でよい。
【００１７】
以上のようにこの実施例よれば、Ａｌ膜のドライエッチング工程から、レジストアッシング、更に反射防止膜エッチング工程までがアッシャー一体型のドライエッチング装置内で行われ、レジストアッシングと反射防止膜エッチングは同じチャンバ内で導入ガスを変更するだけで連続的に行われる。従って反射防止膜除去のための専用の工程や装置が不要となる。
特に、反射防止膜として酸素を含む金属窒化物膜を用いて、反射防止膜除去の工程ではＯ₂ガスにＣＨＦ₃ガスを添加することにより、サイドエッチング等を最小限に抑えて、速やかに反射防止膜をエッチング除去することができる。
【００１８】
【発明の効果】
以上述べたようにこの発明によれば、導電膜をパターニングするドライエッチング装置として、ドライエッチング用の第１チャンバとレジストアッシング用の第２チャンバとが一体化された装置を用いて、第２チャンバ内でレジストアッシングと反射防止膜エッチングを連続的に行うことにより、半導体装置製造工程の簡略化、時間短縮を図ることができる。
【図面の簡単な説明】
【図１】この発明の一実施例に係る半導体装置の製造工程を示す。
【図２】同実施例の製造工程を示す。
【図３】同実施例に用いたドライエッチング装置の構成を示す。
【符号の説明】
１…シリコン基板、２…絶縁膜、３…Ａｌ膜、４…反射防止膜、５…レジスト、１１…第１チャンバ（エッチング室）、１２…第２チャンバ（アッシング室）。

Claims

半導体基板上に絶縁膜を介してＡｌ膜を形成する工程と、
前記Ａｌ膜上に反射防止膜として、ターゲット材にＴｉを用い、Ｏ _２／Ｎ _２比で１０〜２０％のＯ _２を混入したＰＶＤ法によりＴｉＯＮ膜を形成する工程と、
前記反射防止膜上にレジストを塗布して露光現像する工程と、
現像されたレジストをマスクとして前記Ａｌ膜をアッシャー一体型ドライエッチング装置の第１チャンバ内でエッチングしてパターン形成する工程と、
前記ドライエッチング装置の第２チャンバに基板を移して前記レジストをＯ₂ガスでアッシング除去した後、同じ第２チャンバ内でＣＨＦ_３ガスを追加して導入し、前記Ｏ_２ガス流量５０ＳＣＣＭに対して前記ＣＨＦ_３ガス添加量が１０〜２０ＳＣＣＭとして前記反射防止膜をエッチング除去する工程と
を有することを特徴とする半導体装置の製造方法。