JPH05109702A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH05109702A JPH05109702A JP26582891A JP26582891A JPH05109702A JP H05109702 A JPH05109702 A JP H05109702A JP 26582891 A JP26582891 A JP 26582891A JP 26582891 A JP26582891 A JP 26582891A JP H05109702 A JPH05109702 A JP H05109702A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- semiconductor substrate
- dry etching
- oxygen
- passivation film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Formation Of Insulating Films (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【目的】半導体基板上のパッシベーション膜のドライエ
ッチングを安定かつクリーンな状態で行うこと。 【構成】半導体基板１上に形成されたパッシベーション
膜２を、レジストパターン３をマスクとして、フロロカ
ーボン系ガスに少量の酸素を添加した混合ガスを用いて
ドライエッチングを行い、引き続いてこの半導体基板１
を、同一装置内で酸素プラズマにて処理を行う。 【効果】パッシベーション膜のドライエッチングで発生
し、半導体基板上やエッチングチャンバ内に付着するカ
ーボン系のデポを酸素プラズマにより除去することで、
パーティクルの発生を抑えることができ、安定かつクリ
ーンな状態でドライエッチングを行うことができる。ま
た、上記酸素プラズマ処理の処理時間を延ばすことで、
フォトレジストの除去を同時に行うことができるめ、工
期短縮にもつながる。
ッチングを安定かつクリーンな状態で行うこと。 【構成】半導体基板１上に形成されたパッシベーション
膜２を、レジストパターン３をマスクとして、フロロカ
ーボン系ガスに少量の酸素を添加した混合ガスを用いて
ドライエッチングを行い、引き続いてこの半導体基板１
を、同一装置内で酸素プラズマにて処理を行う。 【効果】パッシベーション膜のドライエッチングで発生
し、半導体基板上やエッチングチャンバ内に付着するカ
ーボン系のデポを酸素プラズマにより除去することで、
パーティクルの発生を抑えることができ、安定かつクリ
ーンな状態でドライエッチングを行うことができる。ま
た、上記酸素プラズマ処理の処理時間を延ばすことで、
フォトレジストの除去を同時に行うことができるめ、工
期短縮にもつながる。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
かかり、特に半導体装置のパッシベーション膜のドライ
エッチング技術に関する。
かかり、特に半導体装置のパッシベーション膜のドライ
エッチング技術に関する。
【０００２】
【従来の技術】半導体集積回路における製造工程のう
ち、アルミ配線形成後は、表面保護の目的で、表面にパ
ッシベーション膜を形成する。これは、表面をキズから
保護すると共に、外部からの汚染物質の侵入を防ぐ効果
がある。これには、ＰＳＧやプラズマＣＶＤ法で堆積し
たシリコン窒化膜などが用いられる。このパッシベーシ
ョン膜形成後、アルミ配線上部に、ボンディング用の穴
が開けられる。これは、通常、フロン系ガスを用いたリ
アクティブ、イオンエッチング（Ｒ．Ｉ．Ｅ）法により
行なわれる。
ち、アルミ配線形成後は、表面保護の目的で、表面にパ
ッシベーション膜を形成する。これは、表面をキズから
保護すると共に、外部からの汚染物質の侵入を防ぐ効果
がある。これには、ＰＳＧやプラズマＣＶＤ法で堆積し
たシリコン窒化膜などが用いられる。このパッシベーシ
ョン膜形成後、アルミ配線上部に、ボンディング用の穴
が開けられる。これは、通常、フロン系ガスを用いたリ
アクティブ、イオンエッチング（Ｒ．Ｉ．Ｅ）法により
行なわれる。
【０００３】以下に、パッシベーション膜にプラズマ窒
化膜を用いた場合の、従来のエッチング技術を図を参照
して説明する。
化膜を用いた場合の、従来のエッチング技術を図を参照
して説明する。
【０００４】図２（ａ）〜（ｄ）は、パッシベーション
膜の従来のエッチング方法の１例を説明するための工程
順に示す半導体チップの断面図である。
膜の従来のエッチング方法の１例を説明するための工程
順に示す半導体チップの断面図である。
【０００５】まず、図２（ａ）に示すように、所定の拡
散層、絶縁膜、配線等が形成された半導体基板１の表面
に、プラズマ窒化膜２を、プラズマＣＶＤ法により約１
μｍ成長する。次に、図２（ｂ）に示すように、その上
にフォトリソグラフィ工程により微細なレジストパター
ン３を厚さ約２．０μｍ形成する。次に、図２（ｃ）に
示すようにレジストパターン３をマスクとして、プラズ
マ窒化膜２を、リアクティブ・イオン・エッチング
（Ｒ．Ｉ．Ｅ．）法によりドライエッチングを行う。こ
こで用いられるドライエッチングガスとしては、フロロ
カーボン系ガス（ＣＦ4 ，Ｃ2 Ｆ6 など）に、少量の酸
素を添加した混合ガスが一般に用いられる。プラズマ窒
化膜を、フロロカーボン系単独ガスでドライエッチング
を行うと、エッチング面にカーボン系の反応生成物（以
下、デポ物、と記す）が堆積し、プラズマ窒化膜のエッ
チング速度が低くなり、処理枚数が非常に減少する。し
たがって、通常、フロロカーボン系ガスに少量の酸素を
添加することで、エッチング中に発生するこのデポ物を
除去しつつ、エッチングを進行させることで、プラズマ
窒化膜のエッチング速度を高めている。しかし、フロロ
カーボン系ガスの量に対して、添加する酸素の量が増大
するにつれて、マスクとしてのレジストパターン３のエ
ッチング量も増大するため、マスクとしての効果が減少
してしまうため、添加する酸素の量は、フロロカーボン
系ガスの量に対して、ある一定の割合以下であることが
必要となってくる。
散層、絶縁膜、配線等が形成された半導体基板１の表面
に、プラズマ窒化膜２を、プラズマＣＶＤ法により約１
μｍ成長する。次に、図２（ｂ）に示すように、その上
にフォトリソグラフィ工程により微細なレジストパター
ン３を厚さ約２．０μｍ形成する。次に、図２（ｃ）に
示すようにレジストパターン３をマスクとして、プラズ
マ窒化膜２を、リアクティブ・イオン・エッチング
（Ｒ．Ｉ．Ｅ．）法によりドライエッチングを行う。こ
こで用いられるドライエッチングガスとしては、フロロ
カーボン系ガス（ＣＦ4 ，Ｃ2 Ｆ6 など）に、少量の酸
素を添加した混合ガスが一般に用いられる。プラズマ窒
化膜を、フロロカーボン系単独ガスでドライエッチング
を行うと、エッチング面にカーボン系の反応生成物（以
下、デポ物、と記す）が堆積し、プラズマ窒化膜のエッ
チング速度が低くなり、処理枚数が非常に減少する。し
たがって、通常、フロロカーボン系ガスに少量の酸素を
添加することで、エッチング中に発生するこのデポ物を
除去しつつ、エッチングを進行させることで、プラズマ
窒化膜のエッチング速度を高めている。しかし、フロロ
カーボン系ガスの量に対して、添加する酸素の量が増大
するにつれて、マスクとしてのレジストパターン３のエ
ッチング量も増大するため、マスクとしての効果が減少
してしまうため、添加する酸素の量は、フロロカーボン
系ガスの量に対して、ある一定の割合以下であることが
必要となってくる。
【０００６】この条件を満たすようなフロロカーボン系
ガスと酸素の混合ガスで、プラズマ窒化膜をドライエッ
チングした場合、図２（ｄ）に示すようにエッチング面
にカーボン系のデポ物４が付着し、エッチング速度が低
下する。また、エッチングチャンバー内にもこのデポ物
が堆積するため、パーティクルの原因となり易い。この
エッチング中に発生するパーティクルは、エッチング面
に付着すると、エッチングのマスクの働きをするため、
プラズマ窒化膜のエッチング不良を引き起こし、後工程
のボンディング時に導通不良を引き起こし、歩留低下を
引き起こす原因となるので好ましくない。
ガスと酸素の混合ガスで、プラズマ窒化膜をドライエッ
チングした場合、図２（ｄ）に示すようにエッチング面
にカーボン系のデポ物４が付着し、エッチング速度が低
下する。また、エッチングチャンバー内にもこのデポ物
が堆積するため、パーティクルの原因となり易い。この
エッチング中に発生するパーティクルは、エッチング面
に付着すると、エッチングのマスクの働きをするため、
プラズマ窒化膜のエッチング不良を引き起こし、後工程
のボンディング時に導通不良を引き起こし、歩留低下を
引き起こす原因となるので好ましくない。
【０００７】一方、エッチング中にエッチング面に付着
したカーボン系のデポ物は、後工程で、エッチングにマ
スクとして使用したフォトレジストを酸素プラズマで除
去する際、同時に除去されるので問題はない。
したカーボン系のデポ物は、後工程で、エッチングにマ
スクとして使用したフォトレジストを酸素プラズマで除
去する際、同時に除去されるので問題はない。
【０００８】さて、パッシベーション膜にプラズマ窒化
膜を用いた場合のドライエッチングの従来の実施例を具
体的に示す。用いたガスはＣＦ4 ２０〜４０ｓｃｃｍ
（ｓｃｃｍは摂氏零度、１気圧の下で１分間に何ＣＣ流
れるかを示すｓｔａｎｄａｒｄｃｃ／ｍｉｎｕｔｅの
略）、酸素５〜１０ｓｃｃｍの混合ガスである。１３．
５６ＭＨｚの高周波電源からの出力は１０００〜１３０
０Ｗ，エッチング時の真空度は５〜１０Ｐａとした装置
を用い、エッチング時間は、各半導体基板２分間とし、
連続５０枚処理を行った。処理終了後、エッチングチャ
ンバーを大気開放したところ、チャンバー内壁に大量の
デポ物の堆積が認められた。また、処理した半導体基板
を光学顕微鏡にて観察したところ、処理順が５番目の半
導体基板から、表面にパーティクルの付着が認められ始
め、このパーティクルは処理順が後になればなるほど数
多く半導体基板の表面に観察された。
膜を用いた場合のドライエッチングの従来の実施例を具
体的に示す。用いたガスはＣＦ4 ２０〜４０ｓｃｃｍ
（ｓｃｃｍは摂氏零度、１気圧の下で１分間に何ＣＣ流
れるかを示すｓｔａｎｄａｒｄｃｃ／ｍｉｎｕｔｅの
略）、酸素５〜１０ｓｃｃｍの混合ガスである。１３．
５６ＭＨｚの高周波電源からの出力は１０００〜１３０
０Ｗ，エッチング時の真空度は５〜１０Ｐａとした装置
を用い、エッチング時間は、各半導体基板２分間とし、
連続５０枚処理を行った。処理終了後、エッチングチャ
ンバーを大気開放したところ、チャンバー内壁に大量の
デポ物の堆積が認められた。また、処理した半導体基板
を光学顕微鏡にて観察したところ、処理順が５番目の半
導体基板から、表面にパーティクルの付着が認められ始
め、このパーティクルは処理順が後になればなるほど数
多く半導体基板の表面に観察された。
【０００９】
【発明が解決しようとする課題】上述した様に、半導体
装置のパッシベーション膜のドライエッチングを行う場
合、フロロカーボン系ガスに少量の酸素を添加した混合
ガスが一般に用いられるが、この場合、エッチングチャ
ンバー内にカーボン系のデポ物となって堆積するため、
エッチング中のパーティクルほ発生原因となり易く、こ
のパーティクルは、エッチング面に付着するとエッチン
グのマスクの働きをするため、パッシベーション膜のエ
ッチング不良を引き起こし、歩留低下の原因となり易い
という問題点があった。
装置のパッシベーション膜のドライエッチングを行う場
合、フロロカーボン系ガスに少量の酸素を添加した混合
ガスが一般に用いられるが、この場合、エッチングチャ
ンバー内にカーボン系のデポ物となって堆積するため、
エッチング中のパーティクルほ発生原因となり易く、こ
のパーティクルは、エッチング面に付着するとエッチン
グのマスクの働きをするため、パッシベーション膜のエ
ッチング不良を引き起こし、歩留低下の原因となり易い
という問題点があった。
【００１０】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体基板上に形成されたパッシベーション
膜をドライエッチング法によりパターニングする半導体
装置の製造方法において、フロロカーボン系ガスに少量
の酸素を添加した混合ガスを用いてドライエッチングす
る第１の工程と、この工程に引き続き、酸素プラズマに
さらす第２の工程を有している。
造方法は、半導体基板上に形成されたパッシベーション
膜をドライエッチング法によりパターニングする半導体
装置の製造方法において、フロロカーボン系ガスに少量
の酸素を添加した混合ガスを用いてドライエッチングす
る第１の工程と、この工程に引き続き、酸素プラズマに
さらす第２の工程を有している。
【００１１】
【実施例】次に、本発明について、図面を参照して説明
する。図１（ａ）〜（ｅ）は、本発明の一実施例を説明
するための工程順断面図である。
する。図１（ａ）〜（ｅ）は、本発明の一実施例を説明
するための工程順断面図である。
【００１２】まず、図１（ａ）に示すように、所定の拡
散層、絶縁膜、配線等が形成された半導体基板１の表面
に、プラズマ窒化膜２をプラズマＣＶＤ法により約１μ
ｍ成長する。
散層、絶縁膜、配線等が形成された半導体基板１の表面
に、プラズマ窒化膜２をプラズマＣＶＤ法により約１μ
ｍ成長する。
【００１３】次に、図１（ｂ）に示すように、その上に
フォトリソグラフィ工程により微細なレジストパターン
３を厚さ約２．０μｍ形成する。次に、図１（ｃ）に示
すようにレジストパターン３をマスクとして、プラズマ
窒化膜２をＲ．Ｉ．Ｅ．法によりドライエッチングを行
う。エッチング装置としては、枚葉式のＲ．Ｉ．Ｅ．装
置を使用し、ドライエッチングガスとしては、４０ｓｃ
ｃｍのフロン系ガスであるＣＦ4 と、酸素１０ｓｃｃｍ
の混合ガスを使用する。この時、例えばエッチング時の
圧力５〜１０Ｐａとし、高周波電源の出力は１２００Ｗ
とする。この条件下で、プラズマ窒化膜２のドライエッ
チング速度は約６００ｎｍ（ナノメータ）／ｍｉｎが得
られるため、エッチング時間は２分間とした。エッチン
グ終了後、半導体基板１をチャンバー内に残し、チャン
バーを充分に排気する。
フォトリソグラフィ工程により微細なレジストパターン
３を厚さ約２．０μｍ形成する。次に、図１（ｃ）に示
すようにレジストパターン３をマスクとして、プラズマ
窒化膜２をＲ．Ｉ．Ｅ．法によりドライエッチングを行
う。エッチング装置としては、枚葉式のＲ．Ｉ．Ｅ．装
置を使用し、ドライエッチングガスとしては、４０ｓｃ
ｃｍのフロン系ガスであるＣＦ4 と、酸素１０ｓｃｃｍ
の混合ガスを使用する。この時、例えばエッチング時の
圧力５〜１０Ｐａとし、高周波電源の出力は１２００Ｗ
とする。この条件下で、プラズマ窒化膜２のドライエッ
チング速度は約６００ｎｍ（ナノメータ）／ｍｉｎが得
られるため、エッチング時間は２分間とした。エッチン
グ終了後、半導体基板１をチャンバー内に残し、チャン
バーを充分に排気する。
【００１４】しかる後、図１（ｄ）に示すように半導体
基板１を酸素プラズマにさらした。酸素の流量は５０ｓ
ｃｃｍとし、圧力は２０Ｐａ、高周波電源の出力は５０
０Ｗ，処理時間は各半導体基板ごとに１０秒とした。パ
ッシベーション膜をドライエッチングする第１の工程
と、半導体基板を酸素プラズマにさらす第２の工程を連
続で５０枚の半導体基板に対して行った後エッチングチ
ャンバーを大気開放したところ、従来技術で見られた様
なチャンバー内壁への大量のデポ物は全く見られなかっ
た。また、処理した半導体基板を光学顕微鏡にて観察し
たところ、図１（ｅ）に示すようにエッチング面にカー
ボン系のデポ物はなく半導体基板表面にパーティクルの
付着は認められなかった。このことから、エッチング中
にチャンバ内壁に付着したカーボン系のデポ物は、その
後に酸素プラズマにさらされたことで完全に除去され、
ゆえパーティクルの発生が抑えられたことが確認され
た。
基板１を酸素プラズマにさらした。酸素の流量は５０ｓ
ｃｃｍとし、圧力は２０Ｐａ、高周波電源の出力は５０
０Ｗ，処理時間は各半導体基板ごとに１０秒とした。パ
ッシベーション膜をドライエッチングする第１の工程
と、半導体基板を酸素プラズマにさらす第２の工程を連
続で５０枚の半導体基板に対して行った後エッチングチ
ャンバーを大気開放したところ、従来技術で見られた様
なチャンバー内壁への大量のデポ物は全く見られなかっ
た。また、処理した半導体基板を光学顕微鏡にて観察し
たところ、図１（ｅ）に示すようにエッチング面にカー
ボン系のデポ物はなく半導体基板表面にパーティクルの
付着は認められなかった。このことから、エッチング中
にチャンバ内壁に付着したカーボン系のデポ物は、その
後に酸素プラズマにさらされたことで完全に除去され、
ゆえパーティクルの発生が抑えられたことが確認され
た。
【００１５】次に、本発明の他の実施例について説明す
る。この実施例は、前述の実施例の中にある、半導体基
板を酸素プラズマ雰囲気にさらす時間が異なるものであ
る。すなわち、本実施例においては、プラズマ窒化膜２
のドライエッチング後、前述の実施例と同様にエッチン
グチャンバ内を充分に排気した後、半導体基板を酸素プ
ラズマ雰囲気に約２分さらす。その際、例えば酸素の流
量は５０ｓｃｃｍ，圧力は２０Ｐａ，高周波電源の出力
を５００Ｗとすれば良い。本実施例では、プラズマ窒化
膜２のエッチング後、半導体基板１を酸素プラズマに長
時間さらすことで、チャンバー内のカーボン系デポを除
去するだけでなく、プラズマ窒化膜２のドライエッチン
グの際マスクとして使用したレジストパターン３も同時
に除去することを特徴としている。本実施例において
も、実際に上記工程により半導体基板をドライエッチン
グし、上記条件で酸素プラズあにさらす処理を連続５０
枚処理した後、エッチングチャンバーを大気開放したと
ころ、前述の実施例と同様、チャンバー内壁へのデポ物
はなく、また、半導体基板表面にパーティクルの発生も
認められなかった。また半導体基板上のフォトレジスト
も完全に除去されていることが確認された。
る。この実施例は、前述の実施例の中にある、半導体基
板を酸素プラズマ雰囲気にさらす時間が異なるものであ
る。すなわち、本実施例においては、プラズマ窒化膜２
のドライエッチング後、前述の実施例と同様にエッチン
グチャンバ内を充分に排気した後、半導体基板を酸素プ
ラズマ雰囲気に約２分さらす。その際、例えば酸素の流
量は５０ｓｃｃｍ，圧力は２０Ｐａ，高周波電源の出力
を５００Ｗとすれば良い。本実施例では、プラズマ窒化
膜２のエッチング後、半導体基板１を酸素プラズマに長
時間さらすことで、チャンバー内のカーボン系デポを除
去するだけでなく、プラズマ窒化膜２のドライエッチン
グの際マスクとして使用したレジストパターン３も同時
に除去することを特徴としている。本実施例において
も、実際に上記工程により半導体基板をドライエッチン
グし、上記条件で酸素プラズあにさらす処理を連続５０
枚処理した後、エッチングチャンバーを大気開放したと
ころ、前述の実施例と同様、チャンバー内壁へのデポ物
はなく、また、半導体基板表面にパーティクルの発生も
認められなかった。また半導体基板上のフォトレジスト
も完全に除去されていることが確認された。
【００１６】
【発明の効果】以上説明したように本発明は、半導体基
板上に形成されたパッシベーション膜をドライエッチン
グ法によりパターニングする半導体装置の製造方法にお
いて、フロロカーボン系ガスに少量の酸素を添加した混
合ガスを用いてドライエッチングする第１の工程の後
に、引き続き、酸素プラズマにさらす第２の工程を含ん
でいるので、ドライエッチング中にチャンバ内壁に付着
するデポ物を除去することができるため、エッチング不
良の原因となるパーティクルの発生を抑えることが出
来、半導体装置の信頼性及び歩留は向上する。また、上
記第２の工程の時間を延ばすことで、通常ドライエッチ
ングの後工程として行うフォトレジストの除去を同時に
行うことができるため、工期短縮にもつながる。
板上に形成されたパッシベーション膜をドライエッチン
グ法によりパターニングする半導体装置の製造方法にお
いて、フロロカーボン系ガスに少量の酸素を添加した混
合ガスを用いてドライエッチングする第１の工程の後
に、引き続き、酸素プラズマにさらす第２の工程を含ん
でいるので、ドライエッチング中にチャンバ内壁に付着
するデポ物を除去することができるため、エッチング不
良の原因となるパーティクルの発生を抑えることが出
来、半導体装置の信頼性及び歩留は向上する。また、上
記第２の工程の時間を延ばすことで、通常ドライエッチ
ングの後工程として行うフォトレジストの除去を同時に
行うことができるため、工期短縮にもつながる。
【図１】本発明の実施例を説明するための半導体チップ
の断面図。
の断面図。
【図２】従来の半導体の製造方法を説明するための半導
体チップの断面図。
体チップの断面図。
１ 半導体基板 ２ プラズマ窒化膜 ３ レジストパターン ４ カーボン系のデポ物
Claims (2)
- 【請求項１】 半導体基板上に形成されたパッシベーシ
ョン膜をドライエッチング法によりパターニングする半
導体装置の製造方法において、フロロカーボン系ガスに
少量の酸素を添加した混合ガスを用いてドライエッチン
グする第１の工程と、この工程に引き続き、酸素プラズ
マにさらす第２の工程とを含んでいることを特徴とする
半導体装置の製造方法。 - 【請求項２】 上記酸素プラズマにさらす第２の工程に
より、上記第１の工程でマスクとして使用したフォトレ
ジストを完全に除去することを特徴とする請求項１に記
載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26582891A JP3250240B2 (ja) | 1991-10-15 | 1991-10-15 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26582891A JP3250240B2 (ja) | 1991-10-15 | 1991-10-15 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05109702A true JPH05109702A (ja) | 1993-04-30 |
| JP3250240B2 JP3250240B2 (ja) | 2002-01-28 |
Family
ID=17422622
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26582891A Expired - Fee Related JP3250240B2 (ja) | 1991-10-15 | 1991-10-15 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3250240B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998007186A1 (fr) * | 1996-08-08 | 1998-02-19 | Hitachi, Ltd. | Procede et dispositif de fabrication d'un dispositif a semi-conducteur |
| US6750149B2 (en) | 1998-06-12 | 2004-06-15 | Matsushita Electric Industrial Co., Ltd. | Method of manufacturing electronic device |
| US6848454B2 (en) | 2000-11-21 | 2005-02-01 | Sharp Kabushiki Kaisha | Method of manufacturing semiconductor device |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009116171A1 (ja) | 2008-03-21 | 2009-09-24 | 富士通株式会社 | 情報処理装置、データ転送回路および情報処理装置の制御方法 |
| CN106356415B (zh) * | 2016-12-02 | 2018-06-29 | 武汉新芯集成电路制造有限公司 | 背面金属格栅的制作方法 |
-
1991
- 1991-10-15 JP JP26582891A patent/JP3250240B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998007186A1 (fr) * | 1996-08-08 | 1998-02-19 | Hitachi, Ltd. | Procede et dispositif de fabrication d'un dispositif a semi-conducteur |
| US6750149B2 (en) | 1998-06-12 | 2004-06-15 | Matsushita Electric Industrial Co., Ltd. | Method of manufacturing electronic device |
| US6960531B2 (en) | 1998-06-12 | 2005-11-01 | Matsushita Electric Industrial Co., Ltd. | Method of manufacturing electronic device |
| US6848454B2 (en) | 2000-11-21 | 2005-02-01 | Sharp Kabushiki Kaisha | Method of manufacturing semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3250240B2 (ja) | 2002-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2014090192A (ja) | 通常の低ｋ誘電性材料および／または多孔質の低ｋ誘電性材料の存在下でのレジスト剥離のための方法 | |
| JP3250240B2 (ja) | 半導体装置の製造方法 | |
| JPH10326830A (ja) | 半導体装置の製造方法 | |
| US7055532B2 (en) | Method to remove fluorine residue from bond pads | |
| JP3190830B2 (ja) | 半導体装置の製造方法 | |
| JPH05144779A (ja) | シリコン酸化膜のドライエツチング方法 | |
| JP3079656B2 (ja) | ドライエッチング方法 | |
| US6376156B1 (en) | Prevent defocus issue on wafer with tungsten coating on back-side | |
| JPH1012734A (ja) | 半導体装置の製造方法 | |
| JPS59167021A (ja) | 半導体装置の製造方法 | |
| JPH08236506A (ja) | 半導体装置の製造方法 | |
| JPH0547720A (ja) | 自然酸化膜の除去方法 | |
| JP2002158213A (ja) | 半導体装置の製造方法 | |
| JPH0432228A (ja) | ドライエッチング方法およびこれを用いた半導体装置の製造方法 | |
| JPH05109673A (ja) | 半導体装置の製造方法 | |
| KR100576439B1 (ko) | 반도체 소자의 식각 챔버 클리닝 방법 | |
| US20040018743A1 (en) | Method for removing photoresist after metal layer etching in a semiconductor device | |
| JP2772416B2 (ja) | 成膜方法 | |
| JPS5816545A (ja) | 半導体装置の製造方法 | |
| JP3104388B2 (ja) | ドライエッチング方法 | |
| JPH03198331A (ja) | 半導体装置の製造方法 | |
| JP2000156367A (ja) | ドライエッチング方法 | |
| JPH03239323A (ja) | ドライエッチング方法 | |
| JPH04256319A (ja) | 半導体装置の製造方法 | |
| JPH02165656A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011016 |
|
| LAPS | Cancellation because of no payment of annual fees |