JPH05109673A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH05109673A
JPH05109673A JP27275891A JP27275891A JPH05109673A JP H05109673 A JPH05109673 A JP H05109673A JP 27275891 A JP27275891 A JP 27275891A JP 27275891 A JP27275891 A JP 27275891A JP H05109673 A JPH05109673 A JP H05109673A
Authority
JP
Japan
Prior art keywords
alloy
etching
resist
ashing
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27275891A
Other languages
English (en)
Inventor
Hideyasu Hanaoka
秀安 花岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP27275891A priority Critical patent/JPH05109673A/ja
Publication of JPH05109673A publication Critical patent/JPH05109673A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】 【目的】AL及びAL合金の単層または多層より成る配
線層をドライエッチングした後、100℃以下でレジス
トアッシングすることで、ドライエッチング中に形成さ
れる側壁保護膜の硬化を防止する。 【構成】AL合金エッチング後、90℃で206のレジ
ストを酸素(O2)ガスとCHF3ガスをプラズマ化して
除去する。次に、酸素(O2)ガスとメタノール(CH3
OH)ガスにより207の残留塩素を除去する。以上よ
り、レジストアッシングの処理温度を90℃にすること
により208の側壁保護膜の硬化を防止出来る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し特にAL及びAL合金ドライエッチング後の腐食防
止に関するものである。
【0002】
【従来の技術】図4は従来の製造方法を示すものであ
り、401はSi基板、402はSiO2膜、403は
TiN、404はAL合金、405はTiN、406は
レジスト、407は残留塩素、408は側壁保護膜であ
る。次に図5のプラズマエッチング装置とプラズマアッ
シング装置が一体となったものを用いて、AL合金エッ
チング後のレジストアッシングを例として、従来のレジ
ストアッシングを説明する。図5の501はウェハ−、
502はエッチングチャンバ−、503はコイル、50
4はマイクロ波、505はエッチングステ−ジ、506
は高周波電源、507はマイクロ波、508はアッシン
グチャンバ−、509はアッシングステ−ジである。ま
ず、ウェハ−上にSiO2膜をCVDにより全面にデポ
ジションして、次にスパッタリングによりTiN、AL
合金、TiNを順番にデポジションし、そして、フォト
リソ工程にてレジストを用いてパタ−ニングする。その
ウェハ−を505のエッチングステ−ジに設置して圧力
を16mTorrにして、CL2ガス90(SCCM)
とBCL3ガス50(SCCM)を502のエッチング
チャンバ−内に流し、圧力を15(mTorr)にした
ところで、504のマイクロ波(2.45GHz)と5
03のコイルに電流を流し磁場を発生させプラズマを発
生させ、さらに、505のエッチングステ−ジに506
の高周波電源によりRFパワー(70W)を印可してT
iN、AL合金をドライエッチングする。図4(a)に
ドライエッチング後のAL合金配線断面図を示す。エッ
チング後ウェハ−を真空搬送して509のアッシングス
テ−ジに設置し、508のアッシングステ−ジを250
℃にして508のアッシングチャンバ−内に酸素
(O2)ガス200(SCCM)とメタノ−ル(CH3
H)ガス20(SCCM)を導入し、圧力を600(m
Torr)にして、507のマイクロ波によりプラズマ
を発生させ残留塩素とメタノールを置換反応させ揮発さ
せ、同時にレジストをアッシングする。図4(b)にア
ッシング後ののAL合金配線断面図を示す。
【0003】
【発明が解決しようとする課題】しかし、前述の従来技
術ではエッチング時に形成される408の側壁保護膜が
レジストアッシング時に509のアッシングステージ温
度を250℃にすることで硬化し、有機アルカリ系溶液
による408の側壁保護膜除去時に側壁保護膜が完全に
除去されないため、レジストアッシング時の温度を低下
させる必要がある。
【0004】
【課題を解決するための手段】本発明の半導体製造方法
は、ウェハー上に形成されたAL及びAL合金の単層ま
たは多層より成る配線層をドライエッチングした後、1
00℃以下でレジストをアッシングすることを特徴とす
る。
【0005】
【作用】AL及びAL合金をドライエッチングした後、
100℃以下の低温でレジストをアッシングすることに
より、エッチング中に形成される側壁保護膜の硬化を防
止しする。
【0006】
【実施例】図1は第1の本発明の製造方法を示すもので
あり、101はSi基板、102はSiO2膜、103
はTiN、104はAL合金、105はTiN、106
はレジスト、107は残留塩素、108は側壁保護膜で
ある。次に、図5の装置を用いたAL合金エッチング後
のレジストアッシングを例として、本発明の製造方法を
説明する。まず、502のエッチングチャンバーにてA
L合金エッチングを行う(AL合金エッチング条件は従
来の技術でのALエッチング条件と同様)。図1(a)
はAL合金エッチング後の配線断面図を示す。そして、
AL合金エッチング後のウェハーを502のエッチング
チャンバー内から真空搬送し509のアッシングステ−
ジに設置し温度を100℃にしてメタノール(CH3
H)ガス50(SCCM)と酸素(O2)ガス200
(SCCM)508のアッシングチャンバ−内に流し
て、507のマイクロ波によりプラズマを発生させ残留
塩素とメタノールを置換反応させ揮発させる。また、こ
こでレジストも若干除去される。図1(b)に107の
残留塩素除去後のAL合金配線断面図を示す。次に、完
全に除去されなかったレジストを酸素(O2)ガス20
0(SCCM)とCHF3ガス10(SCCM)を50
8のアッシングチャンバ−に流して、507のマイクロ
波によりプラズマを発生させレジストを除去する。図1
(c)にレジスト除去後のAL合金配線断面図を示す。
次に、アッシング後のウェハーを90℃の有機アルカリ
系溶液に10分間浸漬させ108の側壁保護膜を完全に
除去する。ここで、レジストアッシング時の温度を12
0℃以上にすると108の側壁保護膜が硬化し完全に除
去されなった。
【0007】図2は第2の本発明の製造方法を示すもの
であり、201はSi基板、202はSiO2膜、20
3はTiN、204はAL合金、205はTiN、20
6はレジスト、207は残留塩素、208は側壁保護膜
である。次に、図5の装置を用いてたAL合金エッチン
グ後のレジストアッシングを例として、本発明の製造方
法を説明する。まず、502のエッチングチャンバーで
AL合金エッチングを行う(AL合金エッチング条件は
従来の技術でのALエッチング条件と同様)。図2
(a)はAL合金のエッチング後の配線断面図を示す。
そして、このAL合金エッチング後のウェハーを502
のエッチングチャンバー内から真空搬送し509のアッ
シングステ−ジに設置し温度を90℃にしてCHF3
ス10(SCCM)と酸素(O2)ガス200(SCC
M)を508のアッシングチャンバ−内に流して、圧力
を700(mTorr)にして、507のマイクロ波に
よりプラズマを発生させ、レジストを除去する。図2
(b)にレジスト除去後のAL合金配線断面図を示す。
次に、メタノール(CH3OH)ガス40(SCCM)
と酸素(O2)ガス200(SCCM)を508のアッ
シングチャンバ−に流し、圧力を1200(mTor
r)にして、507のマイクロ波によりプラズマを発生
させ、残留塩素とメタノールを置換反応させ揮発させ
る。図2(c)に残留塩素除去後のAL合金配線断面図
を示す。次に、アッシング後のウェハーを90℃の有機
アルカリ系溶液に10分間浸漬させ208の側壁保護膜
を完全に除去する。
【0008】図3は第3の本発明の製造方法を示すもの
であり、301はSi基板、302はSiO2膜、30
3はTiN、304はAL合金、305はTiN、30
6はレジスト、307は残留塩素、308は側壁保護
膜、309はデポ膜である。次に、図5の装置を用いた
AL合金エッチング後のレジストアッシングを例とし
て、本発明の製造方法を説明する。まず、502のエッ
チングチャンバーでのAL合金エッチングを行う(AL
合金エッチング条件は従来の技術でのALエッチング条
件と同様)。図3(a)はAL合金エッチング後の配線
断面図を示す。そして、AL合金エッチング後のウェハ
ーを502のエッチングチャンバー内から真空搬送し5
09のアッシングステ−ジに設置し温度を50℃にして
508のアッシングチャンバ−内にCHF3ガス10
(SCCM)と酸素(O2)ガス200(SCCM)を
流し、圧力を800(mTorr)にして、507のマ
イクロ波によりプラズマを発生させ、レジストを除去す
る。図3(b)にレジスト除去後のAL合金の配線断面
図を示す。次に、メタノール(CH3OH)ガス30
(SCCM)と酸素(O2)ガス200(SCCM)を
508のアッシングチャンバ−内に流し、圧力を120
0(mTorr)にして、507のマイクロ波でプラズ
マを発生させ、残留塩素をメタノールにて置換反応させ
揮発させる。しかし、ここで残留塩素が完全に揮発され
ない。そこで、次にCHF3ガスを90(SCCM)5
08のアッシングチャンバ−内に流して、圧力を900
(mTorr)にして、マイクロ波によりプラズマを発
生させ、AL合金配線上に309のデポ膜をデポジショ
ンし、揮発されきれなかった残留塩素と水分吸湿との反
応を防ぎ腐食を防止する。図3(d)にポリマーをデポ
ジションした後のAL合金配線断面図を示す。次に、ア
ッシング後のウェハーを70℃の有機アルカリ系溶液に
10分間浸漬させ308の側壁保護膜と309のデポ膜
を完全に除去する。
【0009】
【発明の効果】本発明は、AL及びAL合金配線のエッ
チング後、100℃以下でレジストアッシングすること
により、有機アルカリ系溶液によって除去可能となっ
た。
【図面の簡単な説明】
【図1】本発明の製造方法を示す図である。
【図2】本発明の製造方法を示す図である。
【図3】本発明の製造方法を示す図である。
【図4】従来の製造方法を示す図である。
【図5】プラズマエッチング装置及びプラズマアッシン
グ装置を示す図である。
【符号の説明】
101,201,301 Si基板 102,202,302 SiO2膜 103,203,303 TiN 104,204,304 AL合金 105,205,305 TiN 106,206,306 レジスト 107,207,307 残留塩素 108,208,308 側壁保護膜 309 デポ膜 501 ウェハー 502 エッチングチャンバー 503 コイル 504 マイクロ波 505 エッチングステージ 506 高周波電源 507 マイクロ波 508 アッシングチャンバー 509 アッシングステージ

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 ウェハー上に形成されたAL及びAL合
    金の単層または多層より成る配線層をドライエッチング
    した後、100℃以下で、レジストアッシングすること
    を特徴とする半導体装置の製造方法。
JP27275891A 1991-10-21 1991-10-21 半導体装置の製造方法 Pending JPH05109673A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27275891A JPH05109673A (ja) 1991-10-21 1991-10-21 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27275891A JPH05109673A (ja) 1991-10-21 1991-10-21 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH05109673A true JPH05109673A (ja) 1993-04-30

Family

ID=17518343

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27275891A Pending JPH05109673A (ja) 1991-10-21 1991-10-21 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH05109673A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5741742A (en) * 1993-09-10 1998-04-21 Sony Corporation Formation of aluminum-alloy pattern
KR100347648B1 (ko) * 1997-11-26 2002-10-25 루센트 테크놀러지스 인크 포토레지스트및에칭잔류물제거방법
US6843258B2 (en) 2000-12-19 2005-01-18 Applied Materials, Inc. On-site cleaning gas generation for process chamber cleaning
KR100859650B1 (ko) * 2006-12-28 2008-09-23 동부일렉트로닉스 주식회사 반도체 장치의 배선형성 방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5741742A (en) * 1993-09-10 1998-04-21 Sony Corporation Formation of aluminum-alloy pattern
KR100347648B1 (ko) * 1997-11-26 2002-10-25 루센트 테크놀러지스 인크 포토레지스트및에칭잔류물제거방법
US6843258B2 (en) 2000-12-19 2005-01-18 Applied Materials, Inc. On-site cleaning gas generation for process chamber cleaning
US6981508B2 (en) 2000-12-19 2006-01-03 Applied Materials, Inc. On-site cleaning gas generation for process chamber cleaning
KR100859650B1 (ko) * 2006-12-28 2008-09-23 동부일렉트로닉스 주식회사 반도체 장치의 배선형성 방법

Similar Documents

Publication Publication Date Title
US6207583B1 (en) Photoresist ashing process for organic and inorganic polymer dielectric materials
JP3412173B2 (ja) 半導体装置の製造方法
JPH09251989A (ja) 水素ガスを用いた集積回路のプラズマ洗浄方法
KR20150018592A (ko) 하드마스크 개구 및 하드마스크 개구에 의한 에칭 프로파일 제어
JPS5812344B2 (ja) 銅を基材とする金属パタ−ンの形成方法
JP3400918B2 (ja) 半導体装置の製造方法
JP2002543586A (ja) 反射防止コーティング及びそれに関連する方法
JP3318801B2 (ja) ドライエッチング方法
JPH06177089A (ja) 半導体装置の製造方法
JPH05109673A (ja) 半導体装置の製造方法
JP5493165B2 (ja) 半導体装置の製造方法
JPH10308447A (ja) 半導体装置の製造方法
JP4343379B2 (ja) 基板処理方法および基板処理装置ならびにデバイス製造方法
KR100226793B1 (ko) 반도체 소자의 제조방법
JP2001284327A (ja) ドライエッチング方法、半導体装置の製造方法及び半導体装置
JPH07297281A (ja) 接続孔の製造方法
US6613680B2 (en) Method of manufacturing a semiconductor device
JPH01100946A (ja) 半導体装置の製造方法
JP3006508B2 (ja) アルミニウム膜又はアルミニウム合金膜のエッチング方法
CN117096102B (zh) 一种干法刻蚀通孔的方法
JP3113040B2 (ja) 半導体装置の製造方法
JPH05217965A (ja) 半導体装置の製造方法
JPH05109702A (ja) 半導体装置の製造方法
JP2000077386A (ja) パターン形成方法
JP2003298049A (ja) 半導体装置の製造方法