JP3400918B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3400918B2 JP3400918B2 JP32091296A JP32091296A JP3400918B2 JP 3400918 B2 JP3400918 B2 JP 3400918B2 JP 32091296 A JP32091296 A JP 32091296A JP 32091296 A JP32091296 A JP 32091296A JP 3400918 B2 JP3400918 B2 JP 3400918B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- etching
- fluorine
- gas
- resist film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 33
- 239000004065 semiconductor Substances 0.000 title claims description 20
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 238000005530 etching Methods 0.000 claims description 49
- 239000010410 layer Substances 0.000 claims description 46
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 32
- 229910052799 carbon Inorganic materials 0.000 claims description 32
- 229910052731 fluorine Inorganic materials 0.000 claims description 25
- 239000011737 fluorine Substances 0.000 claims description 25
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 24
- 239000011229 interlayer Substances 0.000 claims description 23
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 13
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 10
- 229910000077 silane Inorganic materials 0.000 claims description 8
- 229910002091 carbon monoxide Inorganic materials 0.000 claims description 7
- 229910052721 tungsten Inorganic materials 0.000 claims description 6
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 claims description 3
- UGFAIRIUMAVXCW-UHFFFAOYSA-N Carbon monoxide Chemical compound [O+]#[C-] UGFAIRIUMAVXCW-UHFFFAOYSA-N 0.000 claims description 3
- 230000008859 change Effects 0.000 claims description 3
- 230000001678 irradiating effect Effects 0.000 claims description 3
- 229910007264 Si2H6 Inorganic materials 0.000 claims description 2
- 229910020177 SiOF Inorganic materials 0.000 claims description 2
- 238000001514 detection method Methods 0.000 claims description 2
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 claims description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 2
- 229920005591 polysilicon Polymers 0.000 claims description 2
- 229910052719 titanium Inorganic materials 0.000 claims description 2
- 229910052581 Si3N4 Inorganic materials 0.000 claims 1
- 229910002092 carbon dioxide Inorganic materials 0.000 claims 1
- 239000001569 carbon dioxide Substances 0.000 claims 1
- 239000010408 film Substances 0.000 description 156
- 239000007789 gas Substances 0.000 description 45
- 229910052782 aluminium Inorganic materials 0.000 description 14
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 13
- 238000012545 processing Methods 0.000 description 12
- 229910052718 tin Inorganic materials 0.000 description 12
- 230000008569 process Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- -1 azide compound Chemical class 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229920001665 Poly-4-vinylphenol Polymers 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910008599 TiW Inorganic materials 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910002090 carbon oxide Inorganic materials 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- QLOAVXSYZAJECW-UHFFFAOYSA-N methane;molecular fluorine Chemical compound C.FF QLOAVXSYZAJECW-UHFFFAOYSA-N 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 229920003986 novolac Polymers 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 229920005990 polystyrene resin Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 238000005546 reactive sputtering Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000008961 swelling Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31127—Etching organic layers
- H01L21/31133—Etching organic layers by chemical means
- H01L21/31138—Etching organic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Plasma & Fusion (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Description
【０００１】
【発明の属する技術分野】本発明はフッ素添加カーボン
膜を用いた半導体素子の製造方法に関する。
膜を用いた半導体素子の製造方法に関する。
【０００２】
【従来の技術】半導体デバイスの高集積化を図るため
に、パターンの微細化、回路の多層化といった工夫が進
められており、そのうちの一つとして配線を多層化する
技術がある。多層配線構造をとるためには、ｎ層目の配
線層と（ｎ＋１）番目の配線層の間を導電層で接続する
と共に、導電層以外の領域は層間絶縁膜と呼ばれる薄膜
が形成される。
に、パターンの微細化、回路の多層化といった工夫が進
められており、そのうちの一つとして配線を多層化する
技術がある。多層配線構造をとるためには、ｎ層目の配
線層と（ｎ＋１）番目の配線層の間を導電層で接続する
と共に、導電層以外の領域は層間絶縁膜と呼ばれる薄膜
が形成される。
【０００３】この層間絶縁膜の代表的なものとしてＳｉ
Ｏ2 膜があるが、近年デバイスの動作についてより一層
の高速化を図るために層間絶縁膜の比誘電率を低くする
ことが要求されており、層間絶縁膜の材質についての検
討がなされている。即ちＳｉＯ2 は比誘電率がおよそ４
であり、これよりも小さい材質の発掘に力が注がれてい
る。そのうちの一つとして比誘電率が３．５であるＳｉ
ＯＦの実現化が進められているが、本発明者は比誘電率
が更に小さいフッ素添加カーボン膜に注目している。
Ｏ2 膜があるが、近年デバイスの動作についてより一層
の高速化を図るために層間絶縁膜の比誘電率を低くする
ことが要求されており、層間絶縁膜の材質についての検
討がなされている。即ちＳｉＯ2 は比誘電率がおよそ４
であり、これよりも小さい材質の発掘に力が注がれてい
る。そのうちの一つとして比誘電率が３．５であるＳｉ
ＯＦの実現化が進められているが、本発明者は比誘電率
が更に小さいフッ素添加カーボン膜に注目している。
【０００４】
【発明が解決しようとする課題】ところでフッ素添加カ
ーボン膜については未知の部分が多く、フッ素添加カー
ボン膜自体の製法も模索している段階であり、例えばエ
ッチング工程について見ると、ＳｉＯ2 膜のエッチング
ガスとして用いられていたＣＦ4 などのＣＦ系のガスで
は、エッチングすべき膜自体がＣＦ系のものであるため
エッチングを行うことができず、従来の工程をそのまま
適用できない。従ってフッ素添加カーボン膜が層間絶縁
膜として好適であるといっても、実用化を達成するには
多くの課題をかかえている。
ーボン膜については未知の部分が多く、フッ素添加カー
ボン膜自体の製法も模索している段階であり、例えばエ
ッチング工程について見ると、ＳｉＯ2 膜のエッチング
ガスとして用いられていたＣＦ4 などのＣＦ系のガスで
は、エッチングすべき膜自体がＣＦ系のものであるため
エッチングを行うことができず、従来の工程をそのまま
適用できない。従ってフッ素添加カーボン膜が層間絶縁
膜として好適であるといっても、実用化を達成するには
多くの課題をかかえている。
【０００５】本発明は、その中でもエッチング工程に関
する課題を取り上げてなされたものであり、フッ素添加
カーボン膜のエッチングを可能にすることができ、フッ
素添加カーボン膜を用いた層間絶縁膜の実用化を主たる
目的とするものである。
する課題を取り上げてなされたものであり、フッ素添加
カーボン膜のエッチングを可能にすることができ、フッ
素添加カーボン膜を用いた層間絶縁膜の実用化を主たる
目的とするものである。
【０００６】
【課題を解決するための手段】請求項１の発明は、フッ
素添加カーボン膜からなる層間絶縁層を備えた多層配線
構造を有する半導体装置を製造する方法であって、前記
フッ素添加カーボン膜の表面に、所定の厚さのレジスト
膜を所定のパターンで形成する工程と、その後、Ｏを含
むガスを用いてＯの活性種を前記レジスト膜の表面に照
射し、前記レジスト膜をエッチング除去しつつ、前記フ
ッ素添加カーボン膜のエッチングを行い、フッ素添加カ
ーボン膜の下側の配線層の表面及びレジスト膜の下側の
フッ素添加カーボン膜の表面を露出させる工程と、を含
むことを特徴とする。請求項２の発明は、配線層の上側
のフッ素添加カーボン膜が全部除去されたときにレジス
ト膜が残っているようにレジスト膜の厚さが設定され、
レジスト膜のエッチング終了時点を一酸化炭素または二
酸化炭素の発光量の変化に基づいて検出することを特徴
とする請求項３の発明は、フッ素添加カーボン膜からな
る層間絶縁層を備えた多層配線構造を有する半導体装置
を製造する方法であって、前記フッ素添加カーボン膜の
表面に、レジスト膜を所定のパターンで形成する工程
と、その後、Ｏ2ガスとシラン系ガスとを含むガスを用
いて、前記レジスト膜をエッチング除去しつつ、前記フ
ッ素添加カーボン膜のエッチングを行う工程と、を含む
ことを特徴とする。請求項４の発明は、前記シラン系ガ
スは、ＳｉＨ4ガス又はＳｉ2Ｈ6ガスであることを特徴
とする。請求項５の発明は、フッ素添加カーボン膜から
なる層間絶縁層を備えた多層配線構造を有する半導体装
置を製造する方法であって、前記フッ素添加カーボン膜
の表面にハードマスク層を形成する工程と、このハード
マスク層の表面にレジスト膜を所定のパターンで形成す
る工程と、ハードマスクをエッチング可能なガスを用い
て、前記ハードマスク層をエッチングして、このハード
マスク層に所定のパターンを形成する工程と、その後、
Ｏを含むガスを用いてＯの活性種を前記レジスト膜の表
面に照射し、このレジスト膜をエッチング除去しつつ、
前記フッ素添加カーボン膜を前記ハードマスク層のパタ
ーンに基づいてエッチングする工程と、を含むことを特
徴とする。
素添加カーボン膜からなる層間絶縁層を備えた多層配線
構造を有する半導体装置を製造する方法であって、前記
フッ素添加カーボン膜の表面に、所定の厚さのレジスト
膜を所定のパターンで形成する工程と、その後、Ｏを含
むガスを用いてＯの活性種を前記レジスト膜の表面に照
射し、前記レジスト膜をエッチング除去しつつ、前記フ
ッ素添加カーボン膜のエッチングを行い、フッ素添加カ
ーボン膜の下側の配線層の表面及びレジスト膜の下側の
フッ素添加カーボン膜の表面を露出させる工程と、を含
むことを特徴とする。請求項２の発明は、配線層の上側
のフッ素添加カーボン膜が全部除去されたときにレジス
ト膜が残っているようにレジスト膜の厚さが設定され、
レジスト膜のエッチング終了時点を一酸化炭素または二
酸化炭素の発光量の変化に基づいて検出することを特徴
とする請求項３の発明は、フッ素添加カーボン膜からな
る層間絶縁層を備えた多層配線構造を有する半導体装置
を製造する方法であって、前記フッ素添加カーボン膜の
表面に、レジスト膜を所定のパターンで形成する工程
と、その後、Ｏ2ガスとシラン系ガスとを含むガスを用
いて、前記レジスト膜をエッチング除去しつつ、前記フ
ッ素添加カーボン膜のエッチングを行う工程と、を含む
ことを特徴とする。請求項４の発明は、前記シラン系ガ
スは、ＳｉＨ4ガス又はＳｉ2Ｈ6ガスであることを特徴
とする。請求項５の発明は、フッ素添加カーボン膜から
なる層間絶縁層を備えた多層配線構造を有する半導体装
置を製造する方法であって、前記フッ素添加カーボン膜
の表面にハードマスク層を形成する工程と、このハード
マスク層の表面にレジスト膜を所定のパターンで形成す
る工程と、ハードマスクをエッチング可能なガスを用い
て、前記ハードマスク層をエッチングして、このハード
マスク層に所定のパターンを形成する工程と、その後、
Ｏを含むガスを用いてＯの活性種を前記レジスト膜の表
面に照射し、このレジスト膜をエッチング除去しつつ、
前記フッ素添加カーボン膜を前記ハードマスク層のパタ
ーンに基づいてエッチングする工程と、を含むことを特
徴とする。
【０００７】
【発明の実施の形態】本発明の実施の形態では、フッ素
添加カーボン膜（以下「ＣＦ膜」という）をエッチング
する工程に特徴があるが、本発明方法を利用して製造さ
れる半導体装置の構造の一例を図１（ａ）、（ｂ）に示
しておく。１はシリコン基板、１１はＢＰＳＧ膜（Ｓｉ
Ｏ2にＰ及びＢがドープされた膜）、１２はｎ型半導体
領域、１３は、絶縁膜１４のスルーホールに埋め込まれ
た例えばＷ（タングステン）よりなる電極であり、これ
らは回路主要部の一部に相当する。この回路主要部の上
には、例えばアルミニウムよりなる配線１５が多層に形
成され、上下の配線１５、１５は、層間絶縁膜１６に形
成されたビアホールに埋め込まれた例えばＷよりなる導
電層１７により互に接続されている。
添加カーボン膜（以下「ＣＦ膜」という）をエッチング
する工程に特徴があるが、本発明方法を利用して製造さ
れる半導体装置の構造の一例を図１（ａ）、（ｂ）に示
しておく。１はシリコン基板、１１はＢＰＳＧ膜（Ｓｉ
Ｏ2にＰ及びＢがドープされた膜）、１２はｎ型半導体
領域、１３は、絶縁膜１４のスルーホールに埋め込まれ
た例えばＷ（タングステン）よりなる電極であり、これ
らは回路主要部の一部に相当する。この回路主要部の上
には、例えばアルミニウムよりなる配線１５が多層に形
成され、上下の配線１５、１５は、層間絶縁膜１６に形
成されたビアホールに埋め込まれた例えばＷよりなる導
電層１７により互に接続されている。
【０００８】このような半導体素子を製造するにあたっ
て層間絶縁膜をエッチングする工程に関して以下に述べ
ていく。図２（ａ）は例えばｎ層目のアルミニウム配線
が形成された状態を示しており、絶縁膜１４の上に図２
（ｂ）に示すようにＣＦ膜よりなるｎ層目の層間絶縁膜
１６が形成される。ＣＦ膜は、例えばＣＦ系のガス及び
ＣＨ系のガスを成膜ガスとして、プラズマＣＶＤ（Ｃｈ
ｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）
法、により成膜することができる。例えばＣ４Ｆ８ガス
及びＣ２Ｈ４ガスを用い、エッチング装置でもある後述
のＥＣＲ（電子サイクロトロン共鳴）プラズマ処理装置
を用いて例えば厚さ０．７μｍに成膜される。
て層間絶縁膜をエッチングする工程に関して以下に述べ
ていく。図２（ａ）は例えばｎ層目のアルミニウム配線
が形成された状態を示しており、絶縁膜１４の上に図２
（ｂ）に示すようにＣＦ膜よりなるｎ層目の層間絶縁膜
１６が形成される。ＣＦ膜は、例えばＣＦ系のガス及び
ＣＨ系のガスを成膜ガスとして、プラズマＣＶＤ（Ｃｈ
ｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）
法、により成膜することができる。例えばＣ４Ｆ８ガス
及びＣ２Ｈ４ガスを用い、エッチング装置でもある後述
のＥＣＲ（電子サイクロトロン共鳴）プラズマ処理装置
を用いて例えば厚さ０．７μｍに成膜される。
【０００９】次いで図２（ｃ）に示すようにＣＦ膜（層
間絶縁膜１６）の表面に所定のパターンでレジスト膜１
８が形成される。このレジスト膜１８は例えばスピンコ
−ティング法によりウエハ表面にレジスト液を塗布し、
露光、現像工程を経て形成される。レジストの材料とし
ては、アジド化合物、ポリビニルフェノール、メタクリ
ル酸化合物、ノボラック樹脂、ポリスチレン系樹脂とい
った有機材料が用いられる。
間絶縁膜１６）の表面に所定のパターンでレジスト膜１
８が形成される。このレジスト膜１８は例えばスピンコ
−ティング法によりウエハ表面にレジスト液を塗布し、
露光、現像工程を経て形成される。レジストの材料とし
ては、アジド化合物、ポリビニルフェノール、メタクリ
ル酸化合物、ノボラック樹脂、ポリスチレン系樹脂とい
った有機材料が用いられる。
【００１０】その後ウエハ表面にＯ2 プラズマ（酸素プ
ラズマ）を照射してＣＦ膜をエッチングする。ＣＦ膜に
Ｏ2 プラズマが当たると、Ｏ2 の活性種がＣ−Ｆ結合及
びＣ−Ｃ結合を切断してＣＯあるいはＣＯ2 となって飛
散すると共に、ＦについてもＦ2 などとなって飛散す
る。こうしてＣＦ膜がＯ2 プラズマによって化学エッチ
ングされていく。
ラズマ）を照射してＣＦ膜をエッチングする。ＣＦ膜に
Ｏ2 プラズマが当たると、Ｏ2 の活性種がＣ−Ｆ結合及
びＣ−Ｃ結合を切断してＣＯあるいはＣＯ2 となって飛
散すると共に、ＦについてもＦ2 などとなって飛散す
る。こうしてＣＦ膜がＯ2 プラズマによって化学エッチ
ングされていく。
【００１１】ところでレジスト膜１８は有機系材料であ
るためＯ2 プラズマによってやはり化学的にエッチング
により除去されてしまう。従ってＣＦ膜のエッチングと
レジスト膜１８のエッチングによる除去とが同時に進行
するが、レジスト膜１８が全てエッチングにより除去さ
れる前に、ＣＦ膜の表面からアルミニウム配線１５まで
のエッチングが終了すれば、図２（ｄ）に示すように予
定とするビアホール１９が形成される。このためにはレ
ジスト膜１８のエッチングによる除去の速度とＣＦ膜の
エッチングの速度を予め把握してレジスト膜１８の膜厚
を設定すればよい。
るためＯ2 プラズマによってやはり化学的にエッチング
により除去されてしまう。従ってＣＦ膜のエッチングと
レジスト膜１８のエッチングによる除去とが同時に進行
するが、レジスト膜１８が全てエッチングにより除去さ
れる前に、ＣＦ膜の表面からアルミニウム配線１５まで
のエッチングが終了すれば、図２（ｄ）に示すように予
定とするビアホール１９が形成される。このためにはレ
ジスト膜１８のエッチングによる除去の速度とＣＦ膜の
エッチングの速度を予め把握してレジスト膜１８の膜厚
を設定すればよい。
【００１２】レジスト膜１８のエッチングによる除去の
速度とＣＦ膜のエッチングの速度が同じであればＣＦ膜
の表面が平坦化される。一般的にはレジスト膜１８を除
去した後に層間絶縁膜の表面を平坦化するためにＣＭＰ
などと呼ばれる機械的研磨工程が行われるが、この場合
にはＣＭＰ工程が不要になるという利点がある。レジス
ト膜のエッチングによる除去の速度とＣＦ膜のエッチン
グの速度が異なる場合には、予定とするホールが形成さ
れる前に（アルミニウム表面までエッチングされる前
に）レジスト膜１８が全部除去されないようにすること
が望ましい。ホールが形成されたときにレジスト膜１８
が残っていれば、その後レジスト膜１８のエッチング終
了時点を、例えばＣＯやＣＯ2 の発光量の変化に基づい
て検出することにより、ＣＦ膜の膜厚を変動させること
なくレジスト膜の除去及びホールの形成を行うことがで
きる。
速度とＣＦ膜のエッチングの速度が同じであればＣＦ膜
の表面が平坦化される。一般的にはレジスト膜１８を除
去した後に層間絶縁膜の表面を平坦化するためにＣＭＰ
などと呼ばれる機械的研磨工程が行われるが、この場合
にはＣＭＰ工程が不要になるという利点がある。レジス
ト膜のエッチングによる除去の速度とＣＦ膜のエッチン
グの速度が異なる場合には、予定とするホールが形成さ
れる前に（アルミニウム表面までエッチングされる前
に）レジスト膜１８が全部除去されないようにすること
が望ましい。ホールが形成されたときにレジスト膜１８
が残っていれば、その後レジスト膜１８のエッチング終
了時点を、例えばＣＯやＣＯ2 の発光量の変化に基づい
て検出することにより、ＣＦ膜の膜厚を変動させること
なくレジスト膜の除去及びホールの形成を行うことがで
きる。
【００１３】本発明の他の実施の形態では、図３に示す
ようにＯ2 ガスとシラン系のガス例えばＳｉＨ4 、Ｓｉ
2 Ｈ6 ガスなどとを用いてＣＦ膜のエッチングを行う。
図３はこのようなエッチングの様子を示す図であり、エ
ッチングと同時にホール１９の側壁に、ＳｉＨ4 とＯ2
との反応によってＳｉＯ2 よりなる保護膜１９ａが形成
され、側壁のエッチングが抑制される。
ようにＯ2 ガスとシラン系のガス例えばＳｉＨ4 、Ｓｉ
2 Ｈ6 ガスなどとを用いてＣＦ膜のエッチングを行う。
図３はこのようなエッチングの様子を示す図であり、エ
ッチングと同時にホール１９の側壁に、ＳｉＨ4 とＯ2
との反応によってＳｉＯ2 よりなる保護膜１９ａが形成
され、側壁のエッチングが抑制される。
【００１４】Ｏ2 ガスのみによってエッチングを行う場
合、図４に示すように凹部１９の側壁もエッチングされ
て横に膨らむボーイングと呼ばれる状態になるため、高
アスペクト比の凹部１９をエッチングすることが困難で
あると考えられる。従ってこの手法によればアスペクト
比の高いビアホールやスルーホールのエッチングを行う
ことができる。この場合Ｏ2 ガスに対するシラン系ガス
の比率が大きいと保護膜が成長し過ぎて凹部の形状が悪
くなるため、エッチング条件等に応じてシラン系ガスの
混合比を設定することが必要である。この方法は、後述
する絶縁膜や導電膜をＣＦ膜の表面に形成する方法と組
み合わせて実施してもよい。
合、図４に示すように凹部１９の側壁もエッチングされ
て横に膨らむボーイングと呼ばれる状態になるため、高
アスペクト比の凹部１９をエッチングすることが困難で
あると考えられる。従ってこの手法によればアスペクト
比の高いビアホールやスルーホールのエッチングを行う
ことができる。この場合Ｏ2 ガスに対するシラン系ガス
の比率が大きいと保護膜が成長し過ぎて凹部の形状が悪
くなるため、エッチング条件等に応じてシラン系ガスの
混合比を設定することが必要である。この方法は、後述
する絶縁膜や導電膜をＣＦ膜の表面に形成する方法と組
み合わせて実施してもよい。
【００１５】本発明方法は例えば図５に示すプラズマ処
理装置により実施することができる。この装置はアルミ
ニウム等により形成された真空容器２を有しており、こ
の真空容器２は上方に位置してプラズマを発生させる筒
状のプラズマ室２１と、この下方に連通させて連結さ
れ、プラズマ室２１よりは口径の大きい筒状の処理室２
２とからなる。なおこの真空容器２は接地されてゼロ電
位になっている。
理装置により実施することができる。この装置はアルミ
ニウム等により形成された真空容器２を有しており、こ
の真空容器２は上方に位置してプラズマを発生させる筒
状のプラズマ室２１と、この下方に連通させて連結さ
れ、プラズマ室２１よりは口径の大きい筒状の処理室２
２とからなる。なおこの真空容器２は接地されてゼロ電
位になっている。
【００１６】この真空容器２の上端は、開口されてこの
部分にマイクロ波を透過する部材例えば石英等の材料で
形成された透過窓２３が気密に設けられており、真空容
器２内の真空状態を維持するようになっている。この透
過窓２３の外側には、例えば２．４５ＧＨｚのプラズマ
発生用高周波供給手段としての高周波電源部２４に接続
された導波管２５が設けられており、高周波電源部２４
に発生したマイクロ波Ｍを導波管２５で案内して透過窓
２３からプラズマ室２１内へ導入し得るようになってい
る。プラズマ室２１を区画する側壁には例えばその周方
向に沿って均等に配置したプラズマガスノズル２６が設
けられている。
部分にマイクロ波を透過する部材例えば石英等の材料で
形成された透過窓２３が気密に設けられており、真空容
器２内の真空状態を維持するようになっている。この透
過窓２３の外側には、例えば２．４５ＧＨｚのプラズマ
発生用高周波供給手段としての高周波電源部２４に接続
された導波管２５が設けられており、高周波電源部２４
に発生したマイクロ波Ｍを導波管２５で案内して透過窓
２３からプラズマ室２１内へ導入し得るようになってい
る。プラズマ室２１を区画する側壁には例えばその周方
向に沿って均等に配置したプラズマガスノズル２６が設
けられている。
【００１７】また、プラズマ室２１を区画する側壁の外
周には、これに接近させて磁界形成手段として例えばリ
ング状の主電磁コイル２７が配置されると共に、成膜室
２２の下方側にはリング状の補助電磁コイル２８が配置
され、プラズマ室２１から処理室２２に亘って上から下
に向かう磁界例えば８７５ガウスの磁界Ｂを形成し得る
ようになっており、ＥＣＲプラズマ条件が満たされてい
る。なお電磁コイルに代えて永久磁石を用いてもよい。
周には、これに接近させて磁界形成手段として例えばリ
ング状の主電磁コイル２７が配置されると共に、成膜室
２２の下方側にはリング状の補助電磁コイル２８が配置
され、プラズマ室２１から処理室２２に亘って上から下
に向かう磁界例えば８７５ガウスの磁界Ｂを形成し得る
ようになっており、ＥＣＲプラズマ条件が満たされてい
る。なお電磁コイルに代えて永久磁石を用いてもよい。
【００１８】このようにプラズマ室２１内に周波数の制
御されたマイクロ波Ｍと磁界Ｂとを形成することによ
り、これらの相互作用により上記ＥＣＲプラズマが発生
する。この時、前記周波数にて前記導入ガスに共鳴作用
が生じてプラズマが高い密度で形成されることになる。
すなわちこの装置は、電子サイクロトロン共鳴（ＥＣ
Ｒ）プラズマ処理装置を構成することになる。
御されたマイクロ波Ｍと磁界Ｂとを形成することによ
り、これらの相互作用により上記ＥＣＲプラズマが発生
する。この時、前記周波数にて前記導入ガスに共鳴作用
が生じてプラズマが高い密度で形成されることになる。
すなわちこの装置は、電子サイクロトロン共鳴（ＥＣ
Ｒ）プラズマ処理装置を構成することになる。
【００１９】前記載置台３は、例えばアルミニウム製の
本体３１の上に、ヒータ３２を内蔵したセラミックス体
３３を設けてなり、載置面は静電チャックとして構成さ
れている。更に載置台３の本体３１には、ウエハＷにイ
オンを引き込むためのバイアス電圧を印加するように例
えば高周波電源部３４が接続されている。バイアス電圧
の電極は例えば静電チャックの電極と兼用している。そ
してまた真空容器２の底部には排気管３５が接続されて
いる。なお３０は成膜処理を行うときに用いられるリン
グ状の成膜ガス供給部である。
本体３１の上に、ヒータ３２を内蔵したセラミックス体
３３を設けてなり、載置面は静電チャックとして構成さ
れている。更に載置台３の本体３１には、ウエハＷにイ
オンを引き込むためのバイアス電圧を印加するように例
えば高周波電源部３４が接続されている。バイアス電圧
の電極は例えば静電チャックの電極と兼用している。そ
してまた真空容器２の底部には排気管３５が接続されて
いる。なお３０は成膜処理を行うときに用いられるリン
グ状の成膜ガス供給部である。
【００２０】次に上述の装置を用いて被処理体であるウ
エハ１０上に対してエッチングを行う方法について説明
する。先ず、真空容器２の側壁に設けた図示しないゲー
トバルブを開いて図示しない搬送アームにより、ウエハ
１０を図示しないロードロック室から搬入して載置台３
上に載置する。
エハ１０上に対してエッチングを行う方法について説明
する。先ず、真空容器２の側壁に設けた図示しないゲー
トバルブを開いて図示しない搬送アームにより、ウエハ
１０を図示しないロードロック室から搬入して載置台３
上に載置する。
【００２１】続いて、このゲートバルブを閉じて内部を
密閉した後、排気管３５より内部雰囲気を排出して所定
の真空度まで真空引きし、プラズマガスノズル２６から
プラズマ室２１内へＯ２ガスを導入すると共に成膜ガス
供給部３０からシラン系ガス例えばＳｉＨ４ガスを導入
する。そして真空容器２内を所定のプロセス圧に維持
し、かつ高周波電源部３４により載置台３に１３．５６
ＭＨｚのバイアス電圧を印加する。
密閉した後、排気管３５より内部雰囲気を排出して所定
の真空度まで真空引きし、プラズマガスノズル２６から
プラズマ室２１内へＯ２ガスを導入すると共に成膜ガス
供給部３０からシラン系ガス例えばＳｉＨ４ガスを導入
する。そして真空容器２内を所定のプロセス圧に維持
し、かつ高周波電源部３４により載置台３に１３．５６
ＭＨｚのバイアス電圧を印加する。
【００２２】プラズマ発生用高周波電源部２４からの
２．４５ＧＨｚの高周波（マイクロ波）は、導波管２５
を搬送されて真空容器２の天井部に至り、ここの透過窓
２３を透過してマイクロ波Ｍがプラズマ室２１内へ導入
される。このプラズマ室２１内には、電磁コイル２７、
２８により発生した磁界Ｂが上方から下方に向けて例え
ば８７５ガウスの強さで印加されており、この磁界Ｂと
マイクロ波Ｍとの相互作用でＥ（電界）×Ｂ（磁界）を
誘発して電子サイクロトロン共鳴が生じ、この共鳴によ
りＯ2 ガスがプラズマ化され、且つ高密度化される。
２．４５ＧＨｚの高周波（マイクロ波）は、導波管２５
を搬送されて真空容器２の天井部に至り、ここの透過窓
２３を透過してマイクロ波Ｍがプラズマ室２１内へ導入
される。このプラズマ室２１内には、電磁コイル２７、
２８により発生した磁界Ｂが上方から下方に向けて例え
ば８７５ガウスの強さで印加されており、この磁界Ｂと
マイクロ波Ｍとの相互作用でＥ（電界）×Ｂ（磁界）を
誘発して電子サイクロトロン共鳴が生じ、この共鳴によ
りＯ2 ガスがプラズマ化され、且つ高密度化される。
【００２３】プラズマ生成室２１より処理室２２内に流
れ込んだプラズマ流は、バイアス電圧によりウエハ１０
に引き込まれ、ウエハ１０の表面のエッチングが行われ
る。
れ込んだプラズマ流は、バイアス電圧によりウエハ１０
に引き込まれ、ウエハ１０の表面のエッチングが行われ
る。
【００２４】ここで本発明者は、図５に示すプラズマ処
理装置を用い、Ｃ4 Ｆ8 ガス及びＣ2 Ｈ4 ガスを成膜ガ
スとし、またＡｒガスをプラズマガスとしてウエハ１０
上にＣＦ膜を形成すると共に、レジスト処理装置及び露
光装置を用いて、アジド化合物系のレジスト膜によりＣ
Ｆ膜上にパターンを形成したものを用意した。このウエ
ハに対して前記プラズマ処理装置を用いて、Ｏ2 ガスを
プラズマガスノズル２６から１００ｓｃｃｍの流量で供
給したところ、幅０．３μｍ、アスペクト比１のホール
を形成することができ、レジスト膜も同時にエッチング
することができた。ただし、プロセス圧を０．２Ｐａ、
マイクロ波電力を２５００Ｗ、バイアス電力を１５００
Ｗ、載置台３の表面温度を２７０℃に設定した。
理装置を用い、Ｃ4 Ｆ8 ガス及びＣ2 Ｈ4 ガスを成膜ガ
スとし、またＡｒガスをプラズマガスとしてウエハ１０
上にＣＦ膜を形成すると共に、レジスト処理装置及び露
光装置を用いて、アジド化合物系のレジスト膜によりＣ
Ｆ膜上にパターンを形成したものを用意した。このウエ
ハに対して前記プラズマ処理装置を用いて、Ｏ2 ガスを
プラズマガスノズル２６から１００ｓｃｃｍの流量で供
給したところ、幅０．３μｍ、アスペクト比１のホール
を形成することができ、レジスト膜も同時にエッチング
することができた。ただし、プロセス圧を０．２Ｐａ、
マイクロ波電力を２５００Ｗ、バイアス電力を１５００
Ｗ、載置台３の表面温度を２７０℃に設定した。
【００２５】またＳｉＨ4 ガスを２ｓｃｃｍ供給した他
は同様にしてエッチングを行ったところアスペクト比２
のホールを良好な形状で形成することができた。
は同様にしてエッチングを行ったところアスペクト比２
のホールを良好な形状で形成することができた。
【００２６】次に本発明の他の実施の形態について説明
する。この実施の形態では図６（ａ）に示すように例え
ば厚さＤが８０００オングストロームのＣＦ膜４の表面
に例えば厚さ３００オングストロームの導電膜例えばＴ
ｉＮ（チタンナイトライド）膜４１を形成する。このＴ
ｉＮ膜４１はハードマスク層をなすものであり、例えば
Ｔｉをターゲットとし、ＡｒガスとＮ2ガスとを用いて
反応性スパッタリングを行うことにより成膜することが
できる。
する。この実施の形態では図６（ａ）に示すように例え
ば厚さＤが８０００オングストロームのＣＦ膜４の表面
に例えば厚さ３００オングストロームの導電膜例えばＴ
ｉＮ（チタンナイトライド）膜４１を形成する。このＴ
ｉＮ膜４１はハードマスク層をなすものであり、例えば
Ｔｉをターゲットとし、ＡｒガスとＮ2ガスとを用いて
反応性スパッタリングを行うことにより成膜することが
できる。
【００２７】続いて前記ＴｉＮ膜４１の表面にレジスト
膜４２によりマスクを形成する（図６（ｂ））。なおこ
の図６ではＣＦ膜の盛り上がりについては省略してあ
る。その後ＴｉＮ膜４１を図６（ｃ）に示すように例え
ばＢＣｌ3 ガスのプラズマによりＣＦ膜４の表面までエ
ッチングを行う。このエッチングは例えば既述のプラズ
マ処理装置で行うことができる。しかる後Ｏ2 プラズマ
をウエハ表面に照射すると、ＣＦ膜４がエッチングさ
れ、またレジスト膜４２もエッチングにより除去される
（図６（ｄ））。
膜４２によりマスクを形成する（図６（ｂ））。なおこ
の図６ではＣＦ膜の盛り上がりについては省略してあ
る。その後ＴｉＮ膜４１を図６（ｃ）に示すように例え
ばＢＣｌ3 ガスのプラズマによりＣＦ膜４の表面までエ
ッチングを行う。このエッチングは例えば既述のプラズ
マ処理装置で行うことができる。しかる後Ｏ2 プラズマ
をウエハ表面に照射すると、ＣＦ膜４がエッチングさ
れ、またレジスト膜４２もエッチングにより除去される
（図６（ｄ））。
【００２８】レジスト膜４２が除去された後は、ＴｉＮ
膜４１がマスクの役割を果たし、パターンに対応するＣ
Ｆ膜の領域だけがエッチングされ、予定としているビヤ
ホールやスルーホールを形成することができる（図７
（ａ））。ＣＦ膜のエッチングが終了してアルミニウム
配線の表面が露出すると、Ｏ2 ガスからＡｒガスに切り
換えて、Ａｒイオンによるスパッタエッチングによりア
ルミニウム配線表面の酸化物を除去する（図７
（ｂ））。その後ホールを例えばタングステン（Ｗ）な
どの金属４３により埋め込んで接続層を形成すると共
に、例えば第二層目の配線を形成する（図７（ｃ））。
ホールの埋め込みや配線の形成はアルミニウムを用いて
スパッタリングにより行ってもよい。
膜４１がマスクの役割を果たし、パターンに対応するＣ
Ｆ膜の領域だけがエッチングされ、予定としているビヤ
ホールやスルーホールを形成することができる（図７
（ａ））。ＣＦ膜のエッチングが終了してアルミニウム
配線の表面が露出すると、Ｏ2 ガスからＡｒガスに切り
換えて、Ａｒイオンによるスパッタエッチングによりア
ルミニウム配線表面の酸化物を除去する（図７
（ｂ））。その後ホールを例えばタングステン（Ｗ）な
どの金属４３により埋め込んで接続層を形成すると共
に、例えば第二層目の配線を形成する（図７（ｃ））。
ホールの埋め込みや配線の形成はアルミニウムを用いて
スパッタリングにより行ってもよい。
【００２９】このような方法によればＴｉＮ膜４１がい
わばハードマスクの役割りを果たすので、レジスト膜及
びＣＦ膜の両方がＯ2 プラズマに対して耐性がなくと
も、ＣＦ膜のエッチングを行うことができる。またＣＦ
膜のエッチング中にレジスト膜４２が除去されるので、
後工程のＯ2 アッシングによるレジスト膜４２の除去工
程が不要になる。そしてタングステン層やアルミニウム
層をＣＦ膜の上に形成するにあたって、ＴｉＮ膜４１が
そのままこれら金属層とＣＦ膜とを密着させる密着層の
役割を果たすので何ら悪影響を及ぼすものではなく、わ
ざわざ除去する必要もない。なおＴｉＮ膜４１の不要な
部分は配線を形成するとき、つまり金属層をエッチング
するときに同時に除去できる。
わばハードマスクの役割りを果たすので、レジスト膜及
びＣＦ膜の両方がＯ2 プラズマに対して耐性がなくと
も、ＣＦ膜のエッチングを行うことができる。またＣＦ
膜のエッチング中にレジスト膜４２が除去されるので、
後工程のＯ2 アッシングによるレジスト膜４２の除去工
程が不要になる。そしてタングステン層やアルミニウム
層をＣＦ膜の上に形成するにあたって、ＴｉＮ膜４１が
そのままこれら金属層とＣＦ膜とを密着させる密着層の
役割を果たすので何ら悪影響を及ぼすものではなく、わ
ざわざ除去する必要もない。なおＴｉＮ膜４１の不要な
部分は配線を形成するとき、つまり金属層をエッチング
するときに同時に除去できる。
【００３０】絶縁膜の表面に金属層を形成する場合には
もともと密着層が必要であり、従来からＴｉＮが使用さ
れているので、ハードマスクとしてＴｉＮを用いる方法
は密着層をも同時に形成するので有効な方法である。更
にＴｉＮは導電層であるため、層間絶縁膜側に含まれる
のではなく配線の一部とみなせるので層間絶縁膜の比誘
電率が高くなるのを抑えられる。更にまたアルミニウム
配線が仮に断線しても配線の下地にあるＴｉＮ膜により
導電路が確保され、素子の動作不良を防止することがで
きる。導電膜としてはＴｉＮ以外に、Ａｌ、Ｗ、Ｔｉ、
ＴｉＷ、ＴｉＷＮ、ポリシリコンなどを用いることがで
きる。
もともと密着層が必要であり、従来からＴｉＮが使用さ
れているので、ハードマスクとしてＴｉＮを用いる方法
は密着層をも同時に形成するので有効な方法である。更
にＴｉＮは導電層であるため、層間絶縁膜側に含まれる
のではなく配線の一部とみなせるので層間絶縁膜の比誘
電率が高くなるのを抑えられる。更にまたアルミニウム
配線が仮に断線しても配線の下地にあるＴｉＮ膜により
導電路が確保され、素子の動作不良を防止することがで
きる。導電膜としてはＴｉＮ以外に、Ａｌ、Ｗ、Ｔｉ、
ＴｉＷ、ＴｉＷＮ、ポリシリコンなどを用いることがで
きる。
【００３１】以上において本発明では、ハードマスクと
して導電膜の代りに絶縁膜を用いてもよい。絶縁膜の材
質としては例えばＳｉＯ2 、Ｓｉ０ＦあるいはＳｉ3 Ｎ
4 などを用いることができる。この場合絶縁膜をエッチ
ングする工程（既述の図６（ｃ）に相当する工程）は、
例えばＣＦ4 ガスを用い、フッ素ラジカルにより絶縁膜
がエッチングされる。
して導電膜の代りに絶縁膜を用いてもよい。絶縁膜の材
質としては例えばＳｉＯ2 、Ｓｉ０ＦあるいはＳｉ3 Ｎ
4 などを用いることができる。この場合絶縁膜をエッチ
ングする工程（既述の図６（ｃ）に相当する工程）は、
例えばＣＦ4 ガスを用い、フッ素ラジカルにより絶縁膜
がエッチングされる。
【００３２】ハードマスクは、層間絶縁膜の一部になる
ためそのまま残して次工程例えばアルミニウムやタング
ステンの埋め込み工程を行ってもよいが、例えばＨＦ液
によるウエットエッチングにより絶縁膜全部を除去する
ようにしてもよい。絶縁膜をハードマスクとして用いる
場合、その厚さは例えば１００オングストローム以上あ
ればハードマスクの機能を果たすが、素子の中に残す場
合には厚さがあまり大きいと、この絶縁膜をも含めた層
間絶縁膜のトータルの比誘電率が大きくなってしまうの
で、ＣＦ膜の厚さの１／３程度以下が好ましいと考えら
れる。
ためそのまま残して次工程例えばアルミニウムやタング
ステンの埋め込み工程を行ってもよいが、例えばＨＦ液
によるウエットエッチングにより絶縁膜全部を除去する
ようにしてもよい。絶縁膜をハードマスクとして用いる
場合、その厚さは例えば１００オングストローム以上あ
ればハードマスクの機能を果たすが、素子の中に残す場
合には厚さがあまり大きいと、この絶縁膜をも含めた層
間絶縁膜のトータルの比誘電率が大きくなってしまうの
で、ＣＦ膜の厚さの１／３程度以下が好ましいと考えら
れる。
【００３３】図８はＯ2 プラズマとＮＦ3 プラズマとを
用いて、図５に示す装置によりＣＦ膜のエッチング特性
を調べた結果であり、この図からもＣＦ膜のエッチング
を行うにあたってＯ2 プラズマが有効であることが理解
される。
用いて、図５に示す装置によりＣＦ膜のエッチング特性
を調べた結果であり、この図からもＣＦ膜のエッチング
を行うにあたってＯ2 プラズマが有効であることが理解
される。
【００３４】
【発明の効果】以上のように本発明によればＣＦ膜のパ
ターンエッチングを行うことができ、例えばＣＦ膜を用
いた層間絶縁膜の実用化を図ることができる。
ターンエッチングを行うことができ、例えばＣＦ膜を用
いた層間絶縁膜の実用化を図ることができる。
【図１】本発明方法によって製造される半導体素子の一
部を示す説明図である。
部を示す説明図である。
【図２】本発明方法の実施の形態を示す説明図である。
【図３】本発明方法の他の実施の形態を示す説明図であ
る。
る。
【図４】本発明方法と比較した方法の説明図である。
【図５】本発明方法を実施するためのプラズマ処理装置
の一例を示す縦断側面図である。
の一例を示す縦断側面図である。
【図６】本発明の更に他の実施の形態を示す説明図であ
る。
る。
【図７】本発明の更に他の実施の形態を示す説明図であ
る。
る。
【図８】ＣＦ膜のエッチング特性を示す特性図である。
１１ ＢＰＳＧ膜
１２ ｎ形半導体層
１３ 電極
１４ ＣＦ膜よりなる絶縁膜
１５ アルミニウム配線
１６ ＣＦ膜よりなる層間絶縁膜
１７ 導電層
１８ レジスト膜
１９ ホール
１９ａ 保護膜
２ 真空容器
２１ プラズマ室
２２ 処理室
３ 載置台
４ ＣＦ膜
４１ ＴｉＮ膜
４２ レジスト膜
４３ 金属
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 石塚 修一
神奈川県津久井郡城山町町屋１丁目２番
41号 東京エレクトロン東北株式会社
相模事業所内
(72)発明者 平田 匡史
神奈川県津久井郡城山町町屋１丁目２番
41号 東京エレクトロン東北株式会社
相模事業所内
(72)発明者 青木 武志
神奈川県津久井郡城山町町屋１丁目２番
41号 東京エレクトロン東北株式会社
相模事業所内
(56)参考文献 特開 平８−236517（ＪＰ，Ａ)
特開 平９−246242（ＪＰ，Ａ)
特開 昭60−115245（ＪＰ，Ａ)
特開 平６−349782（ＪＰ，Ａ)
特開 平８−83842（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/31
H01L 21/312
H01L 21/314
H01L 21/316
H01L 21/318
H01L 21/3065
H01L 21/768
Claims (6)
- 【請求項１】 フッ素添加カーボン膜からなる層間絶縁
層を備えた多層配線構造を有する半導体装置を製造する
方法であって、 前記フッ素添加カーボン膜の表面に、所定の厚さのレジ
スト膜を所定のパターンで形成する工程と、 その後、Ｏを含むガスを用いてＯの活性種を前記レジス
ト膜の表面に照射し、前記レジスト膜をエッチング除去
しつつ、前記フッ素添加カーボン膜のエッチングを行
い、フッ素添加カーボン膜の下側の配線層の表面及びレ
ジスト膜の下側のフッ素添加カーボン膜の表面を露出さ
せる工程と、を含むことを特徴とする半導体装置の製造
方法。 - 【請求項２】 配線層の上側のフッ素添加カーボン膜が
全部除去されたときにレジスト膜が残っているようにレ
ジスト膜の厚さが設定され、レジスト膜のエッチング終
了時点を一酸化炭素または二酸化炭素の発光量の変化に
基づいて検出することを特徴とする請求項１記載の半導
体装置の製造方法。 - 【請求項３】 フッ素添加カーボン膜からなる層間絶縁
層を備えた多層配線構造を有する半導体装置を製造する
方法であって、 前記フッ素添加カーボン膜の表面に、レジスト膜を所定
のパターンで形成する工程と、 その後、Ｏ2ガスとシラン系ガスとを含むガスを用い
て、前記レジスト膜をエッチング除去しつつ、前記フッ
素添加カーボン膜のエッチングを行う工程と、を含むこ
とを特徴とする半導体装置の製造方法。 - 【請求項４】 前記シラン系ガスは、ＳｉＨ4ガス又は
Ｓｉ2Ｈ6ガスであることを特徴とする請求項３記載の半
導体装置の製造方法。 - 【請求項５】 フッ素添加カーボン膜からなる層間絶縁
層を備えた多層配線構造を有する半導体装置を製造する
方法であって、 前記フッ素添加カーボン膜の表面にハードマスク層を形
成する工程と、 このハードマスク層の表面にレジスト膜を所定のパター
ンで形成する工程と、 ハードマスクをエッチング可能なガスを用いて、前記ハ
ードマスク層をエッチングして、このハードマスク層に
所定のパターンを形成する工程と、 その後、Ｏを含むガスを用いてＯの活性種を前記レジス
ト膜の表面に照射し、このレジスト膜をエッチング除去
しつつ、前記フッ素添加カーボン膜を前記ハードマスク
層のパターンに基づいてエッチングする工程と、を含む
ことを特徴とする半導体装置の製造方法。 - 【請求項６】 前記ハードマスク層は、ＴｉＮ、Ａｌ、
Ｗ、Ｔｉ、ＴｉＷ、ＴｉＷＮ、ポリシリコン、ＳｉＯ
2、ＳｉＯＦ、Ｓｉ3Ｎ4の何れかからなることを特徴と
する請求項５記載の半導体装置の製造方法。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32091296A JP3400918B2 (ja) | 1996-11-14 | 1996-11-14 | 半導体装置の製造方法 |
| US09/101,308 US6727182B2 (en) | 1996-11-14 | 1997-11-11 | Process for the production of semiconductor device |
| KR1019980705381A KR100563610B1 (ko) | 1996-11-14 | 1997-11-11 | 반도체소자의제조방법 |
| EP97911513A EP0933802B1 (en) | 1996-11-14 | 1997-11-11 | Process for the production of semiconductor device |
| PCT/JP1997/004099 WO1998021745A1 (fr) | 1996-11-14 | 1997-11-11 | Procede de fabrication d'un dispositif semi-conducteur |
| DE69712080T DE69712080T2 (de) | 1996-11-14 | 1997-11-11 | Herstellungsverfahren für eine halbleitervorrichtung |
| TW086116927A TW349241B (en) | 1996-11-14 | 1997-11-13 | Method for producing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32091296A JP3400918B2 (ja) | 1996-11-14 | 1996-11-14 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10144676A JPH10144676A (ja) | 1998-05-29 |
| JP3400918B2 true JP3400918B2 (ja) | 2003-04-28 |
Family
ID=18126663
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32091296A Expired - Fee Related JP3400918B2 (ja) | 1996-11-14 | 1996-11-14 | 半導体装置の製造方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6727182B2 (ja) |
| EP (1) | EP0933802B1 (ja) |
| JP (1) | JP3400918B2 (ja) |
| KR (1) | KR100563610B1 (ja) |
| DE (1) | DE69712080T2 (ja) |
| TW (1) | TW349241B (ja) |
| WO (1) | WO1998021745A1 (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100464384B1 (ko) * | 1997-05-31 | 2005-02-28 | 삼성전자주식회사 | 반도체장치의비아홀형성방법 |
| JP3429171B2 (ja) * | 1997-11-20 | 2003-07-22 | 東京エレクトロン株式会社 | プラズマ処理方法及び半導体デバイスの製造方法 |
| JP4260764B2 (ja) * | 1999-03-09 | 2009-04-30 | 東京エレクトロン株式会社 | 半導体装置の製造方法 |
| DE60037395T2 (de) * | 1999-03-09 | 2008-11-27 | Tokyo Electron Ltd. | Herstellung eines halbleiter-bauelementes |
| WO2000054328A1 (fr) | 1999-03-09 | 2000-09-14 | Tokyo Electron Limited | Systeme de fabrication de dispositif semi-conducteur |
| US6465159B1 (en) * | 1999-06-28 | 2002-10-15 | Lam Research Corporation | Method and apparatus for side wall passivation for organic etch |
| JP3803523B2 (ja) * | 1999-12-28 | 2006-08-02 | 株式会社東芝 | ドライエッチング方法及び半導体装置の製造方法 |
| JP2001274143A (ja) * | 2000-03-28 | 2001-10-05 | Tdk Corp | ドライエッチング方法、微細加工方法及びドライエッチング用マスク |
| JP3770790B2 (ja) * | 2000-11-15 | 2006-04-26 | シャープ株式会社 | アッシング方法 |
| US6835663B2 (en) * | 2002-06-28 | 2004-12-28 | Infineon Technologies Ag | Hardmask of amorphous carbon-hydrogen (a-C:H) layers with tunable etch resistivity |
| US6865939B2 (en) * | 2002-09-16 | 2005-03-15 | Sandia Naitonal Laboratories | Fluorinated silica microchannel surfaces |
| JP4413556B2 (ja) * | 2003-08-15 | 2010-02-10 | 東京エレクトロン株式会社 | 成膜方法、半導体装置の製造方法 |
| JP2005123406A (ja) * | 2003-10-16 | 2005-05-12 | Tokyo Electron Ltd | プラズマエッチング方法。 |
| KR100780944B1 (ko) * | 2005-10-12 | 2007-12-03 | 삼성전자주식회사 | 탄소함유막 식각 방법 및 이를 이용한 반도체 소자의 제조방법 |
| JP4919871B2 (ja) | 2007-02-09 | 2012-04-18 | 東京エレクトロン株式会社 | エッチング方法、半導体装置の製造方法および記憶媒体 |
| JP5261964B2 (ja) * | 2007-04-10 | 2013-08-14 | 東京エレクトロン株式会社 | 半導体装置の製造方法 |
| US7838426B2 (en) | 2007-08-20 | 2010-11-23 | Lam Research Corporation | Mask trimming |
Family Cites Families (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55107781A (en) | 1979-02-13 | 1980-08-19 | Fujitsu Ltd | Etching method for metal film |
| JPS6199332A (ja) | 1984-10-19 | 1986-05-17 | Fujitsu Ltd | プラズマエツチング方法 |
| JPH0697660B2 (ja) | 1985-03-23 | 1994-11-30 | 日本電信電話株式会社 | 薄膜形成方法 |
| JPS6243335A (ja) | 1985-08-21 | 1987-02-25 | Arita Seisakusho:Kk | 自動車のドアが開く事を表示する装置 |
| JPS63233549A (ja) | 1987-03-20 | 1988-09-29 | Nippon Telegr & Teleph Corp <Ntt> | 薄膜形成法 |
| JPH033380A (ja) | 1989-05-31 | 1991-01-09 | Mitsubishi Electric Corp | 気体レーザ装置 |
| JPH04271122A (ja) | 1991-02-27 | 1992-09-28 | Fuji Electric Co Ltd | プラズマ処理装置 |
| JPH0555575A (ja) * | 1991-08-29 | 1993-03-05 | Sharp Corp | 半導体装置 |
| JPH05151619A (ja) * | 1991-10-01 | 1993-06-18 | Ricoh Co Ltd | 光情報記録媒体及び記録方法 |
| US5442237A (en) * | 1991-10-21 | 1995-08-15 | Motorola Inc. | Semiconductor device having a low permittivity dielectric |
| US5417826A (en) | 1992-06-15 | 1995-05-23 | Micron Technology, Inc. | Removal of carbon-based polymer residues with ozone, useful in the cleaning of plasma reactors |
| US5489538A (en) * | 1992-08-21 | 1996-02-06 | Lsi Logic Corporation | Method of die burn-in |
| JPH06163479A (ja) | 1992-11-17 | 1994-06-10 | Sony Corp | ドライエッチング方法 |
| JPH06196421A (ja) | 1992-12-23 | 1994-07-15 | Sumitomo Metal Ind Ltd | プラズマ装置 |
| JPH06264270A (ja) | 1993-03-09 | 1994-09-20 | Citizen Watch Co Ltd | 硬質カーボン膜のパターニング方法 |
| US5498657A (en) * | 1993-08-27 | 1996-03-12 | Asahi Glass Company Ltd. | Fluorine-containing polymer composition |
| JPH083842A (ja) | 1994-06-15 | 1996-01-09 | Toyota Autom Loom Works Ltd | 織機のモニタ装置 |
| JP2748879B2 (ja) | 1995-02-23 | 1998-05-13 | 日本電気株式会社 | フッ素化非晶質炭素膜材料の製造方法 |
| CA2157257C (en) * | 1994-09-12 | 1999-08-10 | Kazuhiko Endo | Semiconductor device with amorphous carbon layer and method of fabricating the same |
| JP2748864B2 (ja) | 1994-09-12 | 1998-05-13 | 日本電気株式会社 | 半導体装置及びその製造方法及び非晶質炭素膜の製造方法及びプラズマｃｖｄ装置 |
| EP0784713A4 (en) | 1994-10-11 | 2000-03-01 | Gelest Inc | TITANIUM BASED CONFORMING LAYERS AND PREPARATION METHOD |
| WO1996019826A1 (en) * | 1994-12-20 | 1996-06-27 | National Semiconductor Corporation | A method of fabricating integrated circuits using bilayer dielectrics |
| US5654228A (en) * | 1995-03-17 | 1997-08-05 | Motorola | VCSEL having a self-aligned heat sink and method of making |
| US5905517A (en) * | 1995-04-12 | 1999-05-18 | Eastman Kodak Company | Heater structure and fabrication process for monolithic print heads |
| US5840455A (en) * | 1995-05-24 | 1998-11-24 | Ricoh Company, Ltd. | Electrophotographic photoconductor |
| JP3274324B2 (ja) * | 1995-09-01 | 2002-04-15 | 株式会社東芝 | 半導体装置の製造方法 |
| US5733808A (en) * | 1996-01-16 | 1998-03-31 | Vanguard International Semiconductor Corporation | Method for fabricating a cylindrical capacitor for a semiconductor device |
| JP2956571B2 (ja) * | 1996-03-07 | 1999-10-04 | 日本電気株式会社 | 半導体装置 |
| JP3228183B2 (ja) * | 1996-12-02 | 2001-11-12 | 日本電気株式会社 | 絶縁膜ならびにその絶縁膜を有する半導体装置とその製造方法 |
| US5854134A (en) * | 1997-05-05 | 1998-12-29 | Taiwan Semiconductor Manufacturing Company Ltd. | Passivation layer for a metal film to prevent metal corrosion |
| US6066893A (en) * | 1997-09-24 | 2000-05-23 | Texas Instruments Incorporated | Contaminant resistant barriers to prevent outgassing |
-
1996
- 1996-11-14 JP JP32091296A patent/JP3400918B2/ja not_active Expired - Fee Related
-
1997
- 1997-11-11 US US09/101,308 patent/US6727182B2/en not_active Expired - Fee Related
- 1997-11-11 KR KR1019980705381A patent/KR100563610B1/ko not_active IP Right Cessation
- 1997-11-11 DE DE69712080T patent/DE69712080T2/de not_active Expired - Lifetime
- 1997-11-11 EP EP97911513A patent/EP0933802B1/en not_active Expired - Lifetime
- 1997-11-11 WO PCT/JP1997/004099 patent/WO1998021745A1/ja active IP Right Grant
- 1997-11-13 TW TW086116927A patent/TW349241B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990077239A (ko) | 1999-10-25 |
| KR100563610B1 (ko) | 2006-06-15 |
| EP0933802B1 (en) | 2002-04-17 |
| WO1998021745A1 (fr) | 1998-05-22 |
| US6727182B2 (en) | 2004-04-27 |
| EP0933802A4 (en) | 1999-10-27 |
| TW349241B (en) | 1999-01-01 |
| DE69712080D1 (de) | 2002-05-23 |
| EP0933802A1 (en) | 1999-08-04 |
| DE69712080T2 (de) | 2002-11-14 |
| JPH10144676A (ja) | 1998-05-29 |
| US20010001741A1 (en) | 2001-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3400918B2 (ja) | 半導体装置の製造方法 | |
| US6392350B1 (en) | Plasma processing method | |
| US6583065B1 (en) | Sidewall polymer forming gas additives for etching processes | |
| JP4361625B2 (ja) | 半導体装置及びその製造方法 | |
| JP4538209B2 (ja) | 半導体装置の製造方法 | |
| US6576569B1 (en) | Method of plasma-assisted film deposition | |
| US7122477B2 (en) | Method of plasma treatment | |
| KR100413894B1 (ko) | 플라즈마에칭방법 | |
| JP3080843B2 (ja) | 薄膜形成方法及び装置 | |
| JP3429171B2 (ja) | プラズマ処理方法及び半導体デバイスの製造方法 | |
| KR100838502B1 (ko) | 반도체 장치의 제조 방법 | |
| JP3961247B2 (ja) | プラズマ処理方法、プラズマ処理装置及び半導体装置の製造方法 | |
| JP5011782B2 (ja) | 半導体装置の製造方法、プラズマ処理装置及び記憶媒体。 | |
| JPH0774147A (ja) | ドライエッチング方法およびドライエッチング装置 | |
| JP3362093B2 (ja) | エッチングダメージの除去方法 | |
| JP4128365B2 (ja) | エッチング方法及びエッチング装置 | |
| JP2001085331A (ja) | バイア及びコンタクトのシーケンシャルスパッタ及び反応性プリクリーニング | |
| JP4141021B2 (ja) | プラズマ成膜方法 | |
| JP3883247B2 (ja) | 半導体装置の製造方法 | |
| JP3348504B2 (ja) | ドライエッチング方法 | |
| JP3428169B2 (ja) | ニオブ系薄膜のドライエッチング方法 | |
| JPH05109673A (ja) | 半導体装置の製造方法 | |
| JPH08115903A (ja) | 半導体装置の製造方法およびプラズマエッチング装置 | |
| JPH09199484A (ja) | 半導体装置の製造方法 | |
| JPH05217965A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120221 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150221 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |