DE60037395T2 - Herstellung eines halbleiter-bauelementes - Google Patents

Herstellung eines halbleiter-bauelementes Download PDF

Info

Publication number
DE60037395T2
DE60037395T2 DE60037395T DE60037395T DE60037395T2 DE 60037395 T2 DE60037395 T2 DE 60037395T2 DE 60037395 T DE60037395 T DE 60037395T DE 60037395 T DE60037395 T DE 60037395T DE 60037395 T2 DE60037395 T2 DE 60037395T2
Authority
DE
Germany
Prior art keywords
layer
fluorine
containing carbon
hard mask
carbon layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60037395T
Other languages
English (en)
Other versions
DE60037395D1 (de
Inventor
Hikaru Fuchu-shi YOSHITAKA
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of DE60037395D1 publication Critical patent/DE60037395D1/de
Application granted granted Critical
Publication of DE60037395T2 publication Critical patent/DE60037395T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H01L21/0212—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC the material being fluoro carbon compounds, e.g.(CFx) n, (CHxFy) n or polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3127—Layers comprising fluoro (hydro)carbon compounds, e.g. polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3146—Carbon layers, e.g. diamond-like layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung bezieht sich auf ein Verfahren zum Herstellen eines Halbleiterbauelements, das eine kohlenstoffhaltige Schicht, beispielsweise eine fluorhaltigen Kohlenstoffschicht, als eine Isolationsschicht verwendet.
  • STAND DER TECHNIK
  • Um die hohe Integrationsdichte von integrierten Halbleiter-Schaltkreisen zu erreichen, sind Methoden entwickelt worden, um Muster, wie beispielsweise die Verdrahtung, maßstabsgerecht zu verkleinern und Schaltkreise mehrschichtig auszubilden. Eine dieser Entwicklungen ist eine Mehrschicht-Metallisierungsmethode zum Herstellen einer mehrschichtigen Verdrahtung. Bei dieser Mehrschicht-Metallisierungsmethode werden die oberen und unteren Verdrahtungsschichten durch ein leitendes Bauelement, das in einem festgelegten Bereich angeordnet ist, miteinander verbunden, und eine dielektrische Zwischenschicht eines Isolatormaterials ist so angeordnet, dass sie in einem von dem leitenden Anteil verschiedenen Bereich die Verdrahtungsschichten voneinander trennt.
  • Typische Materialien des dielektrischen Zwischenfilms umfassen Siliziumoxid (SiO2). In den letzten Jahren hat es sich als erforderlich erwiesen, die relative Dielektrizitätskonstante der dielektrischen Zwischenschicht herabzusetzen, um den Betrieb integrierter Schaltkreise weiter zu beschleunigen. Die relative Dielektrizitätskonstante ε von SiO2 liegt bei etwa 4, und Materialien mit einer niedrigeren relativen Dielektrizitätskonstante als SiO2 sind unablässig entwickelt worden.
  • Eine fluorhaltige Kohlenstoffschicht, die Kohlenstoff und Fluor umfasst, ist ein Beispiel für ein Material mit einer relativen Dielektrizitätskonstante unterhalb der von SiO2. Diese fluorhaltige Kohlenstoffschicht kann beispielsweise mittels eines Plasma-Beschichtungsverfahrens unter Verwendung der Elektronenzyklotronresonanz herstellt werden. Dieses Verfahren wird nachstehend beschrieben.
  • In einer in 10 gezeigten Beschichtungsanlage wird zunächst eine Mikrowellenstrahlung von 2,45 GHz aus einer Hochfrequenzspannungsquelleneinheit 802 über einen Wellenleiter 802a in eine Plasmaerzeugungskammer 801a eingespeist. Zu dieser Zeit wird durch Magnetspulen 803 und 803a ein magnetisches Feld von 875 Gauß angelegt, und aus einer Einführleitung 804 eingeführtes Argon-Gas wird durch die Elektronenzyklotronresonanz zu einem hochdichten Plasma angeregt.
  • Andererseits werden aus einer Gasversorgungseinheit 805 über Gaseinführungsleitungen 805a und 805b C4F8-Gas und C2H4-Gas in eine Beschichtungskammer 801b eingeleitet, um durch das hochdichte Plasma dazu angeregt zu werden, aktive Spezien auszubilden. Durch die aktiven Spezien wird auf der Oberfläche eines Wafers 807, der auf einer Haltevorrichtung 806 in der Beschichtungskammer 801b angeordnet ist, eine fluorhaltige Kohlenstoffschicht 808 mit guter Haftfähigkeit und großer Härte ausgebildet. Der Wafer 807 wird durch eine elektrostatische Spannvorrichtung 806a auf der Haltevorrichtung 806 fixiert. Das Innere der Beschichtungskammer 801b wird durch eine Evakuierungseinrichtung (nicht gezeigt), die mit der Beschichtungskammer 801b über eine Abluftleitung 810 verbunden ist, auf ein festgelegtes Vakuumniveau entleert.
  • Mittels des vorangehend beschriebenen Prozesses kann die fluorhaltige Kohlenstoffschicht ausgebildet werden. Um jedoch die fluorhaltige Kohlenstoffschicht als eine dielektrische Zwischenschicht nutzen zu können, ist die Durchführung eines Feinmusterungsverfahrens nötig, beispielsweise die Ausbildung eines Lochabschnitts zur Anordnung eines Verbindungsabschnitts zur gegenseitigen Verbindung von oberen und unteren Verdrahtungsschichten.
  • Das Feinmusterungsverfahren der fluorhaltigen Kohlenstoffschicht wird nachstehend beschrieben. Wie in 11(a) gezeigt, wird zunächst auf einer wie oben beschrieben als Substrat dienenden unteren Verdrahtungsschicht 901 eine fluorhaltige Kohlenstoffschicht 902 ausgebildet. Auf der fluorhaltigen Kohlenstoffschicht 902 wird eine anorganische Schicht 903 aus SiO2 ausgebildet. Wie in 11(b) gezeigt, wird dann mittels einer wohlbekannten Photolithographie-Methode eine Resiststruktur 904 mit einer Öffnung 904a an einer festgelegten Stelle auf der anorganischen Schicht 903 ausgebildet.
  • Die Resiststruktur 904 wird dann als eine Maske benutzt, um die anorganische Schicht 903 gezielt zu ätzen. Wie in 11(c) gezeigt, wird dadurch eine Hartmaske 905 mit einer Öffnung 905a an einer der Öffnung 904a entsprechenden Stelle ausgeformt. Bei diesem Ätzen kann es sich beispielsweise um ein Trockenätzen mit dem Plasma aus CF4 handeln.
  • Die Hartmaske 905 wird dann als eine Maske zum gezielten Ätzen der fluorhaltigen Kohlenstoffschicht 902 verwendet. Wie in 11(d) gezeigt, wird daher in der fluorhaltigen Kohlenstoffschicht 902 ein Lochbereich 906 ausgebildet. Dieses Ätzen kann beispielsweise ein Trockenätzen mit dem Plasma aus Sauerstoff-Gas sein. Sofern Sauerstoff-Gas verwendet wird, kann die Ätz-Selektivität (das Verhältnis der Ätzraten) zwischen der fluorhaltigen Kohlenstoffschicht 902 und der Hartmaske 905 groß sein. Sofern das Plasma aus Sauerstoff-Gas verwendet wird, kann gleichzeitig die Abdeckmaske 904 entfernt werden.
  • Das Feinmusterungsverfahren der fluorhaltigen Kohlenstoffschicht unter Verwendung der Hartmaske wird nachfolgend beschrieben.
  • Bei dem Feinmusterungsverfahren wird im Allgemeinen eine durch die Photolithographie-Methode gebildete Resiststruktur als eine Maske zum selektiven Ätzen verwendet. Zu dieser Zeit muss die Resiststruktur einen Ätzwiderstand als eine Maske für eine darunter liegende, zu bearbeitende Schicht aufweisen. Wenn die zu bearbeitende Schicht dick ist, muss die Resiststruktur insbesondere den Ätzwiderstand aufweisen. Diese Resiststruktur wird beispielsweise dadurch ausgebildet, dass ein eine Lichtempfindlichkeit aufweisender Photolack belichtet und entwickelt wird, und besteht aus einem organischen Material.
  • Wenn jedoch eine organische Schicht wie die oben beschriebene fluorhaltige Kohlenstoffschicht einer Feinmusterung unterzogen wird, wird das Trockenätzverfahren mit dem Sauerstoff-Plasma verwendet. Falls als Maske eine Resiststruktur einer organischen Schicht verwendet wird, wird in diesem Fall die Resiststruktur ebenfalls geätzt, so dass das Durchführen eines gezielten Ätzens unmöglich wird.
  • Wird andererseits beim Ätzen der fluorhaltigen Kohlenstoffschicht mit dem Plasma aus Sauerstoff-Gas eine Master-Schablone eines anorganischen Materials, wie beispielsweise SiO2, verwendet, wird die Master-Schablone durch das Sauerstoff-Plasma kaum geätzt, so dass das Durchführen eines gezielten Ätzens möglich wird. Wie oben beschrieben, wird aus diesem Grund eine Hartmaske aus SiO2 oder ähnlichem Material bei der Feinmusterung der fluorhaltigen Kohlenstoffschicht verwendet.
  • Übrigens wird zur Herstellung dieser Hartmaske eine anorganische Schicht aus SiO2 oder dergleichen gemustert. Dieser Musterungsprozess kann einen Trockenätzprozess mit dem Plasma von CF4 oder C4F8 verwenden. Da in diesem Fall die Resiststruktur der organischen Schicht kaum geätzt wird, kann die Resiststruktur als eine Maske zur Durchführung eines gezielten Ätzens zur Ausformung der Hartmaske wie oben beschrieben verwendet werden.
  • Wird jedoch eine Hartmaske aus SiO2 oder Siliziumnitrid (SiN), die im Allgemeinen zur Musterung organischer Schichten verwendet werden, zur Feinmusterung der fluorhaltigen Kohlenstoffschicht verwendet, treten die im folgenden genannten Probleme auf, so dass die Zuverlässigkeit von Halbleiterbauelementen, die als eine Zwischenschicht eine fluorhaltige Kohlenstoffschicht verwenden, herabgesetzt ist.
  • Erstens besteht ein Problem darin, dass die Hartmaske einfach abgelöst werden kann, weil SiO2 und SiN auf der fluorhaltigen Kohlenstoffschicht, die eine fluorhaltige organische Schicht ist, eine geringe Haftung aufweisen. Wie oben beschrieben, wird die Hartmaske als Teil einer dielektrischen Zwischenschicht verwendet, weil die Hartmaske aus einem Isolatormaterial besteht. Wird jedoch nach der Feinmusterung der als dielektrische Zwischenschicht dienenden fluorhaltigen Kohlenstoffschicht im nachfolgenden Verfahren, beispielsweise der Ausbildung einer Metallschicht für eine aufliegende Verdrahtungselektrode, die Hartmaske unter Spannung belastet, löst sich die Hartmaske zuweilen ab. Falls die Metallschicht für die Verdrahtungselektrode nach der Ausformung der Metallschicht mittels eines chemisch-mechanischen Polierverfahrens geglättet werden soll, wirkt auf sie eine große Spannungsbelastung, so dass die Hartmaske sich sicherlich in wesentlichen Teilen von der fluorhaltigen Kohlenstoffschicht ablösen wird.
  • Ms Nächstes besteht ein Problem darin, dass die Ätz-Selektivität wie im folgenden beschrieben herabgesetzt ist, falls die Hartmaske aus SiO2 oder SiN zur Feinmusterung der fluorhaltigen Kohlenstoffschicht verwendet wird. Wie oben beschrieben, wird zur Feinmusterung der fluorhaltigen Kohlenstoffschicht das Trockenätzverfahren mit dem Plasma aus Sauerstoff-Gas verwendet. Besteht die Hartmaske aus SiO2 oder SiN, sollte sich daher, bei alleiniger Betrachtung dieses Arguments eine hohe Ätz-Selektivität ergeben.
  • Wird jedoch die fluorhaltige Kohlenstoffschicht mit dem Plasma aus Sauerstoff-Gas geätzt, wird die fluorhaltige Kohlenstoffschicht unter Freisetzung von F (Fluor) und C (Kohlenstoff) in die Atmosphäre zerlegt, und die aktiven Spezien von F und C werden durch das Plasma erzeugt. Da SiO2 oder SiN mit den aktiven Spezien geätzt werden, besteht in der Folge ein Problem darin, dass die Ätz-Selektivität herabgesetzt und dadurch die Verfahrenspräzision verschlechtert wird, falls die herkömmliche Hartmaske zusammen mit der fluorhaltigen Kohlenstoffschicht geätzt wird.
  • Das Dokument WO 98/21748 A1 beschreibt ein Verfahren zur Herstellung eines Halbleiterbauelements einschließlich eines Substrats, auf dem ein aktiver Bereich ausgebildet ist, mehrere auf dem Substrat ausgebildete Verdrahtungsschichten sowie eine erste aus einer fluorhaltigen Kohlenstoffschicht hergestellte Isolationsschicht. Dieses Dokument zeigt außerdem eine zusätzliche Schicht auf der Isolationsschicht, wobei die zusätzliche Schicht aus SiPN, SiN oder SiC besteht.
  • Im Journal of Vacuum Science & Technology A, Mai/Juni 1989, Seiten 1446–1450, wird beschrieben, dass SiC aufgrund der chemischen Trägheit und Dichte dieses Materials eine hervorragende Maskierungsschicht darstellt.
  • Im Journal of Vacuum Science & Technology A, Juli/August 1989, Seiten 2204–2209, wird beschrieben, dass NF3 gegenüber CF4 beim Ätzen von SiCN überlegen ist.
  • Hinsichtlich der Beschleunigung von Halbleiterbauelementen ist es wünschenswert, dass die als Hartmaske verwendete isolierende Schicht aus einem Material mit einer niedrigeren relativen Dielektrizitätskonstante ähnlich der isolierenden Schicht der fluorhaltigen Kohlenstoffschicht besteht.
  • OFFENBARUNG DER ERFINDUNG
  • Die vorliegende Erfindung ist erfolgt, um die oben beschriebenen Probleme zu beseitigen. Das heißt, die vorliegende Erfindung hat zum Ziel, die Zuverlässigkeit eines Halbleiterbauelements mit einer kohlenstoffhaltigen Isolationsschicht, beispielsweise einer fluorhaltigen Kohlenstoffschicht, unter Berücksichtigung der Beschleunigung des Bauteils zu verbessern.
  • Diese Aufgabe wird durch das Verfahren nach Anspruch 1 gelöst.
  • Mit diesem Verfahren wird es möglich, ein Halbleiterbauelement zu erhalten, in dem die erste kohlenstoffhaltige Isolationsschicht die zweite Silizium, Kohlenstoff und Stickstoff umfassende Isolationsschicht zwischen den Verdrahtungsschichten berührt. Daher wird die Haftung zwischen der ersten und zweiten Isolationsschicht verbessert, um ein Ablösen zu hemmen. Die zweite Silizium, Kohlenstoff und Stickstoffumfassende Isolationsschicht kann eine höhere Ätz-Selektivität als die herkömmlicher Schichten und eine niedrigere Dielektrizitätskonstante als die einer Silizium und Stickstoff oder Silizium und Kohlenstoff umfassende Isolationsschicht aufweisen. Daher wird es möglich, die Zuverlässigkeit des Halbleiterbauelements unter Berücksichtigung der Beschleunigung des Bauelements zu verbessern.
  • Dieses Herstellungsverfahren umfasst bevorzugterweise außerdem einen Schritt der Zuführung von Bor zur zweiten Isolationsschicht, um die relative Dielektrizitätskonstante der zweiten Isolationsschicht zu senken.
  • KURZE BESCHREIBUNG DER FIGUREN
  • 1a ist ein räumlich begrenzter Längsschnitt, der den Aufbau einer Ausführungsform eines Halbleiterbauelements zeigt;
  • 1b ist eine vergrößerte Ansicht, die einen Abschnitt des in 1a gezeigten Aufbaus zeigt;
  • 2 ist ein schematischer Längsschnitt, der die Schritte (a) bis (h) einer bevorzugten Ausführungsform eines Verfahrens zur Herstellung eines Halbleiterbauelements zeigt;
  • 3 ist ein schematischer Längsschnitt zur Erklärung einer Methode zur Messung von Haftfestigkeit;
  • 4 ist ein Schaubild, das den Unterschied zwischen der Haftfestigkeit von Hartmasken-Materialien zeigt;
  • 5 ist ein Schaubild, das den Unterschied zwischen den Haftfestigkeiten von einer Hartmaske zugrunde liegenden Schichten zeigt;
  • 6 ist ein Schaubild, das den Unterschied zwischen den relativen Dielektrizitätskonstanten von Hartmasken-Materialien zeigt;
  • 7 ist ein Schaubild, das den Unterschied zwischen den Dielektrizitätskonstanten von borhaltigen Hartmasken-Materialien zeigt;
  • 8 ist ein Schaubild, das den Unterschied in der relativen Dielektrizitätskonstante einer Hartmaske in Verfahren zeigt;
  • 9 ist ein räumlich begrenzter Längsschnitt, der den Aufbau einer weiteren Ausführungsform eines Halbleiterbauelements zeigt;
  • 10 ist ein schematischer Längsschnitt, der den Aufbau einer Plasmabeschichtungsanlage zur Ausbildung einer fluorhaltigen Kohlenstoffschicht zeigt; und
  • 11 ist ein schematischer Längsschnitt, der die Schritte (a) bis (d) eines herkömmlichen Verfahrens zur Herstellung eines Halbleiterbauelements zeigt.
  • Mit Bezug auf Zeichnungen werden im Folgenden die bevorzugten Ausführungsformen als Stand der Technik beschrieben.
  • [Erste bevorzugte Ausführungsform]
  • Zunächst wird ein Halbleiterbauelement beschrieben. In dieser Ausführungsform wird ein Halbleiterbauelement so erzeugt wie in 1a gezeigt. Dieser Aufbau wird beschrieben. Eine Isolationsschicht 101, beispielsweise eine SiO2-Schicht, wird zur Überdeckung eines auf einem Halbleiter-Substrat aus Silizium (Si) ausgebildeten aktiven Gebiets (nicht gezeigt), beispielsweise eines MOS-Transistors, ausgebildet. Eine Verdrahtungsschicht (nicht gezeigt) aus beispielsweise W, die mit dem aktiven Bereich elektrisch verbunden ist, und eine Verdrahtungsschicht 102 aus beispielsweise Kupfer (Cu), die mit der Verdrahtungsschicht verbunden ist, werden auf der Isolationsschicht 101 ausgebildet.
  • Auf der SiO2-Schicht 101 wird eine als eine erste Isolationsschicht dienende fluorhaltige Kohlenstoffschicht 103 zur Überdeckung der Cu-Schicht 102 ausgeformt. In der fluorhaltigen Kohlenstoffschicht 103 sind ein Auskerbungsbereich 104a und ein Lochbereich 104b ausgebildet. In dem Auskerbungsbereich 104a und dem Lochbereich 104b wird eine Verdrahtungsschicht 104, beispielsweise aus Cu, ausgebildet. Die Verdrahtungsschicht 104 ist elektrisch mit der Cu-Schicht 102 verbunden. Zwischen den Kontaktflächen der Cu-Schicht 104 und der fluorhaltigen Kohlenstoffschicht 103 sowie zwischen der Kontaktfläche der Cu-Schicht 104 und der Cu-Schicht 102 wird eine Haftschicht 104c ausgebildet.
  • Wie in 1b gezeigt, umfasst die Haftschicht 104c zur Verbesserung der Haftung der Cu-Schicht 104 an der fluorhaltigen Kohlenstoffschicht 103 beispielsweise eine TiN-Schicht 104c' und eine Ti-Schicht 104c''. Der Aufbau der Haftschicht 104c sollte nicht auf einen solchen geschichteten Aufbau mit TiN/Ti beschränkt werden, sondern kann einen anderen geschichteten Aufbau eines Metallnitrids mit hohem Schmelzpunkt und eines Metalls mit hohem Schmelzpunkt, beispielsweise TaN/Ta oder WN/W, darstellen.
  • In dieser Ausführungsform ist eine Hartmaske 105 aus SiCN, die als eine zweite Isolationsschicht mit einer Dicke von ungefähr 100 nm dient, auf der fluorhaltigen Kohlenstoffschicht 103 ausgebildet. Unter SiCN sollte nicht stets eine chemische Verbindung oder ein Aufbau mit chemischer Bindung verstanden werden, sondern nur, dass Si, C und N als Bestandteile enthalten sind.
  • Auf der Hartmaske 105 werden eine als eine erste Isolationsschicht dienende fluorhaltige Kohlenstoffschicht 106, eine in einen Auskerbungsbereich 107a und einen Lochbereich 107b eingebettete Cu-Schicht 107, eine Haftschicht 107c und eine Hartmaske 108 aus SiCN so ausgebildet, dass sie einen dem oben beschriebenen Aufbau identischen Aufbau aufweisen. Das heißt, die Hartmaske 108 aus SiCN wird auf der fluorhaltigen Kohlenstoffschicht 106 ebenfalls so ausgebildet, dass sie eine Dicke von ungefähr 100 nm aufweist. Da die Cu-Schicht 104 und die Cu-Schicht 107 aus demselben Material bestehen, ist die Ausformung von Sperrschichten auf der dazwischen liegenden Kontaktfläche nicht nötig.
  • Wie oben beschrieben, sind in dieser Ausführungsform die Hartmasken 105 und 108 auf den dielektrischen Zwischenschichten 103 und 106 der fluorhaltigen Kohlenstoffschichten angeordnet. Demzufolge ist beispielsweise die Hartmaske 105 aus SiCN zwischen der fluorhaltigen Kohlenstoffschicht 103 und den fluorhaltigen Kohlenstoffschichten 106 angeordnet, so dass die Haftung zwischen den entsprechenden Schichten 103, 105 und 106 im Vergleich zu herkömmlichen Bauelementen, die eine Hartmaske aus SiO2 verwenden, weiter verbessert werden kann.
  • Auf der Hartmaske 108 und der Cu-Schicht 107 kann zur Ausbildung eines Halbleiterbauelements der gleiche geschichtete Aufbau angeordnet sein. Das heißt, eine beliebige Zahl von Stufen desselben geschichteten Aufbaus kann zur Ausbildung eines Halbleiterbauelements übereinander geschichtet werden.
  • Ein Verfahren zur Herstellung der oben beschriebenen Verdrahtungsstruktur wird nachfolgend beschrieben. Schritte nach der Bildung der Cu-Schicht 104 und der Hartmaske 105 werden beschrieben.
  • Wie in 2(a) gezeigt, wird zunächst eine fluorhaltige Kohlenstoffschicht 206 mit einer Dicke von ungeführ 700 nm auf der Cu-Schicht 104 und der Hartmaske 105 aus SiCN ausgebildet. Wie oben beschrieben, wird die fluorhaltige Kohlenstoffschicht 206 unter Verwendung der Elektronenzyklotronresonanz (ECR) mittels eines Plasmabeschichtungsverfahrens, das C4F8-Gas und C2H4-Gas als Rohmaterialgase benutzt, ausgeformt.
  • Wie in 2(b) gezeigt, wird dann eine Isolationsschicht 208 aus SiCN auf der fluorhaltigen Kohlenstoffschicht 206 ausgeformt. Diese Schicht kann mittels der chemischen Dampfabscheidung (CVD) unter Verwendung von beispielsweise SiH4, C2H4 und N2 als Rohmaterialgase ausgeformt werden. Auf der Isolationsschicht 208 wird eine Resiststruktur 211 mit einem Lochbereich 211a an einer festgelegten Stelle ausgebildet. Die Resiststruktur 211 kann mittels einer wohlbekannten Photolithographie-Methode ausgebildet werden.
  • Die Resiststruktur 211 wird dann als eine Maske zum Ätzen der Isolationsschicht 208 verwendet, um eine Hartmaske 108 mit einem wie in 2(c) gezeigten Lochbereich 208a auszuformen. Dieser Ätzprozess kann beispielsweise ein Trockenätzen mit dem Plasma aus C4F8 verwenden.
  • Die Hartmaske 108 mit dem Lochbereich 208a wird dann als eine Maske verwendet, um die darunter liegende fluorhaltige Kohlenstoffschicht 206 zu ätzen. Dieser Ätzprozess kann ein Reaktivionen-Ätzen mit dem Plasma aus Sauerstoff-Gas sein. Da die Hartmaske 108, wie oben beschrieben, aus SiCN besteht, wird die Hartmaske 108 durch das Plasma aus Sauerstoff-Gas kaum geätzt. Andererseits wird die fluorhaltige Kohlenstoffschicht 206 durch das Plasma aus Sauerstoff-Gas geätzt (verascht). Wie in 2(d) gezeigt, kann durch dieses Ätzverfahren in der fluorhaltigen Kohlenstoffschicht 206 ein Lochbereich 206a ausgeformt werden. Da zu dieser Zeit das Plasma aus Sauerstoff-Gas verwendet wird, wird die Resiststruktur 211 aus der organischen Schicht gleichzeitig entfernt.
  • Die Ätz-Selektivität der fluorhaltigen Kohlenstoffschicht und der Hartmaske aus SiCN im Trockenätzprozess unter Verwendung des Plasmas aus Sauerstoff-Gas wird nachfolgelnd beschrieben. Wenn Hartmasken-Materialien, wie beispielsweise SiO2 und SiN zusammen mit der fluorhaltigen Kohlenstoffschicht mit dem Plasma aus Sauerstoff-Gas trockengeätzt werden, ergeben sich die im Folgenden gezeigten Ätzraten (nm/Mm.).
    Fluorhaltige Kohlenstoffschicht 1538
    SiN 37
    SiC 45
    SiO2 42
    SiCN 15
  • Wie oben gezeigt, ist die Ätzrate von SiCN mit dem Plasma aus Sauerstoff-Gas bei Weitem geringer als die anderer Hartmasken-Materialien, wenn jedes der Hartmasken-Materialien gleichzeitig mit der fluorhaltigen Kohlenstoffschicht verarbeitet wird. Wenn die Hartmaske aus SiCN als diese erste Ausführungsform verwendet wird, ist deshalb die Erzielung einer hohen Ätz-Selektivität im Ätzverfahren für die fluorhaltige Kohlenstoffschicht möglich, so dass sich die Verfahrensgenauigkeit weiter verbessern lässt.
  • Wie in 2(e) gezeigt, wird dann eine Resiststruktur 212 mit einem Auskerbungsbereich 212a auf der Hartmaske 108 ausgebildet. Die Resiststruktur 212 kann mittels einer wohlbekannten Photolithographie-Methode ausgebildet werden. Der Abdeckbereich 212a ist so ausgestaltet, dass er mit dem Lochbereich 206a überlappt.
  • Die Resiststruktur 212 wird dann als eine Maske zum Ätzen der Hartmaske 208 verwendet, um in der Hartmaske 108 eine Auskerbung 108a auszuformen. Bei diesem Ätzprozess kann es sich beispielsweise um ein Trockenätzen mit dem Plasma aus C4F8 handeln. Da die fluorhaltige Kohlenstoffschicht 206 durch das Trockenätzen mit dem Plasma C4F8 kaum geätzt wird, kann die Hartmaske 108 gezielt geätzt werden.
  • Die Hartmaske 108 mit dem Auskerbungsbereich 108a wird dann als eine Maske zum Ätzen der fluorhaltigen Kohlenstoffschicht 206 verwendet, um eine fluorhaltige Kohlenstoffschicht 106 auszubilden, die einen Auskerbungsbereich 107a mit einer Tiefe von ungefähr 400 nm, wie in 2(f) gezeigt, aufweist. In diesem Schritt kann ein Reaktivionen-Ätzen mit dem Plasma aus Sauerstoff-Gas verwendet werden. Da das Plasma aus Sauerstoff-Gas verwendet wird, wird die Resiststruktur 212 auf der Hartmaske 108 gleichzeitig entfernt. Dann wird eine Durchgangsöffnung 107b auf der Grundlage des Lochbereichs 206a, der in der fluorhaltigen Kohlenstoffschicht 206 ausgestaltet worden ist, in einem Bereich angeordnet, in dem der Auskerbungsbereich 107a der fluorhaltigen Kohlenstoffschicht 106 ausgebildet werden soll.
  • Wie in 2(g) gezeigt, wird dann eine dünne Metallschicht 207a, die eine Haftschicht aus einer TiN-Schicht und einer Ti-Schicht darstellt, derart ausgeformt, dass sie die Hartmaske 108 und die Oberflächen der Durchgangsöffnung 107b und der Auskerbungsbereiche 107a und 108a überdeckt. Eine Metallschicht 207 aus Kupfer wird dann mittels der Metallschicht 207a auf der Hartmaske 108 ausgeformt, um in die Durchgangsöffnung 107b und die Auskerbungsbereiche 107a und 108a eingefüllt zu werden. Die Metallschicht 207 kann beispielsweise durch ein wohlbekanntes Verfahren zur Metallfilmausformung, beispielsweise ein stromloses Plattierungsverfahren oder ein Sputter-Verfahren, hergestellt werden.
  • Die Metallschichten 207 und 207a werden dann von der Oberfläche durch chemisch-mechanisches Polieren (CMP) poliert. Wenn daher die Oberfläche der Hartmaske 108, wie in 2(h) gezeigt, deshalb freigelegt ist, ist die Cu-Schicht 107 auf der Cu-Schicht 104 mittels der fluorhaltigen Kohlenstoffschicht 106 angeordnet, und die fluorhaltige Kohlenstoffschicht 106 und die Cu-Schicht 107 berühren einander vermittels der Haftschicht 107c, die die TiN/Ti-Struktur aufweist. Natürlich können die Schritte zur Ausbildung der fluorhaltigen Kohlenstoffschicht 103 durch die Cu-Schicht 104 in der im Wesentlichen gleichen Weise ausgeführt werden, obwohl die Beschreibungen dieser Schritte ausgelassen sind.
  • Die Haftfestigkeiten der oben beschrieben Hartmasken-Materialien aus SiCN und eines herkömmlichen Hartmasken-Materials aus SiO2 zu einer aufgeschichteten fluorhaltigen Kohlenstoffschicht wurden miteinander verglichen. In diesem Fall wurden die Haftstärken in einer Dreifachschichtstruktur aus "fluorhaltiger Kohlenstoffschicht/Hartmaske/fluorhaltiger Kohlenstoffschicht" miteinander verglichen. Als Referenz wurde ein Hartmasken-Material aus SiN untersucht.
  • Die Haftfestigkeiten werden wie folgt gemessen. Wie in 3 gezeigt, werden zunächst eine fluorhaltige Kohlenstoffschicht 602, eine Hartmaske 603 und eine fluorhaltige Kohlenstoffschicht 604 zur Erstellung einer Probe nacheinander auf ein Substrat 601 geschichtet, und ein Teststab 605 wird mittels eines festgelegten Klebemittels auf der fluorhaltigen Kohlenstoffschicht 604 angebracht. Dann wird eine Last an den Teststab 605 angelegt, so dass sich der Teststab 605 von dem Substrat fortbewegt, während das Substrat 601 fixiert ist. Es wird angenommen, dass die Haftfestigkeit eine Last (Kpsi) darstellt, die anliegt, wenn eine der Schichten abgelöst wird.
  • Die gemessenen Ergebnisse der oben beschriebenen Haftfestigkeiten sind in 4 gezeigt. Wie aus 4 ersichtlich ist, wird die Haftfestigkeit zu der fluorhaltigen Kohlenstoffschicht in bemerkenswerter Weise verbessert, indem SiCN als Material der Hartmaske verwendet wird. Wenn eine Haftfestigkeit von 5 Kpsi oder mehr zwischen der Hartmaske und der fluorhaltigen Kohlenstoffschicht erreicht wird, wird die Hartmaske daran gehindert, durch das chemisch-mechanische Polierverfahren während der Ausbildung der Elektrode (Verdrahtungsschicht) abgelöst zu werden, sogar falls die Hartmaske als Teil der Zwischenebene verbleibt.
  • Der Unterschied zwischen den Haftfestigkeiten dreier Arten von Grundschichten A, B und C zu einer Hartmaske aus SiCN wurde untersucht. Die entsprechenden Ergebnisse sind in dem Schaubild der 5 gezeigt. In diesem Fall ist die Grundschicht A die oben beschriebene fluorhaltige Kohlenstoffschicht, die Grundschicht B ist eine "SiCO(H)-Schicht, wobei (H) das H in einer CxHy-Gruppe bezeichnet", und die Grundschicht C ist eine SOD-Schicht (Spin On Dielectric). Das Verfahren zur Messung der Haftfestigkeit stimmt mit dem oben beschriebenen Verfahren überein. Die SiCO(H)-Schicht wird durch das Plasma-CVD-Verfahren unter Verwendung von beispielsweise Methylsilan, das durch SiHx(CH3)y beschrieben wird, oder eines Alkoxysilans als Ausgangsmaterial, allein oder zusammen mit einem sauerstoffhaltigen Gas (O2, N2O usw.), ausgebildet. In diesem Fall besteht die SOD-Schicht aus SiLK, einem organischen Polymer.
  • Wie oben beschrieben, wird die Hartmaske als Teil einer dielektrischen Zwischenschicht zwischen Verdrahtungsebenen verwendet. Auch wenn die Hartmaske dünner als die fluorhaltige Kohlenstoffschicht ist, ist es deshalb wünschenswert, dass ihre Dielektrizitätskonstante so klein wie möglich ist. Ein Vergleich der relativen Dielektrizitätskonstanten ε unterschiedlicher Hartmasken-Materialien, wie in dem Schaubild der 6 gezeigt, ergibt folglich, dass die relative Dielektrizitätskonstante ε von SiCN in dieser bevorzugten Ausführungsform bei ungefähr 5,5 liegt, weit niedriger als etwa 8 für SiN oder SiC, obgleich sie höher als ungefähr 4 für SiO2 liegt.
  • [Zweite Ausführungsform]
  • Die zweite Ausführungsform wird im Folgenden beschrieben. In der zweiten Ausführungsform wird Bor (B) zu der Hartmaske aus SiCN hinzugefügt, um aus dem oben beschriebenen Grund die Dielektrizitätskonstante des Hartmasken-Materials weiter zu senken. Obwohl die relative Dielektrizitätskonstante ε von SiCN selbst, wie oben beschrieben, bei ungefähr 5,5 liegt, kann die Dielektrizitätskonstante ε auf ungefähr 5,1 gesenkt werden, sofern dem SiCN Bor hinzugefügt wird. Andere Gestaltungen stimmen mit denen in der oben beschriebenen ersten bevorzugten Ausführungsform überein.
  • Um Bor hinzuzufügen, kann zusätzlich zu SiH4 C2H4 und N2BF3 als Rohmaterial-Gas im BF3 im Verfahren der chemischen Dampfabscheidung während der Ausbildung der Isolationsschicht 208 aus SiCN, wie sie beispielsweise in 2(b) gezeigt ist, verwendet werden. Anstelle von BF3 kann B2F6 verwendet werden. Die Isolationsschicht ist folglich aus borhaltigem SiCN (SiBCN) ausgebildet.
  • Der Zusatz von Bor kann durch die Ionen-Implantation in die bereits abgeschiedene Isolationsschicht ausgeführt werden.
  • Die Veränderung der relativen Dielektrizitätskonstante wurde untersucht, während Bor zu SiN, SiC und SiCN hinzugefügt wurde. Die entsprechenden Ergebnisse sind in dem Schaubild der 7 gezeigt. Obwohl die relativen Dielektrizitätskonstanten ε von SiN, SiC und SiCN bei ungefähr 8,2 beziehungsweise 7,9 und 5,5 liegen, sind die relativen Dielektrizitätskonstanten ε von SiBN, SiBC und SiBCN, die durch Hinzufügen von Bor ausgebildet werden, auf etwa 5,9 beziehungsweise 5,5 und 5,1 vermindert, wie in 7 gezeigt.
  • [Andere bevorzugte Ausführungsformen]
  • Während die Hartmaske aus SiCN in den oben beschriebenen bevorzugten Ausführungsformen durch das Verfahren unter Verwendung von "SiH4 + C2H4 + N2" als Rohmaterial-Gase ausgebildet wurde, kann die Hartmaske durch ein Verfahren unter Verwendung anderer Rohmaterial-Gase ausgeformt werden.
  • Hartmasken aus SiCN wurden durch drei unterschiedliche Prozessarten (Rohmaterialien) A, B und C ausgebildet und der Unterschied zwischen den relativen Dielektrizitätskonstanten der Hartmasken aus SiCN wurde untersucht. Die entsprechenden Ergebnisse sind in dem Schaubild der 8 gezeigt. In diesem Fall verwendet das Verfahren A "SiH4 + (ein kohlenstoffhaltiges Rohmaterial-Gas) + (ein stickstoffhaltiges Rohmaterial-Gas)" als Rohmaterial-Gase, ähnlich dem oben beschriebenen Verfahren. In den Verfahren B und C, wird SiH4 im Verfahren A durch SiHx(CH3)y, beziehungsweise ein Alkoxysilan zur Verwendung als Rohmaterial-Gase ersetzt.
  • Bei dem kohlenstoffhaltigen Rohmaterial-Gas kann es sich neben dem oben beschriebenen C2H4 um CH4, C2H6, C3H8 oder C2H2 handeln. Bei dem stickstoffhaltigen Rohmaterial-Gas kann es sich neben dem oben beschriebenen N2 um NF3, N2O, NO2, N2O4, NO oder NH4 handeln.
  • Obwohl die relative Dielektrizitätskonstante ε in dem Verfahren A, das in der oben beschriebenen bevorzugten Ausführungsform verwendet wird, etwa 5,5 beträgt, sind die relativen Dielektrizitätskonstanten ε in den Verfahren B und C auf etwa 4,2 bis 4,3 vermindert, wie in 8 gezeigt. Dies bedeutet, dass gemäß der oben beschriebenen Verfahren B und C die relative Dielektrizitätskonstante im Vergleich zu der in der oben beschriebenen zweiten bevorzugten Ausführungsform, in der Bor hinzugefügt wird, weiter gesenkt werden kann.
  • Während das Plasma aus Sauerstoff-Gas zum Ätzen der fluorhaltigen Kohlenstoffschicht verwendet wurde, kann auch das Plasma eines Gasgemisches aus Wasserstoff-Gas, Argon-Gas und Stickstoff-Gas verwendet werden. In diesem Fall kann das Strömungsverhältnis von Argon-Gas zu dem Gasgemisch (Ar/(N2 + H2 + Ar)) im Wesentlichen bei etwa 0,7 bis etwa 0,8 liegen. Das Strömungsverhältnis von Wasserstoff-Gas zu Stickstoff-Gas (H2/(N2 + H2)) kann im Wesentlichen 0,2 bis 0,9 betragen. Das Vakuumniveau in der plasmaerzeugenden Atmosphäre kann bei ungefähr 5 m Torr bis ungefähr 15 m Torr liegen.
  • Wenn das Hartmasken-Material gleichzeitig mit der fluorhaltigen Kohlenstoffschicht ähnlich zur Verwendung von Sauerstoff-Gas bearbeitet wird, ist die Ätzrate (nm/Min.) des Hartmas ken-Materials aus SiCN auch in diesem Fall bei Weitem kleiner als die anderer Hartmasken-Materialien.
    Fluorhaltige Kohlenstoffschicht 1826
    SiN 58
    SiC 88
    SiO2 95
    SiCN 18
  • Das Merkmal der oben beschriebenen Verwendung von Wasserstoff-Gas für das Ätzen wird im Folgenden beschrieben. Wenn das Reaktivionen-Ätzen mit dem Plasma aus Wasserstoff-Gas, Argon-Gas und Stickstoff-Gas zum Ätzen der fluorhaltigen Kohlenstoffschicht verwendet wird, kann die Anisotropie des Ätzens höher liegen, als wenn Sauerstoff-Gas verwendet wird.
  • Dazu wird in Betracht gezogen, dass beim Erzeugen von Plasma in einem Trockenätzverfahren reaktive Ionen und Radikale als ätzaktive Spezien erzeugt werden. Bei einem Reaktivionen-Ätzen, wird ein elektrisches Feld hauptsächlich dazu verwendet, Reaktivionen zu einem zu ätzenden Objekt zu transportieren, wobei das Verfahren in einem vertikal hoch anisotropen Zustand ausgeführt wird.
  • Da jedoch Plasma in der Atmosphäre hergestellt wird, erreichen Radikale, die nicht von dem elektrischen Feld angezogen worden sind, schließlich das zu ätzende Objekt, um an der Ätzreaktion teilzuhaben. Falls die Ätzreaktion aufgrund der Radikale stattfindet, erfolgt ein Seitenätzen, durch das Gebiete unterhalb der Master-Schablone geätzt werden. In einem solchen Mechanismus haben beim Reaktivionen-Ätzen mit dem Plasma aus Sauerstoff-Gas die Sauerstoff-Radikale eine hohe Reaktivität gegenüber organischen Verbindungen, so dass die Sauerstoff-Radikale übermäßig an der Ätzreaktion teilnehmen und so die Steuerbarkeit der geätzten Form der fluorhaltigen Kohlenstoffschicht herabsetzen.
  • Andererseits werden die gegenüber der fluorhaltigen Kohlenstoffschicht ätzaktiven Spezien hauptsächlich zu reaktiven Wasserstoff-Ionen und -Radikalen, wenn das oben beschriebene Gasgemisch von Wasserstoff-Gas, Argon-Gas und Stickstoff-Gas verwendet wird. Allerdings weisen Wasserstoffradikale gegenüber organischen Verbindungen keine dermaßen hohe Re aktivität auf. Aus diesem Grund bestehen im Fall des Reaktivionen-Ätzens unter Verwendung des Gasgemisches die gegenüber der fluorhaltigen Kohlenstoffschicht ätzaktiven Spezien im Wesentlichen ausschließlich aus reaktiven Wasserstoffionen. Dies bedeutet, dass in diesem Fall das Ätzen kaum durch ungerichtete Radikale erfolgt.
  • Wenn das Gasgemisch aus Wasserstoff-Gas, Argon-Gas und Stickstoff-Gas verwendet wird, wird als Ergebnis eine größere Anisotropie erreicht, um das Seitenätzen und dergleichen zu verhindern, so dass die Verbesserung der Verfahrensgenauigkeit, beispielsweise der Richtungssteuerbarkeit, möglich wird.
  • Während die Auskerbung in den oben beschriebenen Ausführungsformen in der Zwischenschicht der fluorhaltigen Kohlenstoffschicht ausgebildet wurde, um mit der Verdrahtungsschicht ausgefüllt zu werden, sollte die vorliegende Offenbarung nicht darauf beschränkt werden. Zum Beispiel kann ein in 9 gezeigter Aufbau ausgebildet werden. In diesem Aufbau ist eine Hartmaske 702 aus SiCN auf einer dielektrischen Zwischenschicht 701 einer fluorhaltigen Kohlenstoffschicht und darauf wiederum eine Verdrahtungsschicht 703 ausgebildet. Die Verdrahtungsschicht 703 ist mit einer darunter liegenden Verdrahtungsschicht (nicht gezeigt) über eine in der dielektrischen Zwischenschicht 701 und der Hartmaske 702 ausgeformten Durchgangsöffnung verbunden.
  • Auf der Hartmaske 702 ist eine dielektrische Zwischenschicht 704 einer fluorhaltigen Kohlenstoffschicht ausgebildet, um die Verdrahtungsschicht 703 zu überdecken. Eine Hartmaske 705 aus SiCN ist auf der dielektrischen Zwischenschicht 704 ausgebildet und wiederum darauf eine Verdrahtungsschicht 706. Die Verdrahtungsschicht 706 ist mit einer darunter liegenden Verdrahtungsschicht 703 über eine in der dielektrischen Zwischenschicht 704 und der Hartmaske 705 ausgeformte Durchgangsöffnung verbunden.
  • In diesem Fall werden die Hartmasken 702 und 705 dazu verwendet, die Durchgangsöffnungen zur gegenseitigen Verbindung der Verdrahtungsschichten auszubilden. In diesem Fall wird deshalb ein Feinmusterungsverfahren für beispielsweise die Hartmaske 705 und die dielektrische Zwischenschicht 704 ausgeführt. Jedoch wird beispielsweise die Verdrahtungsschicht 706 durch Ausbilden einer Metallschicht auf der Hartmaske 705 und durch Feinmustern der Metallschicht mittels wohlbekannter Photolithographie- und Ätzmethoden ausgebildet.
  • Während die Verdrahtungsschicht in den oben beschriebenen Ausführungsformen aus Cu besteht, kann die Verdrahtungsschicht aus jedem anderen leitenden Material, beispielsweise aus Aluminium (Al), hergestellt sein.

Claims (2)

  1. Verfahren zum Herstellen einer Halbleitereinrichtung mit folgenden Verfahrensschritten: Ausbilden einer Verdrahtungsschicht (102) auf einem Halbleitersubstrat, auf dem ein aktiver Bereich ausgebildet ist; Ausbilden einer ersten Isolationsschicht (103), die Kohlenstoff enthält, auf der Verdrahtungsschicht; Ausbilden einer zweiten Isolationsschicht (105), die Silizium, Kohlenstoff und Stickstoff enthält, auf der ersten Isolationsschicht; selektives Ätzen der zweiten Isolationsschicht (105), bis die Oberfläche der ersten Isolationsschicht (103) teilweise freigelegt ist; selektives Ätzen der ersten Isolationsschicht (103) unter Verwendung der selektiv geätzten zweiten Isolationsschicht als eine Maske; und Ausbilden einer neuen Verdrahtungsschicht (104) auf der zweiten Isolationsschicht (105) und in den geätzten Teilen nach dem selektiven Ätzen der ersten Isolationsschicht (103); wobei der Schritt des selektiven Ätzens der zweiten Isolationsschicht (105) mit dem Plasma des Gases einer Verbindung, welche Kohlenstoff und Wasserstoff enthält, ausgeführt wird.
  2. Verfahren zum Herstellen einer Halbleitereinrichtung nach Anspruch 1 mit dem weiteren Schritt des Hinzufügens von Bor zu der zweiten Isolationsschicht (105).
DE60037395T 1999-03-09 2000-03-06 Herstellung eines halbleiter-bauelementes Expired - Lifetime DE60037395T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP6238199 1999-03-09
JP6238199 1999-03-09
PCT/JP2000/001321 WO2000054329A1 (fr) 1999-03-09 2000-03-06 Dispositif semi-conducteur et procede de fabrication correspondant

Publications (2)

Publication Number Publication Date
DE60037395D1 DE60037395D1 (de) 2008-01-24
DE60037395T2 true DE60037395T2 (de) 2008-11-27

Family

ID=13198495

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60037395T Expired - Lifetime DE60037395T2 (de) 1999-03-09 2000-03-06 Herstellung eines halbleiter-bauelementes

Country Status (6)

Country Link
US (2) US6764939B1 (de)
EP (1) EP1146555B1 (de)
KR (1) KR100407542B1 (de)
DE (1) DE60037395T2 (de)
TW (1) TW483027B (de)
WO (1) WO2000054329A1 (de)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8421158B2 (en) * 1998-12-21 2013-04-16 Megica Corporation Chip structure with a passive device and method for forming the same
US8021976B2 (en) 2002-10-15 2011-09-20 Megica Corporation Method of wire bonding over active area of a semiconductor circuit
US8178435B2 (en) 1998-12-21 2012-05-15 Megica Corporation High performance system-on-chip inductor using post passivation process
US6303423B1 (en) 1998-12-21 2001-10-16 Megic Corporation Method for forming high performance system-on-chip using post passivation process
US6468956B1 (en) * 2000-05-24 2002-10-22 Huish Detergents, Inc. Composition containing α-sulfofatty acid ester and hydrotrope and methods of making and using the same
US6429129B1 (en) * 2000-06-16 2002-08-06 Chartered Semiconductor Manufacturing Ltd. Method of using silicon rich carbide as a barrier material for fluorinated materials
EP1777739A3 (de) * 2000-09-11 2008-09-17 Tokyo Electron Limited Halbleiterbauelement und Herstellungsverfahren dafür
US6759275B1 (en) 2001-09-04 2004-07-06 Megic Corporation Method for making high-performance RF integrated circuits
EP1298176B1 (de) 2001-09-28 2007-01-03 JSR Corporation Gestapelte Schicht, isolierender Film und Substrate für Halbleiter
JP4015510B2 (ja) * 2002-09-09 2007-11-28 日本エー・エス・エム株式会社 半導体集積回路の多層配線用層間絶縁膜及びその製造方法
US6803660B1 (en) * 2003-01-29 2004-10-12 International Business Machines Corporation Patterning layers comprised of spin-on ceramic films
US7384727B2 (en) * 2003-06-26 2008-06-10 Micron Technology, Inc. Semiconductor processing patterning methods
JP4413556B2 (ja) * 2003-08-15 2010-02-10 東京エレクトロン株式会社 成膜方法、半導体装置の製造方法
US6969677B2 (en) * 2003-10-20 2005-11-29 Micron Technology, Inc. Methods of forming conductive metal silicides by reaction of metal with silicon
US7026243B2 (en) * 2003-10-20 2006-04-11 Micron Technology, Inc. Methods of forming conductive material silicides by reaction of metal with silicon
WO2005069367A1 (ja) * 2004-01-13 2005-07-28 Tokyo Electron Limited 半導体装置の製造方法および成膜システム
CN100433294C (zh) * 2004-01-13 2008-11-12 东京毅力科创株式会社 半导体装置的制造方法以及成膜系统
JP4715207B2 (ja) * 2004-01-13 2011-07-06 東京エレクトロン株式会社 半導体装置の製造方法及び成膜システム
US7153769B2 (en) * 2004-04-08 2006-12-26 Micron Technology, Inc. Methods of forming a reaction product and methods of forming a conductive metal silicide by reaction of metal with silicon
US7241705B2 (en) * 2004-09-01 2007-07-10 Micron Technology, Inc. Methods of forming conductive contacts to source/drain regions and methods of forming local interconnects
US7355282B2 (en) 2004-09-09 2008-04-08 Megica Corporation Post passivation interconnection process and structures
US8008775B2 (en) 2004-09-09 2011-08-30 Megica Corporation Post passivation interconnection structures
JP4258518B2 (ja) * 2005-03-09 2009-04-30 東京エレクトロン株式会社 成膜方法、成膜装置及び記憶媒体
US8384189B2 (en) 2005-03-29 2013-02-26 Megica Corporation High performance system-on-chip using post passivation process
WO2006137384A1 (ja) 2005-06-20 2006-12-28 Tohoku University 層間絶縁膜および配線構造と、それらの製造方法
TWI305951B (en) 2005-07-22 2009-02-01 Megica Corp Method for forming a double embossing structure
KR100724568B1 (ko) * 2005-10-12 2007-06-04 삼성전자주식회사 반도체 메모리 소자 및 그 제조방법
US20070139855A1 (en) * 2005-12-21 2007-06-21 Asml Netherlands B.V. Lithographic apparatus and method of manufacturing an electrostatic clamp for a lithographic apparatus
US7851351B2 (en) 2006-03-31 2010-12-14 Tokyo Electron Limited Manufacturing method for semiconductor devices with enhanced adhesivity and barrier properties
JP5119606B2 (ja) * 2006-03-31 2013-01-16 東京エレクトロン株式会社 半導体装置及び半導体装置の製造方法
JP5194393B2 (ja) * 2006-06-23 2013-05-08 東京エレクトロン株式会社 半導体装置の製造方法
KR100731496B1 (ko) * 2006-08-31 2007-06-21 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조방법
JP4929932B2 (ja) * 2006-09-01 2012-05-09 東京エレクトロン株式会社 成膜方法、成膜装置及び記憶媒体
JP4919871B2 (ja) * 2007-02-09 2012-04-18 東京エレクトロン株式会社 エッチング方法、半導体装置の製造方法および記憶媒体
US8021975B2 (en) * 2007-07-24 2011-09-20 Tokyo Electron Limited Plasma processing method for forming a film and an electronic component manufactured by the method
US8197913B2 (en) * 2007-07-25 2012-06-12 Tokyo Electron Limited Film forming method for a semiconductor
JP2010171064A (ja) * 2009-01-20 2010-08-05 Panasonic Corp 半導体装置及びその製造方法
CN109494192B (zh) 2017-09-11 2020-10-09 联华电子股份有限公司 半导体元件以及其制作方法
US12108593B2 (en) * 2021-12-06 2024-10-01 Changxin Memory Technologies, Inc. Method for preparing semiconductor structure using a first mask comprises a groove
US20240014039A1 (en) * 2022-07-11 2024-01-11 Applied Materials, Inc. Carbon hardmask opening using boron nitride mask

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4244799A (en) * 1978-09-11 1981-01-13 Bell Telephone Laboratories, Incorporated Fabrication of integrated circuits utilizing thick high-resolution patterns
JPH0992616A (ja) * 1995-07-18 1997-04-04 Canon Inc メンブレン及びマスク、これを用いた露光装置やデバイス生産方法
JP3323055B2 (ja) * 1996-04-03 2002-09-09 株式会社東芝 半導体装置およびその製造方法
JP3409984B2 (ja) 1996-11-14 2003-05-26 東京エレクトロン株式会社 半導体装置及び半導体装置の製造方法
JP3400918B2 (ja) * 1996-11-14 2003-04-28 東京エレクトロン株式会社 半導体装置の製造方法
US6100184A (en) * 1997-08-20 2000-08-08 Sematech, Inc. Method of making a dual damascene interconnect structure using low dielectric constant material for an inter-level dielectric layer
TW368741B (en) * 1998-02-26 1999-09-01 United Microelectronics Corp Manufacturing method for dual damascene
US6077789A (en) * 1998-07-14 2000-06-20 United Microelectronics Corp. Method for forming a passivation layer with planarization
JP3148183B2 (ja) * 1998-08-31 2001-03-19 日本電気株式会社 半導体装置の製造方法
US6251802B1 (en) * 1998-10-19 2001-06-26 Micron Technology, Inc. Methods of forming carbon-containing layers
US6211068B1 (en) * 1999-05-25 2001-04-03 United Microelectronics Corp. Dual damascene process for manufacturing interconnects
US6593653B2 (en) * 1999-09-30 2003-07-15 Novellus Systems, Inc. Low leakage current silicon carbonitride prepared using methane, ammonia and silane for copper diffusion barrier, etchstop and passivation applications
US6211061B1 (en) * 1999-10-29 2001-04-03 Taiwan Semiconductor Manufactuirng Company Dual damascene process for carbon-based low-K materials
US6774489B2 (en) * 2000-08-29 2004-08-10 Texas Instruments Incorporated Dielectric layer liner for an integrated circuit structure

Also Published As

Publication number Publication date
KR20020002390A (ko) 2002-01-09
EP1146555A1 (de) 2001-10-17
US6764939B1 (en) 2004-07-20
EP1146555B1 (de) 2007-12-12
DE60037395D1 (de) 2008-01-24
EP1146555A4 (de) 2004-12-29
KR100407542B1 (ko) 2003-11-28
WO2000054329A1 (fr) 2000-09-14
TW483027B (en) 2002-04-11
US20040219736A1 (en) 2004-11-04

Similar Documents

Publication Publication Date Title
DE60037395T2 (de) Herstellung eines halbleiter-bauelementes
DE69930839T2 (de) Herstellungsmethode für eine elekttronische anordnung mit organischen schichten
DE102008059650B4 (de) Verfahren zur Herstellung einer Mikrostruktur mit einer Metallisierungsstruktur mit selbstjustierten Luftspalten zwischen dichtliegenden Metallleitungen
DE69937807T2 (de) Entfernen von oxiden oder anderen reduzierbaren verunreinigungen mittels plasmabehandlung
DE102007004867B4 (de) Verfahren zum Erhöhen der Zuverlässigkeit von kupferbasierten Metallisierungsstrukturen in einem Mikrostrukturbauelement durch Anwenden von Aluminiumnitrid
DE102008016425B4 (de) Verfahren zur Strukturierung einer Metallisierungsschicht durch Verringerung der durch Lackentfernung hervorgerufenen Schäden des dielektrischen Materials
DE10250889B4 (de) Verbesserte SiC-Barrierenschicht für eine Kupfermetallisierungsschicht mit einem Dielektrikum mit kleinem ε und Verfahren zur Herstellung derselben
DE10319136B4 (de) Verfahren zur Herstellung einer Metallisierungsschicht mit einer mit Stickstoff angereicherten Barrierenschicht mit kleinem ε
DE102004037089A1 (de) Technik zur Herstellung einer Passivierungsschicht vor dem Abscheiden einer Barrierenschicht in einer Kupfermetallisierungsschicht
EP1678746A2 (de) Verfahren zum ausbilden eines dielektrikums auf einer kupferhaltigen metallisierung und kondensatoranordnung
DE2930292A1 (de) Aetzverfahren bei der herstellung eines gegenstandes
DE69015564T2 (de) Vollverdiefte verbindungsstruktur mit titanium/wolfram und selektivem cvd-wolfram.
DE10244570B4 (de) Liner-Schicht mit geringer Stufenüberdeckung zur Verbesserung des Kontaktwiderstands bei W-Kontakten
DE10238024B4 (de) Verfahren zur Integration von Luft als Dielektrikum in Halbleitervorrichtungen
DE102005057075A1 (de) Halbleiterbauelement mit einer Kupferlegierung als Barrierenschicht in einer Kupfermetallisierungsschicht
DE102009010844B4 (de) Bereitstellen eines verbesserten Elektromigrationsverhaltens und Verringern der Beeinträchtigung empfindlicher dielektrischer Materialien mit kleinem ε in Metallisierungssystemen von Halbleiterbauelementen
DE60005875T2 (de) Herstellungsverfahren für einen porösen Siliziumdioxid-Film
DE10260619B4 (de) Verfahren zur Herstellung einer Deckschicht mit antireflektierenden Eigenschaften auf einem Dielektrikum mit kleinem ε
DE60132707T2 (de) Niedrigtemperaturverfahren zur Unterdrückung von Hügeln in Verbindungsleitungen von integrierten Schaltkreisen
DE102008026211B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit Metallleitungen mit einer selektiv gebildeten dielektrischen Deckschicht
DE102004042168B4 (de) Halbleiterelement mit einem Metallisierungsschichtstapel mit kleinem ε mit erhöhter Widerstandsfähigkeit gegen Elektromigration und Verfahren zum Bilden des Halbleiterelements
DE69416808T2 (de) Verfahren zur Herstellung einer mehrschichtigen Halbleitervorrichtung
DE102005063129B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit Isolationsgraben mit reduzierter Seitenwandverspannung
DE102008044987A1 (de) Verringerung von Partikeln in PECVD-Prozessen zum Abscheiden eines Materials mit kleinem Epsilon unter Anwendung eines plasmaunterstützten Schritts nach der Abscheidung
DE102006041004B4 (de) Technik zum Reduzieren plasmainduzierter Ätzschäden während der Herstellung von Kontaktdurchführungen in Zwischenschichtdielektrika

Legal Events

Date Code Title Description
8364 No opposition during term of opposition