DE10238024B4 - Verfahren zur Integration von Luft als Dielektrikum in Halbleitervorrichtungen - Google Patents

Verfahren zur Integration von Luft als Dielektrikum in Halbleitervorrichtungen Download PDF

Info

Publication number
DE10238024B4
DE10238024B4 DE10238024A DE10238024A DE10238024B4 DE 10238024 B4 DE10238024 B4 DE 10238024B4 DE 10238024 A DE10238024 A DE 10238024A DE 10238024 A DE10238024 A DE 10238024A DE 10238024 B4 DE10238024 B4 DE 10238024B4
Authority
DE
Germany
Prior art keywords
dielectric
fluorine
layer
containing compound
atoms
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10238024A
Other languages
English (en)
Other versions
DE10238024A1 (de
Inventor
Recai Dr. Sezi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10238024A priority Critical patent/DE10238024B4/de
Priority to US10/631,587 priority patent/US7022582B2/en
Priority to TW092121309A priority patent/TWI237346B/zh
Priority to CNB03154813XA priority patent/CN1261997C/zh
Priority to KR1020030057479A priority patent/KR100589456B1/ko
Priority to JP2003296071A priority patent/JP4095941B2/ja
Publication of DE10238024A1 publication Critical patent/DE10238024A1/de
Application granted granted Critical
Publication of DE10238024B4 publication Critical patent/DE10238024B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/4763—Deposition of non-insulating, e.g. conductive -, resistive -, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H01L21/0212—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC the material being fluoro carbon compounds, e.g.(CFx) n, (CHxFy) n or polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers

Abstract

Verfahren zur Integration von Luft als Dielektrikum in Halbleitervorrichtungen, mit den Schritten:
a. Aufbringen einer Schicht eines zu strukturierenden Dielektrikums (2) aus Siliciumdioxid, Siliciumnitrid oder Siliciumoxynitrid auf ein Substrat (1);
b. Strukturieren der aufgebrachten Dielektrikum-Schicht (2);
c. Aufbringen eines Leitermetalls (3) auf die strukturierte Dielektrikum-Schicht (2) und Bilden einer gemeinsamen Oberfläche des Leitermetalls (3) und des Dielektrikums (2);
d. Aufbringen einer Schicht eines organischen Dielektrikums (4) auf die in Schritt c. hergestellte Schicht; und
e. Inkontaktbringen des so hergestellten beschichteten Substrats mit einer fluorhaltigen Verbindung, um eine Anordnung zu bilden, die zwischen Leiterstrukturen Luft als Dielektrikum aufweist und auf der Oberseite eine durchgehende Dielektrikum-Schicht (4) aufweist.

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zur Integration von Luft als Dielektrikum, in Halbleitervorrichtungen.
  • Das sogenannte Interconnect-Delay wird bei den zukünftigen Chipgenerationen ein gravierendes Problem sein. Durch die Einführung von Kupfer anstelle von Aluminium wurde zwar eine deutliche Verbesserung hinsichtlich der Signallaufzeit (bzw. des Anteiles von „R" beim sogenannten RC Delay; R = Resistance, C = Capacitance) erzielt, aber es fehlen noch praktizierbare Konzepte zur Verbesserung des Anteiles von „C". Die kapazitive Kopplung C der Leiterbahnen kann durch die Verringerung der Dielektrizitätskonstante des Dielektrikums, das sich zwischen den metallischen Leitern befindet, verringert werden. Durch die Verwendung des klassischen Dielektrikums Siliciumdioxid bzw. seiner fluorierten Varianten kann dieses Problem nicht gelöst werden, weil diese immer noch Dielektrizitätskonstanten haben, deren Werte über 3 liegen.
  • Seit einigen Jahren gibt es weltweite Aktivitäten zur Herstellung und Integration von sogenannten low k dielectrics, d.h. Dielektrika mit einer niedrigen Dielektrizitätskonstante (k < 3). Solche Dielektrika haben Dielektrizitätskonstanten zwischen 2,5 und 2,9, sind bereits ausgereift und eignen sich für den Einsatz ab der 0,13 μm Technologiegeneration. Beispiele hierzu sind Black DiamondR (Advanced Materials), Oxazole Dielectric OxD® (Infineon), oder auch SILKR (Dow Chemical). Die beiden letzteren, die auf organischen Polymeren. basieren, haben auch poröse Versionen, die noch in der Entwicklungsphase sind und k-Werte unterhalb von 2,2 erreichen. Außerdem gibt es zahlreiche weitere poröse anorganische Materialien wie z.B. LKD® von Fa. JSR oder XLK® von Fa. Dow Corning.
  • In WO 00/35 000 A1 ist ein Verfahren zur Herstellung von Halbleiterstrukturen, in dem sich Hohlräume befinden, welche Verbindungsleitungen und -stopfen umgeben, wobei die Hohlräume durch Entfernen eines elektrisch leitfähigen oder halbleitenden Füllmaterials gebildet werden.
  • In U.S. Patent Nr. 6,268,277 B1 ist ein Verfahren beschrieben, bei dem Halbleiterstrukturen mit Hohlräumen in Dielektrika gebildet werden. Dabei werden Kanäle, die mit Hohlräumen in Verbindung stehen, durch Abscheiden einer Schicht abgedeckt.
  • U.S. Patent Nr. 6,211,561 B1 beschreibt ein Verfahren zur Herstellung von Halbleiterstrukturen mit Hohlräumen, bei dem Luftspalten eingeätzt werden, die anschließend mit einer Schicht versiegelt werden.
  • WO 00/51177 A1 beschreibt die Bildung von Halbleiterstrukturen mit Lufträume zwischen Leiterbahnen. Die Lufträume werden durch Ätzen von Material durch Spalten gebildet.
  • U.S. Patentanmeldung 2002/0019125 A1 beschreibt die Verwendung von Stützelementen zur Stabilisierung von Hohlräumen in Halbleiterstrukturen.
  • U.S. Patent Nr. 6,165,890 A offenbart ein Verfahren zur Bildung von Spalten in festen Strukturen, insbesondere Halbleiterstrukturen, bei dem ein Polymer vom Norbornen-Typ thermisch zersetzt wird und so Hohlräume hinterlässt.
  • Bekanntlich hat Luft eine Dielektrizitätskonstante von 1 und bietet sich aus diesem Grund als das ideale Dielektrikum an. Aus diesem Grund gab es bisher mehrere Untersuchungen, um Luft als Dielektrikum einzusetzen (sogenannte Airgaps). Beispiel: Mark Lin, Mat. Res. Soc. Symp. Proc. Vol. 612 (2000), D.4.7.1 bis D.4.7.6. Die bisherigen Airgap-Konzepte sind jedoch entweder nicht auf alle Strukturgrößen verwendbar (d.h. stark vom Design abhängig) oder so aufwendig, daß sie nicht wirtschaftlich durchführbar sind.
    •
  • Es ist daher eine Aufgabe der vorliegenden Erfindung, ein Verfahren bereitzustellen, mit dem Luft als Dielektrikum auf einfache Weise in Halbleitervorrichtungen integriert werden kann.
  • Dies wird erfindungsgemäß durch ein Verfahren gemäß Anspruch 1 erreicht.
  • Das erfindungsgemäße Verfahren zur Integration von Luft als Dielektrikum in Halbleitervorrichtungen umfasst die folgenden Schritte:
    • a. Aufbringen einer Schicht eines zu strukturierenden Dielektrikums (2) aus Siliciumdioxid, Siliciumnitrid oder Siliciumoxynitrid auf ein Substrat (1);
    • b. Strukturieren der aufgebrachten Dielektrikum-Schicht (2);
    • c. Aufbringen eines Leitermetalls (3) auf die strukturierte Dielektrikum-Schicht (2) und Bilden einer gemeinsamen Oberfläche des Leitermetalls (3) und des Dielektrikums (2);
    • d. Aufbringen einer Schicht eines organischen Dielektrikums (4) auf die in Schritt c. hergestellte Schicht; und
    • e. Inkontaktbringen des so hergestellten beschichteten Substrats mit einer fluorhaltigen Verbindung, um eine Anordnung zu bilden, die zwischen Leiterstrukturen Luft als Dielektrikum aufweist und auf der Oberseite eine durchgehende Dielektrikum-Schicht (4) aufweist.
  • Auf diese Weise wird ein einfaches und hinsichtlich des Designs der Halbleitervorrichtung nicht eingeschränktes Verfahren bereitgestellt, mit dem Luftspalten als Dielektrikum erhalten werden können.
  • Durch das Inkontaktbringen mit einer fluorhaltigen Verbindung gemäß Schritt e. reagiert überraschenderweise das gemäß Schritt a. aufgebrachte Dielektrikum, insbesondere Siliciumdioxid, trotz der obenliegenden (organischen) Dielektrikum-Membran mit der fluorhaltigen Verbindung, und die Reaktionsprodukte diffundieren heraus, so daß ein Luftloch bzw. eine Luftspalte verbleibt. Überraschenderweise wird die Membran des organischen Dielektrikums durch dieses Verfahren nicht beschädigt.
  • Die fluorhaltige Verbindung zum Inkontaktbringen mit dem erfindungsgemäß vorbehandelten Halbleitersubstrat ist in einer bevorzugten Ausführungsform gasförmig, wobei als fluorhaltige Verbindung eine fluorhaltige Kohlenwasserstoffverbindung mit 1-4 C-Atomen, bevorzugt 1-2 C-Atomen, eine perfluorierte Kohlenwasserstoffverbindung mit 1-4 C-Atomen, bevorzugt 1-2 C-Atomen, eine fluorhaltige Stickstoffverbindung mit 1-2 N-Atomen, eine Fluor-Chlor-Kohlenstoffverbindung mit 1-4 C-Atomen, bevorzugt 1-2 C-Atomen und/oder HF, F2, BF3, PF3, ClF, ClF3, ClF5, XeF2, SF4, SO2F2, SF6 oder Gemische hiervon, vorteilhaft eingesetzt werden.
  • Beispiele für bevorzugte Kohlenwassertoffverbindungen mit 1-4 C-Atomen sind CH3F, CHF4 und/oder CH2F2.
  • Beispiele für bevorzugte fluorierte Kohlenwasserstoffverbindungen sind Verbindungen der allgemeinen Formel CnF2n+2 mit n = 1 – 4, bevorzugt n = 1 – 2, insbesondere CF4 oder C2F6. Die perfluorierten Kohlenwasserstoffverbindungen, insbesondere diejenigen der Formel CnF2n+2 mit n = 1 – 4, können bevorzugt jeweils bis zu 50% der F-Atome durch H und/oder Cl ersetzt sein. Beispiele für derartige bevorzugte Verbindungen sind C2H2F4 und/oder C2Cl2F4.
  • Ein Beispiel für eine bevorzugte fluorhaltige Stickstoffverbindung ist NF3.
  • Beispiele für bevorzugte Fluor-Chlor-Kohlenstoffverbindungen sind C2Cl3F3 oder C2Cl4F2.
  • Insbesondere sind die Verbindungen CF4, CHF3, C2F6 und/oder NF3 als gasförmige fluorhaltige Verbindungen bevorzugt. Die eingesetzten fluorhaltigen Verbindungen können erfindungsgemäß auch im Gemisch NH3, O2 oder H2O eingesetzt werden, solange diese keinen schädlichen Einfluss auf die Halbleiterstruktur aufweisen. Allgemein sind geeignete Gase insbesondere gasförmige C-F-, C-H-F- oder N-F-Gruppen aufweisende Verbindungen.
  • In einer weiteren bevorzugten Ausführungsform kann die fluorhaltige Verbindung auch in Lösung mit dem vorbehandelten Halbleitersubstrat in Kontakt gebracht werden. Hierbei liegt die fluorhaltige Verbindung bevorzugt als wässrige Lösung von HF, KF, NaF, LiF, NH4HF2, NH4F oder Gemischen hiervon vor.
  • Erfindungsgemäß erfolgt das Inkontaktbringen mit der fluorhaltigen gasförmigen Verbindung bei 20–200°C, bevorzugter 50–100°C. Die Behandlungszeit beträgt dabei vorzugsweise 5–60 Minuten, bevorzugter 10–30 Minuten. Das Inkontaktbringen mit der gasförmigen fluorhaltigen Verbindung erfolgt bevorzugt bei einem Druck von 1 bis 1000 mbar.
  • Bei Behandlung mit der fluorhaltigen Verbindung in Lösungsform ist eine Erwärmung auf 30–60°C bevorzugt.
  • Das zu strukturierende Dielektrikum gemäß Schritt a. ist Siliciumdioxid, Siliciumnitrid oder Siliciumoxynitrid.
  • Grundsätzlich sind erfindungsgemäß Substrate geeignet, die in der Halbleiterstruktur- bzw. Chipfertigung eingesetzt werden. Erfindungsgemäß bevorzugte Substrate sind Silicium, Germanium, mikroelektronisch prozessierte Si- oder Ge-Substrate, die auf ihrer Oberseite ein Dielektrikum aufweisen, Glas, Metall-Glas-Kombinationen; oder Si oder Ge mit elektrisch halbleitenden Polymeren wie dotierte oder undotierte Thiophene oder Arylene.
  • Das anfängliche Aufbringen des Dielektrikums, bevorzugt Siliciumdioxid, erfolgt mit einer Schichtdicke von bevorzugt 100–2000 nm nach herkömmlichen Verfahren.
  • Die Dielektrika können indirekt, d.h. mittels eines Hilfsresists, oder direkt strukturiert werden nach herkömmlichen Verfahren. Bei der direkten Strukturierung ist das Dielektrikum selbst photosensitiv (vgl. Beispiel 6). Die indirekte Strukturierung kann nicht nur mit einem silylierbaren, sondern auch mit einem siliciumhaltigen Resist erfolgen. Auch Mehrlagensystem (organisches Dielektrikum/Sperrschicht/normaler Photolack) sind geeignet. Als Sperrschicht eignen sich z.B. Siliciumdioxid oder sogenannte Spin-on-Glass-Materialien.
  • Als Leitermetall wird erfindungsgemäß bevorzugt Kupfer eingesetzt, ebenfalls bevorzugt sind beispielsweise Silber, Aluminium oder Legierungen von Al, Cu und Si.
  • Das Leitermetall kann mittels CVD (Chemical Vapour Deposition) oder PVD (Physical Vapour Deposition)-Technik aufgebracht werden. Wahlweise kann die Leitermetallschicht, insbesondere die Kupferschicht, galvanisch verstärkt werden, so daß sie die gewünschte Schichtdicke aufweist. Bevorzugt ist, daß die Leitermetallschicht überall mindestens die Schichtdicke des Dielektrikums aufweist.
  • Die gemäß Schritt c. mittels beispielsweise CVD-Technik aufgebrachte Kupferschicht bzw. Leitermetallschicht beträgt typischerweise 30–200 nm, die anschließend bis auf die Schichtdicke des Dielektrikums galvanisch verstärkt werden kann.
  • Es ist vorteilhaft, vor der CVD- oder PVD-Kupferabscheidung bzw. Leitermetallabscheidung eine Barriereschicht aufzubringen. Diese kann organischer oder anorganischer Natur sein. Geeignete Barriereschichtmaterialien sind Titan, Titannitrid, Tantal, Tantalnitrid, Wolframnitrid, Wolframcarbid, Siliciumcarbid, amorpher Kohlenstoff sowie Gemische oder Verbindungen dieser Materialien mit Sauerstoff, Kohlenstoff und/oder Wasserstoff, z.B. SiCN, SiOCN oder SiCH usw. Auch für die Aufbringung der Barriereschicht werden CVD- und PVD-Verfahren bevorzugt eingesetzt. Übliche Schichtdicken sind 5–50 nm.
  • Nach Aufbringen des Leitermetalls, insbesondere Kupfer, kann erfindungsgemäß eine Passivierung der Kupferbahnen erfolgen. Die Passivierung kann nach herkömmlichen Verfahren mittels beispielsweise e-less CoWP (d.h. einer mittels Electro-Plating aufgebrachten Schicht aus Cobalt, Wolfram und Phosphor), e-less CoP, Ru etc. oder durch selektiv abgeschiedenes mittels CVD aufgebrachtes W, WN oder WC erfolgen.
  • Eine Passivierung des Untergrundes bzw. der Seitenwände nach Strukturierung gemäß Schritt b. kann ebenfalls auf herkömmliche Weise erfolgen, beispielsweise durch Abscheidung einer Schicht von Titan, Titannitrid, Tantal, Tantalnitrid, Wolframnitrid, Wolframcarbid, Siliciumcarbid oder ähnlichen bekannten Barriereschichtmaterialien.
  • Vor oder nach Passivierung wird erfindungsgemäß bevorzugt die Leitermetallschicht bzw. Kupferschicht planarisiert, bevorzugt mittels CMP (chemisch mechanisches Polieren), wobei eine plane gemeinsame Oberfläche von Siliciumdioxid und Kupfer (bzw. Barriere über Kupfer) gebildet wird.
  • Gemäß Schritt d. wird eine Schicht eines organischen Dielektrikums auf die in Schritt c. hergestellte Schicht aufgebracht. Als organisches Dielektrikums können bevorzugt ein oder mehrere der nachfolgenden an sich bekannten Verbindungen verwendet werden: Polybenzoxazole (PBO), Polybenzimidazole, Polyimide (PI) und/oder deren Vorstufen, d.h. z.B. Polyhydroxyamide (PBO-Vorstufe) und/oder Polyamidocarbonsäuren (PI-Vorstufen) sowie Polychinoline, Polychinoxaline, Polyarylene wie Polyphenylene oder Polynaphthylene oder Polymere wie in WO 97/10193 A1 offenbart und beansprucht, d.h. Polymere aus ethinylaromatischen Verbindungen, Polyarylenether wie Polyphenylether, Polynaphthylether, einschließlich der in den Patenten US 5,115,082 und US 5,145,936 offenbarten und beanspruchten fluorierten Polyarylenether und Polynaphthylenether sowie die nicht fluorierten Homologen hiervon, wobei die genannten organischen Dielektrikum-Schichten jeweils Silicium-, Germanium-, Bor- oder Phosphorhaltige Metallorganyle enthalten können.
  • Ebenfalls bevorzugte organische Dielektrika sind photosensitive organische Dielektrika, insbesondere photosensitive Polyimide wie Pimel von Asahi Chemical oder Probimide von Arch Chemical, photosensitive Polybenzoxazole wie CRC von Sumitomo Bakelite oder photosensitives Benzocyclobuten von Dow Chemical.
  • Das organische Dielektrikum wird bevorzugt gelöst in einem geeigneten Lösungsmittel aufgebracht. Das Aufbringen erfolgt nach herkömmlichen Verfahren, bspw. Aufsprühen oder Spin-on-Verfahren. Bevorzugte Lösungsmittel sind Methoxypropylacetat, Ethoxypropylacetat, Ethoxypropylpropionat, N-Methylpyrrolidon, gamma-Butyrolacton, Cyclohexanon und/oder Cyclopentanon. An das Aufbringen schließt sich üblicherweise ein Trocknungsschritt und gegebenenfalls Temperungsschritt an, wobei der Temperungsschritt insbesondere durchgeführt wird, um Vorstufen in Endprodukte zu überführen.
  • Das Inkontaktbringen des beschichteten Substrats mit der fluorhaltigen Verbindung kann bevorzugt durch kontinuierliche Zufuhr eines fluorhaltigen Gases in eine Kammer, in der sich das beschichtete Substrat befindet, durchgeführt werden. Nach Entfernen des Substrats aus der Kammer verbleiben Kupferstrukturen bzw. Leitermetallstrukturen, die horizontal nur durch Luft voneinander getrennt sind und auf der Oberseite eine durchgehende Dielektrikum-Schicht (organisches Dielektrikum) aufweisen.
  • Durch die beschriebene Verfahrensweise wird ein Aufbau erreicht, der zwischen den Leiterstrukturen Luft als Dielektrikum aufweist. Somit erhält man einen k-Wert von nahezu 1, was das theoretische Limit ist.
  • Die Behandlung mit der fluorhaltigen Verbindung muß nicht nach jeder Lage bei der Halbleiterstrukturfertigung durchgeführt werden. Es ist vielmehr möglich und erfindungsgemäß bevorzugt, den Aufbau in mehreren Lagen mit Siliciumdioxid als Dielektrikum fertigzustellen und anschließend diese Struktur mit der fluorhaltigen Verbindung in Kontakt zu bringen. Dies stellt einen großen fertigungstechnischen Vorteil dar. Ein solcher Mehrschichtaufbau vor und nach erfindungsgemäßer Behandlung mit der fluorhaltigen Verbindung in gasförmiger oder flüssiger Form ist in 3 gezeigt. Das Verfahren ist auch nicht auf zwei Lagen beschränkt. Es können beliebig viele Lagen aufeinander gebracht und prozessiert werden. Es ist auch möglich, daß zuerst eine Lage mit Luft als Dielektrikum hergestellt wird und dann die weitere(n) Lage(n) darauf aufgebracht werden.
  • 1b–e (Erläuterung weiter unten) beschreiben einen herkömmlichen erfindungsgemäß einsetzbaren Damascene-Prozeß. Daneben kann erfindungsgemäß auch ein Dual Damascene-Prozeß verwendet werden.
  • Bei Strukturen mit größeren Abständen ist es erfindungsgemäß bevorzugt, Stützsäulen einzubauen, die keine elektrische Funktion haben, sondern nur als mechanische Träger dienen (vgl. 2).
  • Vorzugsweise kann am Chiprand ein rundum undurchlässiger Schutzring aus Metall- oder Barrierebahnen mindest 2 μm breit angebracht werden, um eine vom Chiprand ausgehende Beeinträchtigung im Chipinneren (Oxidation oder andere chemische Reaktionen) zu verhindern.
    •
  • Die vorliegende Erfindung wird im folgenden anhand von Ausführungsbeispielen näher beschrieben, die jedoch den durch die Ansprüche gegebenen Schutzumfang nicht beschränken sollen. Dabei wird auf die folgenden Figuren Bezug genommen.
  • 1 zeigt eine erfindungsgemäße Verfahrensführung des Verfahrens unter Einsatz des Damascene-Prozeß.
  • 1a zeigt ein Substrat. Dieses kann schon Metall- oder Dielektrikumstrukturen aufweisen. Auf dem Substrat kann sich auch eine Barriere oder ein organisches Dielektrikum befinden.
  • 1b zeigt das ein Substrat mit aufgebrachter Siliciumdioxidschicht.
  • 1c. zeigt schematisch den Zustand nach Strukturierung des Siliciumdioxids mit Hilfe üblicher Fotolacke.
  • 1d zeigt den Zustand nach Aufbringen von Kupfer, z.B. mittels CVD, PVD, Galvanik oder Kombinationen hiervon. Vor Kupfer kann ggf. eine Barriereschicht aufgebracht werden.
  • 1e zeigt den Zustand nach CMP.
  • 1f zeigt das aufgebrachte organische Dielektrikum nach Trocknen und ggf. Tempern.
  • 1g zeigt den Zustand nach erfindungsgemäßer Behandlung mit einer fluorhaltigen Verbindung. An den Stellen, wo sich zuvor Siliciumdioxid befand, sind nun Luftspalten.
  • 2 zeigt eine erfindungsgemäße Halbleiterstruktur mit einer Stützsäule in Bereichen mit großen Flächen bzw. Luftspalten.
  • 3 zeigt eine Halbleiterstruktur mit Mehrschichtaufbau vor (3a) und nach Behandlung mit der fluorhaltigen Verbindung in gasförmiger oder flüssiger Form (3b).
  • 4 zeigt eine Ausführungsform der vorliegenden Erfindung, bei der ein Kontaktloch hergestellt wird und eine Halbleiterstruktur weiter aufgebaut wird.
  • 4a Photostrukturierung des Resists.
  • 4b Ätzen des Dielektrikums mit Resist als Maske.
  • 4c Nach Strippen/Entfernen des Resists.
  • 4d Electroplating, d.h. Befüllen des Kontaktloch.
  • 4e Wiederholung der Schritte aus 1b bis 1f.
  • 4f Zustand nach erfindungsgemäßer Behandlung in einer beheizbaren Kammer.
  • 5 zeigt eine erfindungsgemäß behandelte Struktur nach Behandlung wie in 1, wobei als organisches Dielektrikum ein photosensitives organisches Dielektrikum verwendet wurde, in das Kontaktlöcher geätzt wurden und anschließend eine Behandlung mit einer fluorhaltigen Verbindung gemäß der vorliegenden Erfindung erfolgte.
  • Beispiele
  • Beispiel 1 Herstellung von Kupferstrukturen
  • Auf eine Siliciumscheibe 1 (Wafer) wird mittels CVD Technik eine Siliciumdioxidschicht 2 aufgebracht und diese Schicht mittels bekannter Resisttechnologie und Plasmaätzung strukturiert (1a–c). Die strukturierte Siliciumdioxidschicht hat eine Höhe von 800 nm. Auf diese Schicht wird mittels PVD (Gerät Applied Materials Endura) eine 40 nm dicke Schicht von Tantal abgeschieden und danach eine 70 nm dicke Schicht von Kupfer 3. Anschließend wird die Kupferschicht elektrolytisch (Gerät Semitool Equinox) auf 1000 nm verstärkt (1d). Dann werden zuerst Kupfer und danach Tantal chemisch mechanisch planarisiert (Gerät IPEC, Polishing Pad RODEL, Slurries CABOT), siehe 1e. Auf die planarisierte Oberfläche wird nun eine Polybenzoxazol-Vorstufe (Poly-ohydroxyamid) als organiches Dielektrikum 4, hergestellt entsprechend EP 0264678 A1 , Beispiel 1, aus einer Lösung in N-Methylpyrrolidon mittels Schleudertechnik aufgetragen und auf einer Heizplatte 2 Minuten bei 120°C getrocknet. Danach wird das beschichtete Substrat in einem Temperofen (unter Stickstoff) 60 Minuten bei 380°C getempert. Durch das Tempern wird die Vorstufe in das entsprechende Polybenzoxazol überführt. Die Schichtdicke des als Dielektrikum dienenden Polybenzoxazol-Films 4 beträgt 1400 nm. Als Gas beim Tempern kann auch ein Gemisch aus N2 und H2 verwendet werden (f). Das Substrat wird nun in eine beheizbare Kammer gebracht, die einen Gaseinlaß und -auslaß hat. Danach wird bei einer Temperatur von 80°C langsam Flußsäure HF durch die Kammer geleitet. Als Trägergas dient dabei Stickstoff, der durch konzentrierte Flußsäure (48 Gew.-%) gepumpt wird und diese in der Gasphase mitträgt. Nach 20 Minuten wird die Kammer mit reinem Stickstoff gespült und das Substrat aus der Kammer geholt. An Stelle von Siliciumoxid befindet sich jetzt nur noch Luft 5 zwischen den Leiterbahnen (1g). An Stelle von Tantal alleine können auch Titannitrid (20 nm) und Tantal gemeinsam als Barriere aufgebracht werden.
  • Beispiel 2 Mehrschichtaufbau
  • Hier wird als Substrat eine entsprechend Beispiel 1 hergestellte Struktur genommen, und zwar nach dem Tempern des organischen Dielektrikums (1f). Danach wird, genauso wie im Beispiel 1, nochmal mittels CVD Siliciumdioxid und Kupfer abgeschieden, galvanisch verstärkt und planarisiert. Anschließend wird erneut die Polybenzoxazol-Vorstufe aufgetragen und getempert (3a). Die Struktur wird nun in eine beheizbare Kammer gebracht und genauso behandelt wie in Beispiel 1. Dabei erhält man die Strukturen entsprechend 3b.
  • Das Verfahren ist nicht auf zwei Lagen beschränkt. Es können beliebig viele Lagen aufeinander gebracht und prozessiert werden. Es ist auch möglich, daß zuerst eine Lage mit Luft als Dielektrikum hergestellt wird und dann die weitere(n) Lage(n) darauf aufgebracht werden.
  • Beispiel 3 Herstellung eines Kontaktloches und weiterer Aufbau
  • Auf die entsprechend Beispiel 1 hergestellte Struktur mit obenliegendem organischen Dielektrikum wird ein silylierbarer Photoresist 6 gemäß EP 494383 A1 Beispiel 1 abgeschieden, durch eine Kontaktlochmaske belichtet, entwickelt und silyliert (4a). Anschließend wird das Dielektrikum in den Kontaktlöchern 100 Sekunden mittels Sauerstoffplasma geätzt (der Resist dient als Ätzmaske), so daß die Oberseite der Kupferbahn 3 freigelegt wird (4b). Zur Entfernung des oxidierten Kupfers an der Oberfläche wird weitere 20 Sekunden mit Argonplasma geätzt. Die restliche Resistschicht über dem Dielektrikum wird durch eine 2-minütige Behandlung mit N-Methylpyrrolidon entfernt (gestrippt) und das Substrat 60 Sekunden bei 120°C getrocknet (4c). Das Kontaktloch mit unten freigelegtem Kupfer wird nun galvanisch mit Kupfer 3 gefüllt (4d). Die auf diese Weise erhaltene Struktur wird dann, entsprechend Beispiel 1, um eine weitere Lage verstärkt (entsprechend 1b–f), so daß man die Struktur entsprechend 4e erhält. Nach der Gasbehandlung in der Kammer entsprechend Beispiel 1 erhält man 2 Lagen von Leiterbahnen mit Luft als Dielektrikum und mit einer Lage dazwischenliegender Kontaktlöcher (4f).
  • Beispiel 4 Herstellung von Kupferstrukturen
  • Hier wird genauso verfahren wie im Beispiel 1, jedoch mit folgenden Unterschieden: An Stelle einer Polybenzoxazol-Vorstufe wird ein kommerziell erhältliches Dielektrikum SILK® der Fa. Dow Chemical (siehe W097/10193A1) verwendet. Das Ergebnis ist das gleiche wie im Beispiel 1.
  • Beispiel 5 Herstellung eines Kontaktloches und weiterer Aufbau
  • Die Durchführung erfolgt genauso wie im Beispiel 3, mit dem Unterschied, daß hier das Dielektrikum vom Beispiel 4 verwendet wude. Das Ergebnis ist das gleiche wie im Beispiel 3.
  • Beispiel 6 Verwendung eines photosensitiven organischen Dielektrikums beim Aufbau
  • In diesem Beispiel werden die Schritte entsprechend den 1a–e genauso durchgeführt wie im Beispiel 1. Anschließend wird auf die planarisierte Oberfläche von Cu/SiO2 die Lösung einer photostrukturierbaren Polybenzoxazol-Vorstufe als photosensitives organisches Dielektrikum 7 entsprechend EP 0264678/Beispiel 2, aufgeschleudert, auf einer Heizplatte 100 Sekunden bei 110°C getrocknet und anschließend durch eine Kontaktlochmaske polychromatisch belichtet. Nach der 90 Sekunden Entwicklung mit dem AZ 303 Entwickler (1:6 mit Wasser verdünnt) und Tempern im Temperofen (unter Stickstoff, 60 Minuten bei 380°C) entsteht ein durchgehender Film des organischen Dielektrikums mit 1400 nm Dicke und Kontaktlöchern über den Bahnen aus Kupfer (4c). Das Substrat wird nun bei 60°C in eine methanolische Lösung von Ammoniumfluorid gebracht und für 25 Minuten unter schwachem Rühren mit der Lösung behandelt. Danach wird mit Methanol gespült und für 15 Minuten bei 150°C unter Stickstoff getrocknet. Nach dieser Behandlung befindet sich an Stelle von Siliciumoxid nur noch Luft zwischen den Leiterbahnen (siehe 5).
  • Beispiel 7
  • Die Durchführung erfolgt genauso wie im Beispiel 6, mit folgenden Unterschieden: Hier wurde als photosensitives Dielektrikum 7 das photosensitive Polyimid Pimel 7636 der Fa. Asahi verwendet. Hierzu wurde eine Negativmaske eingesetzt, weil das Polyimid – im Gegensatz zum o.g. Oxazol – negativ strukturierbar ist. Die Entwicklung erfolgte in einer Mischung (1:1 Volumen) aus gamma-Butyrolacton und Xylol. Das Ergebnis ist das gleiche wie im Beispiel 3.

Claims (21)

  1. Verfahren zur Integration von Luft als Dielektrikum in Halbleitervorrichtungen, mit den Schritten: a. Aufbringen einer Schicht eines zu strukturierenden Dielektrikums (2) aus Siliciumdioxid, Siliciumnitrid oder Siliciumoxynitrid auf ein Substrat (1); b. Strukturieren der aufgebrachten Dielektrikum-Schicht (2); c. Aufbringen eines Leitermetalls (3) auf die strukturierte Dielektrikum-Schicht (2) und Bilden einer gemeinsamen Oberfläche des Leitermetalls (3) und des Dielektrikums (2); d. Aufbringen einer Schicht eines organischen Dielektrikums (4) auf die in Schritt c. hergestellte Schicht; und e. Inkontaktbringen des so hergestellten beschichteten Substrats mit einer fluorhaltigen Verbindung, um eine Anordnung zu bilden, die zwischen Leiterstrukturen Luft als Dielektrikum aufweist und auf der Oberseite eine durchgehende Dielektrikum-Schicht (4) aufweist.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die fluorhaltige Verbindung gasförmig ist.
  3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die fluorhaltige Verbindung eine fluorhaltige Kohlenwasserstoffverbindung mit 1-4 C-Atomen, bevorzugt 1-2 C-Atomen, eine perfluorierte Kohlenwasserstoffverbindung mit 1-4 C-Atomen, bevorzugt 1-2 C-Atomen, eine fluorhaltige Stickstoffverbindung mit 1-2 N-Atomen, eine Fluor-Chlor-Kohlenstoffverbindung mit 1-4 C-Atomen, bevorzugt 1-2 C-Atomen und/oder HF, F2, BF3, PF3, ClF, ClF3, ClF5, XeF2, SF4, SO2F2, SF6 oder ein Gemisch hiervon ist.
  4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die fluorhaltige Verbindung eine oder mehrere der nachfolgenden Verbindungen ist: CF4, CHF3, CH3F, C2F6, CH2F2, C2H2F4, C2Cl2F4, C2Cl3F3, C2ClF5, C2Cl4F2 und/oder NF3.
  5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die fluorhaltige Verbindung im Gemisch mit NH3, O2 und/oder H2O vorliegt.
  6. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die fluorhaltige Verbindung in Form einer Lösung eingesetzt wird.
  7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß die fluorhaltige Verbindung als wässerige Lösung von HF, KF, NaF, LiF, NH4HF2 oder NH4F oder Gemischen hiervon vorliegt.
  8. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das Inkontaktbringen mit der fluorhaltigen gasförmigen Verbindung bei 20–200°C, bevorzugter bei 50–100°C, erfolgt.
  9. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das Inkontaktbringen mit der fluorhaltigen Verbindung für 5–60 min, bevorzugter 10–30 min, erfolgt.
  10. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das zu strukturierende Dielektrikum Siliciumdioxid ist.
  11. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das Substrat (1) aus der Gruppe ausgewählt ist, bestehend aus: Silicium, Germanium, mikroelektronisch prozessierte Si- oder Ge-Substrate; Glas, Metall-Glas-Kombinationen; oder Si oder Ge mit elektrisch halbleitenden Polymeren wie dotierte oder undotierte Thiophene oder Arylene.
  12. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß als Leitermetall (3) Kupfer, Silber, Aluminium oder Legierungen von Al, Cu und Si eingesetzt wird.
  13. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß als Leitermetall (3) Kupfer eingesetzt wird.
  14. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß als organisches Dielektrikum (4) ein oder mehrere der nachfolgenden Verbindungen verwendet werden: Polybenzoxazole (PBO), Polybenzimidazole, Polyimide (PI) und/oder deren Vorstufen, wie Polyhydroxyamide (PBO-Vorstufe) und/oder Polyamidocarbonsäuren (PI-Vorstufen) sowie Polychinoline, Polychinoxaline, Polyarylene wie Polyphenylene oder Polynaphthylene oder Vinylphosphinoxide, fluorierte oder unfluorierte Polyarylenether wie Polyphenylether, Polynaphthylether, wobei diese Verbindungen jeweils Silicium-, Germanium-, Bor- oder Phosphorhaltige Metallorganyle enthalten können.
  15. Verfahren nach einem der Ansprüche 1–14, dadurch gekennzeichnet, daß als organisches Dielektrikum (4) ein photosensitives Dielektrikum (7) wie photosensitives Polyimid, photosensitives Polybenzoxazol oder photosensitives Benzocyclobuten eingesetzt wird.
  16. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß nach Schritt c. eine Planarisierung erfolgt, bevorzugt mittels CMP.
  17. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Schritte a. bis d. mehrfach durchgeführt werden, bevor das Inkontaktbringen mit der fluorhaltigen Verbindung erfolgt, so daß ein mehrlagiger Aufbau mit der fluorhaltigen Verbindung in Kontakt gebracht wird.
  18. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß vor dem Aufbringen des Leitermetalls (3) eine Barriereschicht aufgebracht wird.
  19. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Barriereschicht aus einem oder mehreren der folgenden Materialien ist: Titan, Titannitrid, Tantal, Tantalnitrid, Wolframnitrid, Wolframcarbid, Siliciumcarbid, amorpher Kohlenstoff sowie Gemische oder Verbindungen dieser Materialien mit Sauerstoff, Kohlenstoff und/oder Wasserstoff, z.B. SiCN, SiOCN oder SiCH.
  20. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß vor Aufbringen des organischen Dielektrikums (4) die Oberfläche des Leitermetalls (3), bevorzugt Kupfer, passiviert wird.
  21. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß mechanische Stützelemente integriert werden, um die mechanische Festigkeit der Luft-Dielektrikum-Schicht zu erhöhen.
DE10238024A 2002-08-20 2002-08-20 Verfahren zur Integration von Luft als Dielektrikum in Halbleitervorrichtungen Expired - Fee Related DE10238024B4 (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE10238024A DE10238024B4 (de) 2002-08-20 2002-08-20 Verfahren zur Integration von Luft als Dielektrikum in Halbleitervorrichtungen
US10/631,587 US7022582B2 (en) 2002-08-20 2003-07-31 Microelectronic process and structure
TW092121309A TWI237346B (en) 2002-08-20 2003-08-04 Microelectronic process and structure
CNB03154813XA CN1261997C (zh) 2002-08-20 2003-08-19 微电子工艺和结构
KR1020030057479A KR100589456B1 (ko) 2002-08-20 2003-08-20 마이크로전자 구조물 및 그 제조방법
JP2003296071A JP4095941B2 (ja) 2002-08-20 2003-08-20 マイクロエレクトロニク方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10238024A DE10238024B4 (de) 2002-08-20 2002-08-20 Verfahren zur Integration von Luft als Dielektrikum in Halbleitervorrichtungen

Publications (2)

Publication Number Publication Date
DE10238024A1 DE10238024A1 (de) 2004-03-11
DE10238024B4 true DE10238024B4 (de) 2007-03-08

Family

ID=31501819

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10238024A Expired - Fee Related DE10238024B4 (de) 2002-08-20 2002-08-20 Verfahren zur Integration von Luft als Dielektrikum in Halbleitervorrichtungen

Country Status (6)

Country Link
US (1) US7022582B2 (de)
JP (1) JP4095941B2 (de)
KR (1) KR100589456B1 (de)
CN (1) CN1261997C (de)
DE (1) DE10238024B4 (de)
TW (1) TWI237346B (de)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100621621B1 (ko) 2003-12-19 2006-09-13 삼성전자주식회사 자기 정렬된 게이트 도전막을 구비하는 비휘발성 메모리장치 및 그 제조 방법
US7344972B2 (en) 2004-04-21 2008-03-18 Intel Corporation Photosensitive dielectric layer
WO2005114724A1 (ja) * 2004-05-21 2005-12-01 Jsr Corporation 積層体および半導体装置
US20060197183A1 (en) * 2005-03-01 2006-09-07 International Business Machines Corporation Improved mim capacitor structure and process
US7396757B2 (en) * 2006-07-11 2008-07-08 International Business Machines Corporation Interconnect structure with dielectric air gaps
KR100843233B1 (ko) * 2007-01-25 2008-07-03 삼성전자주식회사 배선층의 양측벽에 인접하여 에어갭을 갖는 반도체 소자 및그 제조방법
US8197913B2 (en) * 2007-07-25 2012-06-12 Tokyo Electron Limited Film forming method for a semiconductor
US20090093100A1 (en) * 2007-10-09 2009-04-09 Li-Qun Xia Method for forming an air gap in multilevel interconnect structure
US20090115060A1 (en) * 2007-11-01 2009-05-07 Infineon Technologies Ag Integrated circuit device and method
JP4423379B2 (ja) * 2008-03-25 2010-03-03 合同会社先端配線材料研究所 銅配線、半導体装置および銅配線の形成方法
US8765573B2 (en) 2010-09-20 2014-07-01 Applied Materials, Inc. Air gap formation
US8872349B2 (en) * 2012-09-11 2014-10-28 Intel Corporation Bridge interconnect with air gap in package assembly
US8921235B2 (en) * 2013-03-04 2014-12-30 Applied Materials, Inc. Controlled air gap formation
US11133461B2 (en) * 2014-09-26 2021-09-28 Intel Corporation Laminate diffusion barriers and related devices and methods
US10408752B2 (en) 2016-10-18 2019-09-10 National Taiwan University Plasmonic sensor
CN110797267A (zh) * 2019-11-12 2020-02-14 中南大学 一种倒装芯片封装中具有互连结构的底填方法
US11515154B2 (en) * 2020-10-27 2022-11-29 Applied Materials, Inc. Selective deposition of a passivation film
CN116159482B (zh) * 2023-03-13 2023-09-29 南通太洋高新材料科技有限公司 一种氟化物纯化装置及方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US515936A (en) * 1894-03-06 Fence-wire tightener
EP0264678A1 (de) * 1986-10-02 1988-04-27 Hoechst Celanese Corporation Polyamide mit Hexafluorisopropyliden-gruppen, diese enthaltende positiv arbeitende lichtempfindliche Gemische und damit hergestellte Aufzeichnungsmaterialien
US5115082A (en) * 1990-04-17 1992-05-19 Raychem Corporation Fluorinated poly(arylene ether)
EP0494383A1 (de) * 1990-12-20 1992-07-15 Siemens Aktiengesellschaft photoresist
WO1997010193A1 (en) * 1995-09-12 1997-03-20 The Dow Chemical Company Ethynyl substituted aromatic compounds, synthesis, polymers and uses thereof
WO2000035000A1 (en) * 1998-12-08 2000-06-15 Cvc Products, Inc. Ultra high-speed semiconductor integrated circuit interconnect structure and fabrication method using free-space dielectric
WO2000051177A1 (en) * 1999-02-26 2000-08-31 Advanced Micro Devices, Inc. Integrated circuit device with air dielectric
US6165890A (en) * 1997-01-21 2000-12-26 Georgia Tech Research Corporation Fabrication of a semiconductor device with air gaps for ultra-low capacitance interconnections
US6211561B1 (en) * 1998-11-16 2001-04-03 Conexant Systems, Inc. Interconnect structure and method employing air gaps between metal lines and between metal layers
US6268277B1 (en) * 1998-01-22 2001-07-31 Advanced Micro Devices, Inc. Method of producing air gap for reducing intralayer capacitance in metal layers in damascene metalization process and product resulting therefrom

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2617955B2 (ja) 1987-11-25 1997-06-11 株式会社日立製作所 半導体装置の製造方法
US6333556B1 (en) * 1997-10-09 2001-12-25 Micron Technology, Inc. Insulating materials
US6097092A (en) * 1998-04-22 2000-08-01 International Business Machines Corporation Freestanding multilayer IC wiring structure
JP3691982B2 (ja) 1999-03-12 2005-09-07 株式会社東芝 半導体装置の製造方法
US6413827B2 (en) * 2000-02-14 2002-07-02 Paul A. Farrar Low dielectric constant shallow trench isolation
US6265321B1 (en) * 2000-04-17 2001-07-24 Chartered Semiconductor Manufacturing Ltd. Air bridge process for forming air gaps
JP3415563B2 (ja) 2000-05-18 2003-06-09 松下電器産業株式会社 半導体装置の製造方法
US6690081B2 (en) * 2000-11-18 2004-02-10 Georgia Tech Research Corporation Compliant wafer-level packaging devices and methods of fabrication

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US515936A (en) * 1894-03-06 Fence-wire tightener
EP0264678A1 (de) * 1986-10-02 1988-04-27 Hoechst Celanese Corporation Polyamide mit Hexafluorisopropyliden-gruppen, diese enthaltende positiv arbeitende lichtempfindliche Gemische und damit hergestellte Aufzeichnungsmaterialien
US5115082A (en) * 1990-04-17 1992-05-19 Raychem Corporation Fluorinated poly(arylene ether)
EP0494383A1 (de) * 1990-12-20 1992-07-15 Siemens Aktiengesellschaft photoresist
WO1997010193A1 (en) * 1995-09-12 1997-03-20 The Dow Chemical Company Ethynyl substituted aromatic compounds, synthesis, polymers and uses thereof
US6165890A (en) * 1997-01-21 2000-12-26 Georgia Tech Research Corporation Fabrication of a semiconductor device with air gaps for ultra-low capacitance interconnections
US6268277B1 (en) * 1998-01-22 2001-07-31 Advanced Micro Devices, Inc. Method of producing air gap for reducing intralayer capacitance in metal layers in damascene metalization process and product resulting therefrom
US6211561B1 (en) * 1998-11-16 2001-04-03 Conexant Systems, Inc. Interconnect structure and method employing air gaps between metal lines and between metal layers
WO2000035000A1 (en) * 1998-12-08 2000-06-15 Cvc Products, Inc. Ultra high-speed semiconductor integrated circuit interconnect structure and fabrication method using free-space dielectric
WO2000051177A1 (en) * 1999-02-26 2000-08-31 Advanced Micro Devices, Inc. Integrated circuit device with air dielectric

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
LIN, Mark, in: Mat. Res. Soc. Symp. Proc. Vol. 612 (2000) *

Also Published As

Publication number Publication date
TWI237346B (en) 2005-08-01
JP4095941B2 (ja) 2008-06-04
DE10238024A1 (de) 2004-03-11
CN1261997C (zh) 2006-06-28
TW200406873A (en) 2004-05-01
CN1487579A (zh) 2004-04-07
US7022582B2 (en) 2006-04-04
US20040126957A1 (en) 2004-07-01
KR20040017785A (ko) 2004-02-27
JP2004165635A (ja) 2004-06-10
KR100589456B1 (ko) 2006-06-13

Similar Documents

Publication Publication Date Title
DE10238024B4 (de) Verfahren zur Integration von Luft als Dielektrikum in Halbleitervorrichtungen
DE102008059650B4 (de) Verfahren zur Herstellung einer Mikrostruktur mit einer Metallisierungsstruktur mit selbstjustierten Luftspalten zwischen dichtliegenden Metallleitungen
DE60037395T2 (de) Herstellung eines halbleiter-bauelementes
DE102015107271B4 (de) Zwei- oder mehrteilige Ätzstoppschicht in integrierten Schaltungen
DE102008016425B4 (de) Verfahren zur Strukturierung einer Metallisierungsschicht durch Verringerung der durch Lackentfernung hervorgerufenen Schäden des dielektrischen Materials
EP0008359B1 (de) Verfahren zum Herstellen einer Dünnfilmstruktur
DE69935100T2 (de) Verfahren zur Ätzung einer Metallisierung mittels einer harten Maske
DE102016100766A1 (de) Strukturierung von durchkontaktierungen durch mehrfachfotolithografie und mehrfachätzung
DE60127767T2 (de) Verfahren zur Herstellung von metallisierten Verbindungsstrukturen in einem integrierten Schaltkreis
WO2003038875A2 (de) Photolithographisches strukturierungsverfahren mit einer durch ein plasmaverfahren abgeschiedenen kohlenstoff-hartmaskenschicht mit diamantartiger härte
DE10319136A1 (de) Verbesserte mit Stickstoff angereicherte Barrierenschicht mit kleinem ε für eine Kupfermetallisierungsschicht
DE19626039C2 (de) Verfahren zum Herstellen einer Metalleitung
DE102009010844B4 (de) Bereitstellen eines verbesserten Elektromigrationsverhaltens und Verringern der Beeinträchtigung empfindlicher dielektrischer Materialien mit kleinem ε in Metallisierungssystemen von Halbleiterbauelementen
DE102004001853B3 (de) Verfahren zum Herstellen von Kontaktierungsanschlüssen
DE4218495A1 (de) Halbleiter-vorrichtung und verfahren zur herstellung dieser halbleiter-vorrichtung
DE102018126993B4 (de) Oberflächenänderungsschicht zum bilden eines leitenden merkmals
DE102019130124A1 (de) Funktionale komponente innerhalb einer verbindungsstruktur einer halbleitervorrichtung und verfahren zum bilden derselben
EP1118122B1 (de) Integrierte schaltungsanordnung und verfahren zu deren herstellung
DE102004042168B4 (de) Halbleiterelement mit einem Metallisierungsschichtstapel mit kleinem ε mit erhöhter Widerstandsfähigkeit gegen Elektromigration und Verfahren zum Bilden des Halbleiterelements
DE102008035815A1 (de) Verbessern der strukturellen Integrität und Definieren kritischer Abmessungen von Metallisierungssystemen von Halbleiterbauelementen unter Anwendung von ALD-Techniken
DE10085212B4 (de) Dielektrische Schicht, integrierte Schaltung und Verfahren zu deren Herstellung
DE69928146T2 (de) Metallisierungsstruktur auf einem fluorhaltigen Dielektrikum und Herstellungsverfahren dafür
DE102021114103A1 (de) Metallische hartmasken zum reduzieren der leitungskrümmung
DE60119350T2 (de) Methode zur Herstellung von Leiterbahnstrukturen
DE10142201A1 (de) Mittels einer gefrierenden Prozessflüssigkeit erzeugte Hohlräume mit Submikrometer-Strukturen in einer Halbleitereinrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee