DE69935100T2 - Verfahren zur Ätzung einer Metallisierung mittels einer harten Maske - Google Patents

Verfahren zur Ätzung einer Metallisierung mittels einer harten Maske Download PDF

Info

Publication number
DE69935100T2
DE69935100T2 DE69935100T DE69935100T DE69935100T2 DE 69935100 T2 DE69935100 T2 DE 69935100T2 DE 69935100 T DE69935100 T DE 69935100T DE 69935100 T DE69935100 T DE 69935100T DE 69935100 T2 DE69935100 T2 DE 69935100T2
Authority
DE
Germany
Prior art keywords
layer
etching
metallization
hard mask
photoresist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69935100T
Other languages
English (en)
Other versions
DE69935100D1 (de
Inventor
Martin Gutsche
Peter Glen Allen Strobl
Stephan Wege
Eike Lueken
Georg Poughkeepsie Stojakovic
Bruno Spuler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Original Assignee
Qimonda AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qimonda AG filed Critical Qimonda AG
Application granted granted Critical
Publication of DE69935100D1 publication Critical patent/DE69935100D1/de
Publication of DE69935100T2 publication Critical patent/DE69935100T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/18—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metallo-organic compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Description

  • ALLGEMEINER STAND DER TECHNIK
  • Die vorliegende Erfindung betrifft Techniken zum Ätzen durch eine Metallisierungsschicht auf einem Substrat. Die vorliegende Erfindung betrifft insbesondere Techniken zum Ätzen durch die Metallisierungsschicht unter gleichzeitiger Reduzierung der Korrosion aufgrund von Nebenprodukten, die während Metallisierungsätzprozessen nach dem Stand der Technik entstehen.
  • Bei der Herstellung von integrierten Halbleiterschaltungen (ICs) werden Metalleitungen oftmals als leitende Pfade zwischen den Bauelementen auf der integrierten Schaltung verwendet. Um die Metalleitungen und -strukturmerkmale auszubilden, wird in der Regel eine Metallschicht unstrukturiert auf der Oberfläche des Wafers abgeschieden. Unter Verwendung einer entsprechenden Fotolackmaske werden dann Abschnitte der Metallschicht weggeätzt, wodurch Metalleitungen und -strukturen zurückbleiben.
  • Mit zunehmender Dichte der integrierten Schaltungen und abnehmender Strukturgröße wurde eine Vielfalt von Techniken entwickelt, um die ständing schrumpfenden Strukturen der integrierten Schaltung korrekt zu ätzen. Eine dieser Techniken beinhaltet das plasmaverstärkte Ätzen. Zur Erleichterung der Erörterung zeigt 1 eine auf einem Substrat 104 angeordnete Metallschicht 102. Das Substrat 104 kann den Wafer selbst oder, was üblicher ist, eine Schicht darstellen, auf der die Metallschicht 102 angeordnet ist, wie etwa eine Oxidschicht. Bei dem Beispiel gemäß 1 enthält die Metallschicht 102 eine Barrierenschicht 106, die in der Regel aus einem Material wie etwa Titan ausgebildete ist. In einigen Fällen kann die Barrierenschicht 106 eine Verbundschicht sein, die ein über einer Titanschicht liegendes Titannitrid (TiN) enthält. Die Metallschicht 108 wird in der Regel aus Aluminium oder einer seiner Legierungen wie etwa Aluminium/Kupfer oder Aluminium/Kupfer/Silizium gebildet. Zwischen der Metallschicht 108 und der Fotolackmaske 110 ist eine Barrieren-/ARC-(Antireflexbeschichtung)-Schicht 112 angeordnet. Die Barrieren-/ARC-Schicht 112 kann beispielsweise eine darüber liegende Antireflexbeschichtung enthalten, die organisch oder anorganisch sein kann. Ein Fachmann weiß, daß die Antireflexbeschichtungsschicht in erster Linie für Zwecke der Lithographie vorgesehen ist. Eine Barrierenschicht aus Titan und/oder Titannitrid kann unter der oben erwähnten Antireflexbeschichtungsschicht angeordnet sein. Obwohl die Metallschicht 102 so dargestellt ist, daß sie die Barrieren-/ARC-Schicht 112, die Metallschicht 108 und die Barrierenschicht 106 enthält, würde der Fachmann ohne weiteres erkennen, daß sowohl die Barrieren-/ARC-Schicht 112 als auch die Barrierenschicht 106 optional sind und eine oder beide in einigen ICs entfallen können.
  • Die Fotolackmaske 110 stellt einen Abschnitt der Fotolackmaske dar, der unter Verwendung eines entsprechenden Fotolackprozesses ausgebildet worden ist. Während des Ätzens der Metallschicht 102 schützt die Fotolackmaske 110 die unter den Fotolackstrukturen angeordneten Abschnitte der Metallschicht 102, wodurch aus der Barunterliegenden Metallschicht Strukturen ausgebildet werden. Beispielsweise erzeugt das Ätzen der Metallschicht 102 eine Leitung, die senkrecht zu der Seite angeordnet ist, auf der 1 dargestellt ist.
  • In 2 ist das Ätzen abgeschlossen und Abschnitte der Metallschicht 102, die von den Fotolackstrukturen nicht geschützt sind, sind entfernt. Das Ätzen einer aluminiumhaltigen Metallschicht erfolgt in der Regel in einem Plasmareaktor unter Verwendung beispielsweise von Ätzquellgasen wie etwa Cl2/BCl3, Cl2/HCl, Cl2/N2 und dergleichen. Das Ätzen kann beispielsweise durch einen plasmaverstärkten Prozeß erfolgen, der als reaktives Ionenätzen (RIE) bekannt ist. In 2 sind Polymerseitenwände 202(a) und 202(b) dargestellt, die die vertikalen Oberflächen des Metallstrukturmerkmals 204 bedecken. In der Regel enthalten die Polymerseitenwände organische Materialien wie etwa gesputterten Fotolack von der Fotolackmaske 110, wieder aufgesputtertes Material von den Metallisierungsschichten (wie etwa Aluminium, Titan und dergleichen), von der darunterliegenden Schicht (wie etwa vom Substrat 104) gesputtertes Material und eine nichttriviale Menge an Chlor- und/oder chlorhaltigen Verbindungen aus dem Ätzquellgas. Wie hier weiter unten erörtert wird, müssen die Polymerseitenwände als Teil der Nachmetallisierungsbearbeitungsschritte entfernt werden.
  • In 3 ist die Fotolackmaske entfernt. Bei einem typischen plasmaverstärkten Prozeß kann das Entfernen der Fotolackmaske durch Ablösen des Fotolackmaterials in einem nachgeordneten Ascheplasmareaktor (ash plasma reactor) erfolgen, wobei beispielsweise O2/H2O-Dampf oder O2 als Veraschungsmaterial verwendet wird. Wie dies in der Regel der Fall ist, entfernt der Fotolackablöseprozeß, wenn überhaupt, dann sehr wenig der Seitenwandpolymere. Folglich bleiben die Polymerseitenwände nach dem Fotolackablöseprozeß zurück und müssen in einem nachfolgenden Prozeßschritt entfernt werden. Das vollständige Entfernen der Polymerseitenwände ist höchst wünschenswert, denn, wenn das Seitenwandpolymer an der Metallinie angebracht bleibt, kann das darin enthaltene Chlor mit Feuchtigkeit der Umgebung unter Entstehung korrodierender Säuren, die die Metalleitun gen angreifen, reagieren. Wie der Fachmann erkennt, ändert eine Korrosion der Metalleitungen die elektrischen Charakteristiken von Metalleitungen, wobei zum Beispiel ihr spezifischer Widerstand erhöht wird. In einigen Fällen kann die Korrosion schwerwiegend genug sein, um den leitenden Pfad zu durchtrennen, wodurch dort ein offener Kreis entstehen kann, wo keiner beabsichtigt ist.
  • Wie erwähnt wird im Stand der Technik in der Regel ein separater Prozeß benötigt, um die Polymerseitenwände zu entfernen, die nach dem Fotolackablöseprozeß zurückbleiben. Im Stand der Technik erfolgt das Polymerseitenwandentfernen in der Regel durch einen Naßätzprozeß, da es sich herausgestellt hat, daß das plasmaverstärkte Ätzen beim Entfernen des abgeschiedenen Polymers relativ ineffizient ist. Dem Naßätzen kann ein Prozeß mit passivierendem Plasma und/oder ein Prozeß mit Spülen mit entionisiertem Wasser vorausgehen. Der Naßätzprozeß verwendet in der Regel ein geeignetes Naßätzmittel wie etwa Chrom-/Phosphorsäure, verdünntes Schwefelperoxid, organische Lösemittel EKC265 von EKC Technology, Inc. in Hayward, Kalifornien, USA, oder ACT935 von Ashland Chemical Company in Columbus, Ohio, USA. 4 zeigt die Metallisierungsstruktur von 3, nachdem das Naßätzen ausgeführt worden ist, um die Polymerseitenwände zu entfernen.
  • Wenngleich der Naßätzprozeß seinen Zweck, die Polymerseitenwand zu entfernen, erreicht, gibt es Nachteile. Beispielsweise verwendet der Naßätzprozeß in der Regel korrodierende Chemikalien, die in der Regel keine hohe Selektivität gegenüber Aluminium aufweisen. Wenn der Naßätzprozeß nicht sorgfältig gesteuert wird, kann das Naßätzmittel die Aluminiumleitungen insbesondere an der Grenzfläche mit der oberen und/oder unteren Barrieren schicht oder an der Grenzfläche zwischen einer Aluminiumleitung und einem darunterliegenden Wolframzapfen (tungsten stud) angreifen. Die den Zapfen betreffende Korrosion ist besonders schwerwiegend, wenn ein Zapfen vorhanden ist, der auf die Metalleitung fehlausgerichtet ist (z.B. aufgrund einer Herstellungstoleranz) und deshalb von einer Metalleitung nicht vollständig bedeckt wird. Andererseits muß das Naßätzen ausreichend ablaufen können, so daß im wesentlichen alle Seitenwandpolymere entfernt werden, damit das oben erwähnte Korrosionsproblem verhindert wird. Wegen des relativ schmalen Prozeßfensters stellt der Einsatz des Naßätzprozesses, um die Polymerseitenwände zu entfernen, für die Prozeßingenieure viele Herausforderungen dar.
  • Die GB 2 286 721 A beschreibt ein Verfahren zum Herstellen eines Halbleiterbauelements, wobei das Verfahren einen schützenden Film nutzt, der von der Seitenoberfläche einer leitenden Struktur durch Gasplasmaätzen entfernt wird, ohne daß die leitende Struktur der Luft ausgesetzt wird.
  • Die US 5,211,804 beschreibt ein Verfahren zum Trockenätzen eines Halbleiterbauelements, wobei der Metallfilm des Halbleiterbauelements geätzt werden kann, ohne daß es hinterschnitten wird und Reste entstehen.
  • KURZE DARSTELLUNG DER ERFINDUNG
  • Die Erfindung wie in Anspruch 1 definiert, betrifft ein Verfahren zum Bereitstellen von Metalleitungen, die aus einer Metallisierungsschicht geätzt sind, die über einem Substrat angeordnet ist. Das Verfahren beinhaltet das Bereitstellen des Substrats mit der Metallisierungsschicht darauf. Die Metallisierungsschicht enthält mindestens zwei Schichten mit verschiedenen elekt rochemischen Eigenschaften. Das Verfahren beinhaltet zusätzlich das Ausbilden einer Hartmaskenschicht über der Metallisierungsschicht und das Bereitstellen einer Fotolackmaske über der Hartmaskenschicht. Zudem ist enthalten die Verwendung der Fotolackmaske, um eine Hartmaske aus der Hartmaskenschicht auszubilden. Die Hartmaske weist darin Strukturen auf, die konfiguriert sind, um bei einem nachfolgenden plasmaverstärkten Metallisierungsätzen die Metalleitungen auszubilden. Das Verfahren beinhaltet außerdem das Entfernen der Fotolackmaske und das Durchführen des plasmaverstärkten Metallisierungsätzens unter Verwendung der Hartmaske und eines Ätzmittelquellgases, das Cl2 und mindestens eine passivierungsbildende Chemikalie enthält, wobei das plasmaverstärkte Metallisierungsätzen ohne Verwendung von Fotolack durchgeführt wird, und zwar zum Reduzieren von fotolackbasierter Polymerabscheidung während des plasmaverstärkten Metallisierungsätzens. Das Verfahren beinhaltet zusätzlich das Durchführen einer Naßätzung zum Entfernen von während des plasmaverstärkten Metallisierungsätzens ausgebildeten Polymerseitenwänden. Das Naßätzen wird durchgeführt, während die Hartmaske über den Metalleitungen angeordnet ist, um die Korrosion aufgrund einer Elektrolysereaktion zwischen den mindestens zwei Metallschichten während des Naßätzens zu reduzieren.
  • Die Erfindung wie in Anspruch 5 definiert betrifft außerdem ein Verfahren zum Bereitstellen von Metallstrukturen in einer Metallisierungsschicht. Die Naßreinigung wird durchgeführt, um wenigstens eines von Seitenwandpassivierung oder Polymerabscheidung an vertikalen Oberflächen der geätzten Metallstrukturen zu entfernen. Das Verfahren beinhaltet das Bereitstellen einer Hartmaske über der Metallisierungsschicht. Das Verfahren beinhaltet außerdem das Ätzen der Metallisie rungsschicht in einer Plasmabearbeitungskammer unter Verwendung der Hartmaske. Das Ätzen bildet die geätzten Metallstrukturen aus. Das Verfahren beinhaltet zusätzlich das Durchführen der Naßreinigung ohne Entfernen der Hartmaske, wobei die Hartmaske obere Oberflächen der geätzten Metallstrukturmerkmale kappt, um eine Exposition der geätzten Metallstrukturen gegenüber einer bei dem Naßätzen verwendeten Naßätzlösung zu reduzieren.
  • Diese und weitere Merkmale der vorliegenden Erfindung werden unten in der ausführlichen Beschreibung der Erfindung und in Verbindung mit den folgenden Figuren ausführlicher beschrieben.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die vorliegende Erfindung läßt sich ohne weiteres an Hand der folgenden ausführlichen Beschreibung in Verbindung mit den beiliegenden Zeichnungen verstehen, in denen gleiche Bezugsziffern gleiche strukturelle Elemente bezeichnen.
  • 1 zeigt eine Metallschicht, die auf einem Substrat angeordnet ist, einschließlich der über der Metallschicht zum Metallisierungsätzen angeordneten Fotolackmaske.
  • 2 zeigt das Substrat von 1 nach dem Ätzen der Metallisierungsschicht.
  • 3 zeigt das Substrat von 2 nach dem Entfernen der Fotolackmaske.
  • 4 zeigt das Metallisierungsstrukturmerkmal von 3, nachdem das Naßätzen durchgeführt worden ist, um die Polymerseitenwände zu entfernen.
  • 5 zeigt eine Metallschicht, die auf einem Substrat angeordnet ist, einschließlich einer Hartmaskenschicht und einer Fotolackmaske, die über der Metallschicht angeordnet sind, um das Metallisierungsätzen zu erleichtern.
  • 6 zeigt das Substrat von 5, einschließlich einer Hartmaske, die aus der Hartmaskenschicht geätzt worden ist.
  • 7 zeigt das Substrat von 6, einschließlich der Hartmaske, nachdem die Fotolackmaske entfernt worden ist.
  • 8 zeigt das Metallisierungsstrukturmerkmal von 7, nachdem das Metallisierungsätzen durchgeführt worden ist.
  • AUSFÜHRLICHE BESCHREIBUNG DER ERFINDUNG
  • Die vorliegende Erfindung wird nun unter Bezugnahme auf einige wenige bevorzugte Ausführungsformen, die in den beiliegenden Zeichnungen dargestellt sind, ausführlich beschrieben. In der folgenden Beschreibung sind zahlreiche spezifische Details dargelegt, um ein eingehendes Verständnis der vorliegenden Erfindung zu vermitteln. Dem Fachmann ist jedoch klar, daß die vorliegende Erfindung ohne einige oder alle dieser spezifischen Details angewendet werden kann. In anderen Fällen sind wohlbekannte Strukturen und/oder Prozeßschritte nicht ausführlich beschrieben worden, um die vorliegende Erfindung nicht unnötigerweise zu verschleiern.
  • Es wird eine verbesserte Metallisierungsätztechnik beschrieben, die die fotolackbasierte Polymerabscheidung auf Metalleitungen während des plasmaverstärkten Metallisierungsätzens im wesentlichen eliminiert. Im Gegensatz zu anderen plasmaverstärkten Metallisierungsätztechniken nach dem Stand der Technik, bei denen in der Regel eine Fotolackmaske verwendet wird, um während des Metallätzens die Metalleitungen zu definieren, verwendet das beschriebene Verfahren vorteilhafterweise eine plasmaverstärkte Ätztechnik, bei der stattdessen eine Hartmaske eingesetzt wird, um die Polymerabscheidung aufgrund von Fotolackfragmenten zu eliminieren. Wichtig ist, daß das Ätzmittelquellgas so ausgewählt wird, daß es mindestens ein seitenwandpassivierendes Mittel enthält, um das anisotrope Ätzen zu erleichtern und das Seitenwandprofil beizubehalten. Das seitenwandpassivierende Mittel wird bereitgestellt, um eine Seitenwandpassivierung zu erzeugen, um die Polymerabscheidung zu kompensieren, die gleichzeitig mit der Eliminierung der Fotolackmaske während des Metallisierungsätzens eliminiert wird. Da das Volumen des seitenwandpassivierenden Mittels in einem typischen herkömmlichen Plasmaätzgerät fein gesteuert werden kann, wird es möglich, den Prozeß derart fein abzustimmen, daß das Ausmaß an Seitenwandpassivierung minimiert wird, während immer noch die Seitenwandprofilanforderungen erfüllt werden. Somit kann die Naßätzanforderung reduziert oder ganz eliminiert werden, was die Exposition der feinen geätzten Metallstrukturen gegenüber der korrodierenden Naßätzlösung begrenzt oder sogar die Notwendigkeit für eine Naßreinigung eliminiert.
  • In dem Ausmaß, in dem ein reduzierter Naßätzprozeß wünschenswert ist, um eine etwaige Seitenwandpassivierung zu beseitigen, die möglicherweise nach dem Metallätzen zurückbleibt, dient die Erfindung in nicht naheliegender Weise auch zum Reduzieren von Korrosion während des Naßätzprozesses im Vergleich zu herkömmlichen Verfahren. Denn wenn die Metallisierungsschicht aus zwei oder mehr Schichten aus ungleichen Metallen ausgebildet ist, wie dies oftmals der Fall ist, führt das Vorliegen von ungleichen Metallen in der Naßätzlösung oftmals zu einer verstärkten Korrosion aufgrund elektrochemischer Reaktionen. Gemäß einem besonders vorteilhaften Aspekt der vorliegenden Erfindung wird die Hartmaske während des Naßätzens auf den Metalleitungen belassen, um die Metalleitungen zu "kappen", und reduziert ihre Exposition gegenüber dem korrodierenden Naßätzen. Durch "Kappen" der Metalleitungen während des Naßätzprozesses wird ein kleinerer Flächeninhalt einer der Metallschichten der Naßätzlösung ausgesetzt, wodurch Korrosion auf nicht naheliegende Weise im Vergleich zu herkömmlichen Verfahren reduziert wird.
  • Gemäß einem vorteilhaften Beispiel ist die Hartmaske aus einem Material ausgebildet, das auch als Teil der isolierenden dielektrischen Schicht dient, die nachfolgend über den geätzten Metalleitungen abgeschieden wird. Nach dem Ätzen besteht somit kein Bedarf, die Hartmaske zu entfernen. Statt dessen kann die Hartmaske an ihrem Platz gelassen werden, um Teil der isolierenden dielektrischen Schicht zu sein, die danach auf den Metalleitungen abgeschieden werden kann. Wenn die nachfolgend abgeschiedene Schicht später bis auf die Metalleitungen heruntergeätzt werden soll, wird das Hartmaskenmaterial bevorzugt so gewählt, daß es vorteilhafterweise zusammen mit dem nachfolgend abgeschiedenen dielektrischen Material in einem einzelnen Ätzschritt geätzt werden kann. Auf diese Weise kann man die mit einer Polymerabscheidung auf Basis von reduziertem Fotolack verbundenen Vorteile erreichen, ohne daß nach dem Metallisierungsätzen ein separater Hartmaskenentfernungsschritt erforderlich ist. Dies ist insbesondere wichtig für IC-Hersteller, da Metalleitungen oftmals in Mehrfachmetallprozessen mit einer Schicht aus isolierendem Material bedeckt werden.
  • Zur Erleichterung der Erörterung der Merkmale und Vorteile der Erfindung ist in den 5-8 ein spezifisches Beispiel der erfindungsgemäßen plasmaverstärkten Metallisierungsätztechnik ohne Fotolack dargestellt. In 5 ist eine Metallschicht 502 dargestellt, die über einem Substrat 104 angeordnet ist. In dem spezifischen Beispiel enthält die Metallschicht 502 drei getrennte Schichten: eine Barrierenschicht 504, eine Metallschicht 506 und eine Barrieren-/Antireflexbeschichtung-(ARC)-Schicht 508. Der Fachmann würde ohne weiteres erkennen, daß die Barrierenschicht 504 und die Barrieren-/ARC-Schicht 508 optional sind und möglicherweise nicht in jedem Fall erforderlich sind, was von der spezifischen Wahl der Materialien für die Metallschicht 502 und/oder die Schichten, die sich neben der Metallschicht 502 befinden, abhängt.
  • Unter Bezugnahme auf 5 umfaßt die Barrierenschicht 504 eine über einer Ti-Schicht liegende Schicht aus TiN. Die Metallschicht 506 ist eine aluminiumhaltige Schicht, die bevorzugt aus Aluminium oder einer der Aluminiumlegierungen wie etwa Al/Cu oder Al/Cu/Si ausgebildet ist. Die Barrieren-/ARC-Schicht 508 umfaßt auch eine über einer Ti-Schicht liegende Schicht aus TiN. Um das Ätzen durch die Metallschicht zu erleichtern, kann bei einem Beispiel eine Hartmaskenschicht 510 aus einem Hartmaskenmaterial wie etwa SiON, Oxid, SiN, FOX, oder einer beliebigen Kombination hieraus, bestehen. Bei einer besonders vorteilhaften Ausführungsform ist das Hartmaskenmaterial SiON, so daß der Einsatz von Tief- UV-Lithographie möglich ist, ohne daß eine zusätzliche organische ARC-Schicht erforderlich ist.
  • In einer typischen Situation ist eine organische ARC-Schicht zwischen der Hartmaskenschicht 510 und einer nachfolgend ausgebildeten organischen Fotolackmaske 514 vorgesehen. Es sei angemerkt, daß die organische ARC-Schicht nur enthalten ist, wenn dies für Zwecke der Fotolithographie erforderlich ist. Die organische Fotolackmaske enthält die Struktur von Metalleitungen, die schließlich auf die Metallschicht übertragen wird. Als erster Schritt jedoch wird die Fotolackmaske eingesetzt, um durch die Hartmaskenschicht zu ätzen, um die Struktur auf die Hartmaskenschicht zu übertragen und dadurch eine Hartmaske auszubilden. Bei einer Ausführungsform umfaßt die Hartmaske eine Doppelschicht aus SiO2 und SiON und wird unter Verwendung von CF4/CHF3/Argon unter Einsatz eines reaktiven Ionenätzprozesses geätzt. Bei einem Beispiel erfolgt das RIE der Hartmaske in einem MXP-Plasmabearbeitungssystem, das von der Firma Applied Materials Inc. in Santa Clara, Kalifornien, USA, geliefert wird. In 6 ist ein Abschnitt der Hartmaske durch die Bezugszahl 512 dargestellt.
  • Die Fotolackmaske wird dann in einem herkömmlichen Fotolackmaskenablöseprozeß wie etwa einer plasmaverstärkten Veraschung unter Verwendung entweder von O2 oder O2/H2O-Dampf als dem Veraschungsmittel abgelöst. Auf diese Weise wird die Fotolackmaske nur dafür eingesetzt, durch die Hartmaskenschicht hinunter zur Metallschicht zu ätzen. Das Ergebnis nach dem Fotolackablösen ist in 7 gezeigt.
  • Danach wird die Struktur der Hartmaske unter Verwendung eines geeigneten Ätzmittels auf die Metallschicht über tragen. Das spezifische eingesetzte Ätzmittel hängt natürlich von der Zusammensetzung der die Metallschicht umfassenden Schichten ab. Es ist wünschenswert, daß das Ätzmittel gegenüber dem Hartmaskenmaterial selektiv ist, während durch die Aluminiumschicht geätzt wird. Beispielsweise hat sich herausgestellt, daß sich Ätzmittel, die Cl2 enthalten, zum Ätzen durch die aluminiumhaltige Schicht eignen.
  • Gemäß einem Aspekt der vorliegenden Erfindung wird erkannt, daß das Entfernen der Fotolackmaske aus dem Metallisierungsätzprozeß die Ätzanisotropie (z.B. das gewünschte vertikale Ätzprofil) des plasmaverstärkten Ätzprozesses (z.B. RIE) beeinträchtigen kann, da keine PR-basierte Polymerseitenwand vorliegt, um vor einem Maskenhinterschneiden zu schützen. Um das Ätzprofil beizubehalten, enthält das Ätzmittelquellgas, das zum Ätzen durch die Metallschicht verwendet wird, vorteilhafterweise gemäß einer Ausführungsform der vorliegenden Erfindung mindestens ein seitenwandpassivierendes Mittel. Bei dem seitenwandpassivierenden Mittel kann es sich beispielsweise um N2, CH4, CHF3 handeln. Dementsprechend können zum Ätzen der aluminiumhaltigen Schicht Ätzmittel wie etwa Cl2/HCl/N2, BCl3/Cl2/N2, BCl3/Cl2/CH4, BCl3/Cl2/N2/CH4 verwendet werden. Das Ergebnis nach dem Metallisierungsätzen ist in 8 gezeigt, die das Metallstrukturmerkmal 516 zeigt, das dadurch ausgebildet wird.
  • Durch Steuern der Durchflussrate des zugeführten seitenwandpassivierenden Mittels kann der Prozeß zum Ausbilden einer ausreichenden Seitenwandpassivierung fein abgestimmt werden, um die Ätzrichtwirkung zu verbessern, ohne eine unnötig dicke Schicht aus Seitenwandpassivierung zu erzeugen, die sich später möglicherweise schwer entfernen läßt. Dies steht im Gegensatz zu der Situation nach dem Stand der Technik, bei der der sehr hohe Abscheidungsgrad an kohlenstoffhaltigem Polymer einen Beitrag durch Fotolackfragmente erhält und deshalb schwieriger zu modulieren ist. Es wird angenommen, daß die Ausbildung von kohlenstoffhaltigen Polymervorläufern wie etwa CCl2 bei der vorliegenden Erfindung im wesentlichen vermieden wird. Mit reduziertem Polymer liegt in der Nähe der Metalleitungen weniger adsorbiertes Chlor vor, um Korrosion zu bewirken.
  • Vorteilhafterweise reduziert die dünne Schicht aus Seitenwandpassivierung die Anforderung an einen Naßätzprozess nach dem Metallisierungsätzen oder eliminiert diesen ganz. Selbst wenn etwas Naßätzen erforderlich ist, um die ganze Seitenwandpassivierung zu entfernen, reicht nun möglicherweise eine kürzere Zeitperiode oder ein weniger korrodierendes Naßätzmittel aus.
  • Nach dem Metallätzen kann eine herkömmliche Nachbehandlung wie etwa Plasmapassivierung (unter Verwendung beispielsweise eines H2O/O2-Plasmas) und/oder eine Spülung mit entionisiertem Wasser durchgeführt werden. Die Plasmapassivierung säubert die Oberfläche des Wafers und/oder entfernt etwaiges verbleibendes Chlor. Danach kann eine zusätzliche herkömmliche Bearbeitung stattfinden, um das IC-Endprodukt auszubilden, das in einer Vielfalt von Elektronikeinrichtungen wie etwa Computern oder Verbraucher-/kommerzieller Elektronik verwendet werden soll.
  • Spezifische Beispiele
  • Bei den folgenden beispielhaften Ätzungen wird die aluminiumhaltige Schicht in einem TCPTM 9600SE-Plasmabearbeitungsreaktor geätzt, der von der Firma Lam Research Corp. in Fremont, Kalifornien, USA, erhältlich ist. Wenngleich unten spezifische Parameter offenbart werden und sich als für das Ätzen der aluminiumhaltigen Schicht ohne Verwendung einer organisch basierten Fotolackmaske gemäß der Erfindung herausgestellt haben, können die für eine spezifische Maschine oder ein spezifisches Substrat erforderlichen präzisen Parameter variieren und können von einem Fachmann angesichts dieser Offenbarung hergeleitet werden.
  • Bei einem Ätzen gemäß einem Beispiel ist das eingesetzte Ätzmittel Cl2/BCl3/N2/CH4. Der Druck innerhalb des Plasmareaktors liegt zwischen etwa 1 mT und etwa 100 mT, bevorzugt zwischen etwa 3 mT und etwa 30 mT, und besonders bevorzugt zwischen 6 mT und 16 mT. Das Verhältnis Höchstleistung zu Biasleistung liegt zwischen etwa 5:1 und etwa 1:5, bevorzugt zwischen etwa 3:1 und 1:3 und besonders bevorzugt zwischen 1,5:1 und 1:1,5. Das Verhältnis des Cl2-Gasflusses zum BCl3-Gasfluß liegt zwischen etwa 12:1 und etwa 1:3, bevorzugt zwischen 8:1 und etwa 1:2 und besonders bevorzugt zwischen etwa 6:1 und etwa 1:1,5. Der Prozentsatz des N2-Zusatzes zu dem Gesamtfluß von Cl2 und BCl3 liegt zwischen etwa 0% und 50%, bevorzugt zwischen etwa 2% und 30%, und besonders bevorzugt zwischen etwa 3% und etwa 25%. Der Prozeßsatz des CH4-Zusatzes zu dem Gesamtfluß von Cl2 und BCl3 liegt zwischen etwa 0% und 20%, bevorzugt zwischen etwa 1% und 10% und besonders bevorzugt zwischen etwa 2% und etwa 8%. Das Ätzen kann auch in 2 oder mehr separaten Schritten durchgeführt werden (z.B. Durchbruch, Hauptätzen und Überätzen).
  • Bei einem Ätzen gemäß einem weiteren Beispiel wird Cl2/HCl/N2 verwendet. Der Druck innerhalb des Plasmareaktors liegt zwischen etwa 1 mT und etwa 30 mT, bevorzugt zwischen etwa 3 mT und etwa 20 mT, und besonders bevorzugt zwischen 6 mT und etwa 16 mT. Das Ver hältnis Höchstleistung zu Biasleistung liegt zwischen etwa 5:1 und etwa 1:5, bevorzugt zwischen etwa 2:1 und 1:2 und besonders bevorzugt zwischen 1:1 und 1:1,5. Das Verhältnis des Cl2-Gasflusses zum HCl-Gasfluß liegt zwischen etwa 10:1 und etwa 1:3, bevorzugt zwischen 8:1 und etwa 1:2 und besonders bevorzugt zwischen 5:1 und etwa 2:1. Der Prozentsatz des N2-Zusatzes zu dem Gesamtfluß von Cl2+HCl liegt zwischen etwa 1% und 50%, bevorzugt zwischen etwa 5% und 30%, und besonders bevorzugt zwischen etwa 10% und 25%. Das Ätzen kann auch in 2 (oder mehr) separaten Schritten durchgeführt werden (z.B. Hauptätzen und Überätzen).
  • Wenngleich die vorliegende Erfindung anhand bevorzugter Ausführungsformen beschrieben worden ist, gibt es Abänderungen, Permutationen und Äquivalente, die in den Schutzbereich der vorliegenden Erfindung fallen. Es sei außerdem angemerkt, daß es viele alternative Wege zum Implementieren der Verfahren und Vorrichtungen der vorliegenden Erfindung gibt. Es ist deshalb beabsichtigt, daß die vorliegenden beigefügten Ansprüche so interpretiert werden, daß sie alle derartigen Abänderungen, Permutationen und Äquivalente beinhalten, die in den Schutzbereich der vorliegenden Erfindung fallen.

Claims (12)

  1. Verfahren zum Bereitstellen von Metalleitungen (516), die aus einer Metallisierungsschicht (502) geätzt sind, die über einem Substrat (104) angeordnet ist, umfassend: Bereitstellen des Substrats (104) mit der darauf angeordneten Metallisierungsschicht (502), wobei die Metallisierungsschicht (502) mindestens zwei Schichten mit verschiedenen elektrochemischen Eigenschaften enthält; Ausbilden einer Hartmaskenschicht (510) über der Metallisierungsschicht (502); Bereitstellen einer Fotolackmaske (514) über der Hartmaskenschicht (510); Verwenden der Fotolackmaske (514) zum Ausbilden einer Hartmaske (512) aus der Hartmaskenschicht (510), wobei die Hartmaske (512) darin Strukturen aufweist, die konfiguriert sind, die Metalleitungen durch ein nachfolgendes plasmaverstärkten Metallisierungsätzen auszubilden; Entfernen der Fotolackmaske (514); Durchführen des plasmaverstärkten Metallisierungsätzens unter Verwendung der Hartmaske (512) und eines Ätzmittelquellgases, das Cl2 und mindestens eine passivierungsbildende Chemikalie enthält, wobei das plasmaverstärkte Metallisierungsätzen ohne Verwendung eines Fotolacks durchgeführt wird; dadurch gekennzeichnet, daß das Verfahren weiterhin aufweist: nachfolgendes Durchführen eines Naßätzens, während die Hartmaske (512) über den Metalleitungen (516) angeordnet ist.
  2. Verfahren nach Anspruch 1, wobei eine der mindestens zwei Schichten (502) eine TiN-Schicht (504) darstellt.
  3. Verfahren nach Anspruch 2, wobei eine andere der mindestens zwei Schichten eine aluminiumhaltige Schicht darstellt.
  4. Verfahren nach Anspruch 1, wobei die seitenwandpassivierende Chemikalie eine von N2, CH4 und CHF3 ist.
  5. Verfahren zum Bereitstellen von Metallstrukturen (516) in einer Metallisierungsschicht (502), umfassend: Bereitstellen einer Hartmaske (512) über der Metallisierungsschicht (502); Ätzen der Metallisierungsschicht, wobei die Hartmaske an ihrem Platz ist; und danach Durchführen einer Naßreinigung, dadurch gekennzeichnet, daß die Naßreinigung durchgeführt wird, während die Hartmaske (512) an ihrem Platz ist.
  6. Verfahren nach Anspruch 5, wobei das Ätzen ohne die Verwendung einer Fotolackmaske (514) durchgeführt wird.
  7. Verfahren nach Anspruch 6, wobei das Ätzen ein Ätzmittel verwendet, das ein seitenwandpassivierendes Mittel enthält.
  8. Verfahren nach Anspruch 7, wobei das seitenwandpassivierende Mittel eines von N2, CH4 und CHF3 ist.
  9. Verfahren nach Anspruch 7, weiterhin umfassend das Durchführen einer Plasmapassivierung vor dem Durchführen der Naßreinigung.
  10. Verfahren nach Anspruch 5, wobei die Hartmaske (512) als Teil einer nachfolgend über den Metallstrukturen (516) ausgebildeten isolierenden Schicht verwendet wird.
  11. Verfahren nach Anspruch 5, wobei die Hartmaske (512) aus einem Hartmaskenmaterial ausgebildet wird, das mindestens eines von SiO2, SiON, SiN oder FOX enthält.
  12. Verfahren nach Anspruch 5, wobei der Schritt des Ätzens der Metallisierungsschicht das Ausbilden von Metallleitungen umfasst.
DE69935100T 1998-09-15 1999-08-12 Verfahren zur Ätzung einer Metallisierung mittels einer harten Maske Expired - Lifetime DE69935100T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US153390 1998-09-15
US09/153,390 US6177353B1 (en) 1998-09-15 1998-09-15 Metallization etching techniques for reducing post-etch corrosion of metal lines

Publications (2)

Publication Number Publication Date
DE69935100D1 DE69935100D1 (de) 2007-03-29
DE69935100T2 true DE69935100T2 (de) 2007-12-13

Family

ID=22547020

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69935100T Expired - Lifetime DE69935100T2 (de) 1998-09-15 1999-08-12 Verfahren zur Ätzung einer Metallisierung mittels einer harten Maske

Country Status (7)

Country Link
US (1) US6177353B1 (de)
EP (1) EP0987745B1 (de)
JP (1) JP4690512B2 (de)
KR (1) KR100676995B1 (de)
CN (1) CN1146967C (de)
DE (1) DE69935100T2 (de)
TW (1) TW457583B (de)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100528685B1 (ko) * 1998-03-12 2005-11-15 가부시끼가이샤 히다치 세이사꾸쇼 시료의 표면 가공방법
KR100283425B1 (ko) * 1998-09-24 2001-04-02 윤종용 반도체소자의금속배선형성공정및그시스템
US6399508B1 (en) * 1999-01-12 2002-06-04 Applied Materials, Inc. Method for metal etch using a dielectric hard mask
JP3257533B2 (ja) * 1999-01-25 2002-02-18 日本電気株式会社 無機反射防止膜を使った配線形成方法
US6291361B1 (en) * 1999-03-24 2001-09-18 Conexant Systems, Inc. Method and apparatus for high-resolution in-situ plasma etching of inorganic and metal films
DE10062639A1 (de) * 2000-12-15 2002-07-04 Infineon Technologies Ag Verfahren zur Erzeugung von Leiterbahnen
US6576562B2 (en) * 2000-12-15 2003-06-10 Kabushiki Kaisha Toshiba Manufacturing method of semiconductor device using mask pattern having high etching resistance
TWI243404B (en) * 2001-05-24 2005-11-11 Lam Res Corp Applications of oxide hardmasking in metal dry etch processors
KR100402239B1 (ko) * 2001-06-30 2003-10-17 주식회사 하이닉스반도체 반도체소자의 금속 게이트 형성방법
SG96644A1 (en) * 2001-09-11 2003-06-16 Chartered Semiconductor Mfg Etch/clean process for integrated circuit pad metal
KR100464430B1 (ko) * 2002-08-20 2005-01-03 삼성전자주식회사 하드 마스크를 이용한 알루미늄막 식각 방법 및 반도체소자의 배선 형성 방법
KR100478498B1 (ko) * 2003-01-30 2005-03-28 동부아남반도체 주식회사 반도체 소자의 금속 배선 형성 방법
US20040171272A1 (en) * 2003-02-28 2004-09-02 Applied Materials, Inc. Method of etching metallic materials to form a tapered profile
EP1475848B1 (de) 2003-05-07 2006-12-20 STMicroelectronics S.r.l. Verfahren zur Strukturierung einer Chalkogenid-Schicht, insbesondere in einem Verfahren zur Herstellung von Phasenwechsel-Speicherzellen
KR100523141B1 (ko) * 2003-07-18 2005-10-19 매그나칩 반도체 유한회사 반도체 소자의 금속 배선층 형성방법
US20060169968A1 (en) * 2005-02-01 2006-08-03 Thomas Happ Pillar phase change memory cell
JP5110831B2 (ja) 2006-08-31 2012-12-26 キヤノン株式会社 光電変換装置及び撮像システム
US20080094885A1 (en) * 2006-10-24 2008-04-24 Macronix International Co., Ltd. Bistable Resistance Random Access Memory Structures with Multiple Memory Layers and Multilevel Memory States
US20100003828A1 (en) * 2007-11-28 2010-01-07 Guowen Ding Methods for adjusting critical dimension uniformity in an etch process with a highly concentrated unsaturated hydrocarbon gas
US8748323B2 (en) 2008-07-07 2014-06-10 Macronix International Co., Ltd. Patterning method
US9683305B2 (en) * 2011-12-20 2017-06-20 Apple Inc. Metal surface and process for treating a metal surface
US8859418B2 (en) 2012-01-11 2014-10-14 Globalfoundries Inc. Methods of forming conductive structures using a dual metal hard mask technique
CN102723273B (zh) * 2012-05-28 2015-03-11 上海华力微电子有限公司 一种扩大铝线干法刻蚀腐蚀缺陷工艺窗口的方法
CN102820261A (zh) * 2012-08-22 2012-12-12 上海宏力半导体制造有限公司 铝刻蚀的方法
JP2015056578A (ja) * 2013-09-13 2015-03-23 株式会社東芝 半導体装置の製造方法
US9633867B2 (en) * 2015-01-05 2017-04-25 Lam Research Corporation Method and apparatus for anisotropic tungsten etching
US9576811B2 (en) 2015-01-12 2017-02-21 Lam Research Corporation Integrating atomic scale processes: ALD (atomic layer deposition) and ALE (atomic layer etch)
CN104658905B (zh) * 2015-02-27 2018-01-05 深圳市华星光电技术有限公司 一种刻蚀方法及基板
US9806252B2 (en) 2015-04-20 2017-10-31 Lam Research Corporation Dry plasma etch method to pattern MRAM stack
US9870899B2 (en) * 2015-04-24 2018-01-16 Lam Research Corporation Cobalt etch back
US9972504B2 (en) 2015-08-07 2018-05-15 Lam Research Corporation Atomic layer etching of tungsten for enhanced tungsten deposition fill
US10096487B2 (en) 2015-08-19 2018-10-09 Lam Research Corporation Atomic layer etching of tungsten and other metals
US9984858B2 (en) 2015-09-04 2018-05-29 Lam Research Corporation ALE smoothness: in and outside semiconductor industry
US10229837B2 (en) 2016-02-04 2019-03-12 Lam Research Corporation Control of directionality in atomic layer etching
US10727073B2 (en) 2016-02-04 2020-07-28 Lam Research Corporation Atomic layer etching 3D structures: Si and SiGe and Ge smoothness on horizontal and vertical surfaces
US9991128B2 (en) 2016-02-05 2018-06-05 Lam Research Corporation Atomic layer etching in continuous plasma
US10269566B2 (en) 2016-04-29 2019-04-23 Lam Research Corporation Etching substrates using ale and selective deposition
US9837312B1 (en) 2016-07-22 2017-12-05 Lam Research Corporation Atomic layer etching for enhanced bottom-up feature fill
US10566212B2 (en) 2016-12-19 2020-02-18 Lam Research Corporation Designer atomic layer etching
US10559461B2 (en) 2017-04-19 2020-02-11 Lam Research Corporation Selective deposition with atomic layer etch reset
US10832909B2 (en) 2017-04-24 2020-11-10 Lam Research Corporation Atomic layer etch, reactive precursors and energetic sources for patterning applications
US9997371B1 (en) 2017-04-24 2018-06-12 Lam Research Corporation Atomic layer etch methods and hardware for patterning applications
EP3776636A4 (de) 2018-03-30 2021-12-22 Lam Research Corporation Atomlagenätzen und glätten von refraktären metallen und anderen materialien mit hoher oberflächenbindungsenergie
TWI812762B (zh) * 2018-07-30 2023-08-21 日商東京威力科創股份有限公司 處理被處理體之方法、處理裝置及處理系統
CN115938937B (zh) * 2023-03-09 2023-06-09 合肥晶合集成电路股份有限公司 半导体结构及其制备方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6033367A (ja) * 1983-08-04 1985-02-20 Nec Corp アルミニウムのドライエッチング方法
US5211804A (en) 1990-10-16 1993-05-18 Oki Electric Industry, Co., Ltd. Method for dry etching
DE4107006A1 (de) * 1991-03-05 1992-09-10 Siemens Ag Verfahren zum anisotropen trockenaetzen von aluminium bzw. aluminiumlegierungen enthaltenden leiterbahnebenen in integrierten halbleiterschaltungen
US5270254A (en) * 1991-03-27 1993-12-14 Sgs-Thomson Microelectronics, Inc. Integrated circuit metallization with zero contact enclosure requirements and method of making the same
JPH05166756A (ja) * 1991-12-12 1993-07-02 Hitachi Ltd エッチング装置
US5387556A (en) * 1993-02-24 1995-02-07 Applied Materials, Inc. Etching aluminum and its alloys using HC1, C1-containing etchant and N.sub.2
US5573973A (en) * 1993-03-19 1996-11-12 National Semiconductor Corporation Integrated circuit having a diamond thin film trench arrangement as a component thereof and method
JP3161888B2 (ja) * 1993-09-17 2001-04-25 株式会社日立製作所 ドライエッチング方法
US5545289A (en) 1994-02-03 1996-08-13 Applied Materials, Inc. Passivating, stripping and corrosion inhibition of semiconductor substrates
JP2861785B2 (ja) 1994-02-15 1999-02-24 日本電気株式会社 半導体装置の配線の形成方法
JPH07249607A (ja) * 1994-03-14 1995-09-26 Fujitsu Ltd 半導体装置の製造方法
US5779926A (en) * 1994-09-16 1998-07-14 Applied Materials, Inc. Plasma process for etching multicomponent alloys
US5633424A (en) * 1994-12-29 1997-05-27 Graves; Clinton G. Device and methods for plasma sterilization
JP3353524B2 (ja) * 1995-03-22 2002-12-03 ソニー株式会社 接続孔を形成する工程を有する半導体装置の製造方法
US5585285A (en) * 1995-12-06 1996-12-17 Micron Technology, Inc. Method of forming dynamic random access memory circuitry using SOI and isolation trenches
US5654233A (en) * 1996-04-08 1997-08-05 Taiwan Semiconductor Manufacturing Company Ltd Step coverage enhancement process for sub half micron contact/via
US5827437A (en) * 1996-05-17 1998-10-27 Lam Research Corporation Multi-step metallization etch
US5741741A (en) * 1996-05-23 1998-04-21 Vanguard International Semiconductor Corporation Method for making planar metal interconnections and metal plugs on semiconductor substrates
JP3112832B2 (ja) * 1996-05-30 2000-11-27 日本電気株式会社 半導体装置の製造方法
US5792687A (en) * 1996-08-01 1998-08-11 Vanguard International Semiconductor Corporation Method for fabricating high density integrated circuits using oxide and polysilicon spacers
US5976986A (en) * 1996-08-06 1999-11-02 International Business Machines Corp. Low pressure and low power C12 /HC1 process for sub-micron metal etching
JP3258240B2 (ja) * 1996-09-10 2002-02-18 株式会社日立製作所 エッチング方法
JP3006508B2 (ja) * 1996-10-15 2000-02-07 日本電気株式会社 アルミニウム膜又はアルミニウム合金膜のエッチング方法
US5801082A (en) * 1997-08-18 1998-09-01 Vanguard International Semiconductor Corporation Method for making improved shallow trench isolation with dielectric studs for semiconductor integrated circuits
KR100255663B1 (ko) * 1997-12-11 2000-05-01 윤종용 알루미늄막의 식각방법 및 반도체장치의 배선층 형성방법

Also Published As

Publication number Publication date
CN1146967C (zh) 2004-04-21
KR20000023166A (ko) 2000-04-25
EP0987745A1 (de) 2000-03-22
US6177353B1 (en) 2001-01-23
TW457583B (en) 2001-10-01
KR100676995B1 (ko) 2007-01-31
EP0987745B1 (de) 2007-02-14
JP4690512B2 (ja) 2011-06-01
JP2000323483A (ja) 2000-11-24
DE69935100D1 (de) 2007-03-29
CN1270415A (zh) 2000-10-18

Similar Documents

Publication Publication Date Title
DE69935100T2 (de) Verfahren zur Ätzung einer Metallisierung mittels einer harten Maske
DE60038423T2 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE69724192T2 (de) Verfahren zum Ätzen von Polyzidstrukturen
DE4214091C2 (de)
DE2930293A1 (de) Aetzverfahren bei der herstellung eines gegenstandes
EP0094528A2 (de) Verfahren zum Herstellen von Strukturen von aus Metallsilizid und Polysilizium bestehenden Doppelschichten auf integrierte Halbleiterschaltungen enthaltenden Substraten durch reaktives Ionenätzen
DE69819023T2 (de) Methode, eine leitende schicht zu ätzen
DE69837112T2 (de) Verfahren und zusammensetzung zur entfernung von photoresist in der halbleiterfertigung
DE4139462C2 (de) Verfahren zur Verbindung von Schichten in einer Halbleitervorrichtung
DE602004008429T2 (de) Magnettunnelübergang-stapelablagerung in zwei schritten
DE10340848A1 (de) Herstellungsverfahren für eine Halbleitereinrichtung
DE102004028026B4 (de) Zweischichtige Metallhartmasken zur Verwendung in Dual-Damascene-Ätzschemata und Verfahren zur Bereitstellung der Metallhartmasken
DE19840988A1 (de) Verfahren zum Herstellen einer Kontaktstruktur
DE10338292A1 (de) Verfahren zum Ätzen einer Metallschicht unter Verwendung einer Maske, Metallisierungsverfahren für eine Halbleitervorrichtung, Verfahren zum Ätzen einer Metallschicht und ein Ätzgas
DE69534412T2 (de) III-V-Halbleiterstruktur und Verfahren zu deren Herstellung
DE10226603A1 (de) Verfahren zum Strukturieren einer Siliziumschicht sowie dessen Verwendung zur Herstellung einer integrierten Halbleiterschaltung
DE10304851A1 (de) Ätzverfahren
DE60016423T2 (de) Ätzmethode und plasmabehandlungsmethode
DE19719909A1 (de) Zweifaches Damaszierverfahren
DE10215764A1 (de) Verdrahtungsschicht-Trockenätzverfahren und Halbleitervorrichtung-Herstellungsverfahren
DE10059836A1 (de) Verfahren zur Strukturierung dielektrischer Schichten
DE10338422B4 (de) Selektiver Plasmaätzprozess zur Aluminiumoxid-Strukturierung und dessen Verwendung
DE10330795A1 (de) Kohlenstoff-Hartmaske mit haftfähiger Schicht zur Haftung auf Metall
DE10226604B4 (de) Verfahren zum Strukturieren einer Schicht
DE10255865B4 (de) Verfahren zum Ätzen von Kontaktlöchern mit geringem Durchmesser

Legal Events

Date Code Title Description
8327 Change in the person/name/address of the patent owner

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

8381 Inventor (new situation)

Inventor name: GUTSCHE, MARTIN, 84405 DORFEN, DE

Inventor name: STROBL, PETER, GLEN ALLEN, VA 23060, US

Inventor name: WEGE, STEPHAN, 01328 DRESDEN, DE

Inventor name: LUEKEN, EIKE, 01445 RADOBOUL, DE

Inventor name: STOJAKOVIC, GEORG, POUGHKEEPSIE, NY 12601, US

Inventor name: SPULER, BRUNO, 01478 WEIXDORF DRESDEN, DE

8364 No opposition during term of opposition