TW457583B - Metallization etching techniques for reducing post-etch corrosion of metal lines - Google Patents

Metallization etching techniques for reducing post-etch corrosion of metal lines Download PDF

Info

Publication number
TW457583B
TW457583B TW088115813A TW88115813A TW457583B TW 457583 B TW457583 B TW 457583B TW 088115813 A TW088115813 A TW 088115813A TW 88115813 A TW88115813 A TW 88115813A TW 457583 B TW457583 B TW 457583B
Authority
TW
Taiwan
Prior art keywords
metal
layer
etching
mask
hard mask
Prior art date
Application number
TW088115813A
Other languages
English (en)
Inventor
Martin Gutsche
Peter Strobl
Stephan Wege
Eike Lueken
Georg Stojakovic
Original Assignee
Siemens Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Ag filed Critical Siemens Ag
Application granted granted Critical
Publication of TW457583B publication Critical patent/TW457583B/zh

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/18Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metallo-organic compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02057Cleaning during device manufacture
    • H01L21/02068Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

經濟一部智慧財產局員工消費合作社印製 A7 B7 五、發明説明(,) 發明之背景 本發明有關用於蝕刻基板上之金屬層的技術’更特別 地是,本發明係有關於用於蝕刻金屬層並降低因習知金 屬蝕刻製程期間產生之副產物所引起之鏽蝕的技術。 在半導體積體電路的製造中,金屬線通常被使用爲積 體電路上之裝置間的導電路徑。爲形成金屬線與特徵, 一金屬層通常被覆式地沈積於晶圓表面上。使用一適當 的光阻遮罩,蝕刻移除部份的金屬層,而留下金屬線與 特徵。 由於積體電路密度的’增加與特徵大小的減小,已開發 多種技術,以適當地蝕刻該日漸縮減的積體電路特徵。 該技術之一包含電漿輔助蝕刻法。爲便於說明,第】圖 說明一沈積於基板1 〇 4上的金屬層202。基板1 〇 4可代表 晶圓本身,或通常代表該金屬層202沈積於其上的一層’ 該如氧化層。在第1圖的範例中,金屬層 202包含一阻 障層1 0 6,其通常由諸如鈦等材料形成。在部份案例中, 阻障層106可代表一複合層,其包含覆蓋於一鈦層上的 一氮化欽(TiN)。金屬層108通常由鋁或其合金之一所形 成,該合金諸如鋁/銅/矽。在金屬層1 〇 8與光阻遮罩1 1 0 之間係安置一阻障/抗反射塗覆(A R C )層1 1 2。阻障/ ARC -層112可包含諸如一覆蓋抗反射塗覆,其可爲有機或無 機性。熟習本技藝之人士將瞭解該A R C層主要係爲了微 影術之目的而設置。一鈦和/或氮化鈦阻障層可安置於上 述的ARC層下。雖然金屬層202表示包含阻障/ ARC層 本紙張尺度適用中國國家榇率(CNS ) Α4規格U]0X297公楚) I 批衣1T------^ (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工涓費合作社印製 457583 __B7五、發明説明(> ) I 1 2、金屬層1 0 S以及阻障層1 0 6,熟習本技藝之人士將 容易瞭解該阻障/ A R C層1 1 2與阻障層1 0 6係爲依所需 而被選用:並其一或二者可於部份1C中被省略。 光阻遮罩1 I 〇代表使用一適當的光阻製程所形成之光 ,阻遮罩的一部份。在金屬層202蝕刻期間,光阻遮罩1 1 〇 成.刻 保蝕 離表直光諸及需 製戈阻的仍 形触 所的 '性係垂自C以面 助气光量後 而的 徵層Γ活其04來料料壁 輔裹該微程因02特屬/BC如,t2如Μ材物 敷0?除極製 ’20阻金12/諸中彳諸射的合。電2剝除除 份層 光鋁C以圖特ί灑3聚下的2/Η中移剝 部屬 爲含如可2屬料W10該如型◦器將阻 32金 不一 諸刻第金材的Ϊ1=明典如應程光 2’ 。份’用蝕在的機層sf物說在諸反製在 層法緣部常使該「02B有屬Da合被。用發除面 屬方導且通其。行20含金|$化將除使電剝壁 金的的,。’ d進與包自(I氣其移在化阻物4- 的例面成除成氣程A面來丨含,罩由灰光合- 下範頁完移完JM製2A壁除遮藉式該聚 刻 边 ο 底 徵由之被被中 MII2 物阻 和移阻可流-該 特藉圖刻份器f 輔面合光ig氯中光除順常, 阻"1蝕部應 壁聚射 Μ 之驟該移的通之 光徵第 ,2反/Ν電物該濺 $ 體步,罩料。總 於特直中 2 漿 i)i合,的 }氣工中遮材成。 置層垂圖層電 CIE聚常10等源加圖阻化達物 安屬 I 2 屬一l'(R以通1鈦刻屬 3 光灰被、合 護金成第金於HC刻覆。罩、蝕金第-爲而聚 保層形在之係 /2 蝕塗面遮鋁自後在中作料面 將底將 護刻c£子示表阻如來於 程02材壁 (請先閲讀背面之注意事項再填寫本頁} 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) A7 B7 五、發明説明(々) 留置,且必須在後續的製程步驟中移除。完全將聚合物 壁面移除係極爲所冀,因爲若壁面聚合物仍殘留於該金 屬線,則其中的氯將與周圍環境中的蒸汽反應’而形成 侵蝕金屬線的鏽蝕性酸。金屬線的鏽蝕將改變金屬線的 鼋性,諸如增加電阻率,其可爲熟習本技藝之人士所瞭 解。在部份的案例中,該鏽蝕可能相當嚴重而使導線斷 裂,而形成所不冀的斷路。 ' 如上所述,在習知技藝中,一分離的製程通常爲所需, 以移除在光阻剝除製程後所殘留的聚合物壁面。在習知 技藝中,聚合物壁面的移除通常伴以一濕蝕刻 製程完成,因爲其已發現電漿輔助蝕刻不足 . 以移除所沈積的聚合物。該濕式蝕刻可藉一鈍化電漿製 程和/或一去離子水淸洗製程而進行。該濕式蝕刻製程通 常使用一適當的濕式蝕刻物質,諸如鉻磷酸、稀釋的硫 酸過氧化氫1 ECK Technology,I 11 c. of Hayward, C a 1 i f o r n i a 公司的有機溶劑 E K C 2 6 5 或 A s h U n d C h e m i c a 1 Company of Columbus, Ohio 公司的有機溶劑 ACT935。 第4圖表示進行濕式蝕刻以移除該聚合物壁面後之第3- ^、订------線 (請先閲讀背面之注意事項再填寫本頁) 經濟部智基財產局員工消#合作杜印製 係度 和若 其高控上 。 但無地有處 ,錦細具面 的於仔在界 目對未是的 的用刻別間 面使蝕特塞 壁常式-柱 物通濕線鎢 合程該鋁下 聚製若蝕底 除刻。侵與 移蝕質將線 成式物質鋁 完濕學物或 刻該化刻面 。14,性ΙΦ界 徵式如蝕式的 特濕例鏽濕層 屬該。的該障 金然點性則阻 的雖缺擇,下 圖 有選制或 本紙張尺度適用中國國家標準(CNS ) A4規格(2丨0X 297公釐) 4 §7 5 83 A7 _B7五、發明説明(4 ) 有任何柱塞未對齊於金屬線(基於諸如製造容忍度)|因 而未爲一金屬線所完全覆蓋,則該柱塞鏽蝕係特別嚴 得.爲 使因 以 。 , 題 行問 進蝕 分鏽 充的 許述 允前 須免 必避 刻以 liJ 式除 濕移 該物 , 合 面聚 方面 I 壁 另的 。 有 重所 壁 物 合 聚 除 移 程 製 亥 蝕 式。 濕戰 用挑 使多 以諸 所有 , 師 窄程 $1田X 相程 口製 窗於 程對 製.面 述 槪 之 明 發 線 屬 金 在 低 降 於 用 -Imll 種 - 有 係 明 發 本 中 例 施 實 1 在 聚金更 的該法 上於方 } 層該 刻罩, 蝕遮上 層式層 屬硬罩 金 一 遮 1 成式 的形硬 上含該 板包於 基法罩 1 方遮 於該阻 置,光 安法一 由方置 <的設 面積並 表沈上 直物層 垂合屬 0 屬 罩金 遮助 式輔 硬漿 1 電 成的 形續 層後 罩在 遮以 式, 硬中 該其 由於 以案 罩圖 遮有 阻具 光罩 用遮 使式 含硬 包該 層 罩 遮 該 除1 移 C 含有 包含 亦及 其以 。 罩 線遮 屬式 金硬 成該 形用 中使 刻含 ίίίί包 少 至 與 (請先閲讀背面之注意事項再填寫本頁)
-1T 外 此 其 學 成 形 化 鈍 中用 其使 ’ 間 -MMJ PHJ 亥期 蝕刻 屬蝕 金屬 助金 輔助 漿輔 電漿 該電 行在 進須 體無 氣刻 源蝕 質屬 物金 刻助 蝕輔 的漿 質電 物該 經濟部智慧財產局員工消費合作社印製 安 由 低 降 於 用 。 種 行 一 進關 下有 況係 情明 的發 積本 沈’ 物中 合例 聚施 低實 降一 而另 阻在 光 方含 該爲 1 層 法屬 方金 的該 蝕 = 鏽板 線基 屬一 金的 之上 刻其 触於 層層 屬屬 金金 一 有 之具 上置 板設 基含 一 包 在法 形該式 含於硬 包罩該 更遮由 法阻以 方光罩 該一遮 , 置阻 層設光 的並用 質,使 性上有 學層含 化屬其 電金 , 異該外 相於此 有層。 具罩上 層遮層 二式罩 少硬遮 至一式 有成硬 本紙張尺度適用中國國家標準(CNS ) A4规格(210X 297公釐) 五、發明説明(, A7 B7 , 亦 中法 其方 於該 案, 圖線 有屬 具金 罩成 遮形 式中 EC 硬亥 該蝕 。 屬 罩金 遮助 式輔 硬漿 一 電 成的 形續 層後 罩在 遮以 與 —2漿 C 電 有該 含行 及進 以體 罩氣 遮源 式質 硬物 該刻 用触 使的 並物 罩學 遮化 阻成 光形 該化 除鈍 移 I 含少 包至 助。 輔行 漿進 電下 在況 須 情 無的 刻積 蝕沈 屬物 金合 助 聚 輔低 漿降 電阻 該光 中用 其使 ’ 間 刻期 触亥 屬蝕 金屬 .助金 M罩少 屬遮至 金式該 助硬間 輔於期 漿係刻 電刻蝕 除蝕式 移式濕 以濕因 , 該低 刻。降 蝕面以 式壁 , 濕物行 一 合進 行聚時 進的上 含成線 包形屬 更所金 法間於 方期置 該刻安 鏽有 的係 成明 造發 所本 應 ’ 反中 解例 電施之 的實刻 間個蝕 層 一 層 屬另屬 金在金 二 一 徵 特 屬 金 的 刻 虫 ARE- 經 由鏽 低的 降間 於期 用洗 種 淸 1 式 。 於濕 虫 E3S 勺 3— 3AH, I 料水---- (請先閱讀背面之注意事項再填寫本頁) -" 淸保 式面 濕壁 該之 行上 進面 。 表 蝕直
J 金 於 罩 遮 式 硬 洗護屬 特包 屬法 金方 刻該 蝕。 經一 在之 除積 移沈 少物 至合 以聚 ’ 與 硬 用 使 在 含 包 亦 法 方 該 上 層 垂設遮 徵含式 蝕情 經的 該罩 成遮 形式 亥硬 蝕除 該移 0須 層無 屬在 金含 該包 刻更 蝕法 中方 室該 腔" 工徵 加特 漿屬 電金 的的 罩刻 線 經濟部智慧財產局員工消費合作社印製 屬触 金式 刻濕 触於 經露 該曝 蓋徵 覆特 罩屬 遮金 硬蝕 該經 中該 其少 ,減 洗以 淸, 式面 濕表 行上 進的 下 徵 況特 下 及 明 說 細 詳 之 明 發 本 於 。 將 中徵 液特 溶他 刻其 蝕與 式些 濕 這 勺 /H 用明 使發 所本 亥 被單 中簡 圖之 附式 列圖 將 明 發 本 更說藉 詳明 下 中 其 解 瞭 易 容 更 而 圖 附 及 。 明 明 說 說 細 地 詳 細 文 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 457583 A7 B7五、發明説明(^ ) 經濟部智慧財產局Μ工消費合作社印製 置 安 含 : 包 中其 其 ’ 而層 ’ 屬 件金 元 一 構的 結 上 的板 同基 相一 表於 代置 字安 數明 考說 參圖 的 1 同第 相 板 。 基 刻的 蝕圖 屬 1 金第 行之 進後 以刻 罩飽 遮層 阻屬 光金 的該 上明 層說 屬圖 金 2 該第 於 第 。 之 板後 基面 的壁 圖物 2 合 第聚 之該 後除 除移 移刻 罩触 遮式 阻濕 光示 該進 = 明示徵 說表特 圖圖屬 3 4 金 第第的 圖 硬光 I I 含的 包刻 其蝕 ’ 屬 層金 屬助 金協 一 以 的上 上層 板屬 基金 I 該 於於 置置 安安 明及 說以 圖層 5 罩 第遮 式 罩 蝕 層 罩 遮 式 硬 由 已 含 包 其 板 基 的 。 5 罩 第遮 明式 說硬 圖一 6 的 遮第出 阻 刻 第硬第 的 7 式 後。 除徵 移 特 已 屬 罩 金 遮的 阻 圖 光 7 含第 包 之 其 後 , 刻 板 蝕 基 屬 的 金 圖 行 6 進 第 已 明。示 說罩表 圖遮圖 明I 說I 通 糸 詳 之 明 發 而 例 施 實 佳 較 些 i 之 明 說 侈 舉 所 圖 附 考 參 將 現 明 發 本 以人 ’ 之 出藝 列技 將本 節習 細熟 殊爲 特’ 多而 許然 Ϊ 〇 中解 明瞭 說盤 文全 下的 在明 。 發 明本 說於 地對 細供 詳提 S 或 I / 殊和 特造 些構 這的 有知 所熟 或所 份, 部中 需例 無範 於的 可他 明其 發在 本。 ’ 行 是執 地下 解況 瞭情 所的 士 節 刻於 蝕位 屬除 。 金消 明的全 發良完 本改間 糊經期 模 I 刻 免供蝕 避提屬 以係金 , 其助 明,輔 說點將水 地觀電 細 I 詳之 未明 並發 驟本 步據 程根 製 在 PT 術 技 該 術 技 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁) A7 B7 五、發明説明(7 金屬線上之光阻基聚合物沈積。相對於習知電漿輔助金 屬蝕刻技術,其中一光阻遮罩通常用以在金屬蝕刻期間 界定該金屬線;本發明使用一電漿輔助蝕刻技術,其中 使用一硬式遮罩取代,以消除因光阻破片所引起的聚合 物沈積。更重要地是,選擇該蝕刻物質源氣體以包含至 少一側壁鈍化劑,以促成非等向性蝕刻並保持壁面縱剖 面。該壁面鈍化劑係提供以產生壁面鈍化物’而補償在 金屬蝕刻期間之光阻遮罩移除所伴隨產生之聚合物沈積 的移除。因爲該壁面鈍化劑的體積可於一典型的傳統電 漿蝕刻設備中精確的控制,所以其變得得以微調該製 程,以使得壁面鈍化物的數量在仍維持壁面縱剖面要求 的情況下被最小化。因此,該濕式蝕刻要件可降低或消 除,其將限制曝露於鏽蝕性濕式蝕刻溶液的經蝕刻金屬 特徵或甚至排除濕式淸洗的需要。 至此* 一減少的濕式蝕刻製程係爲所冀,以移除任何 可能在金屬蝕刻後殘留之壁面鈍化物,本發明亦用以在 濕式蝕刻製程期間降低鏽蝕(以不明顯的方式)。此乃因 爲,若該金屬層係以不相似的二層或多層形成(一般狀 ----------^------II------^ (請先閲讀背面之注意事項再填寫本頁) 經濟部智恶财產局員工消費合作杜印製 存特屬性,溶 吣一 金軸:刻 屬之於鏽蓋蝕 金明置該覆式 似發留於“ 濕 相本間露線該 不據期曝屬於 之根刻其金露 中。蝕將將曝. 液蝕式少間域 ίιί§鏽濕減期區 刻強在並刻面 9 餓增罩線蝕表 -式而遮屬式小 濕應式金濕較 該反硬該該 | π學該”在的 屏化,蓋由 I )'電性覆藉之 此因特“ 。層 如將的以刻屬 爲常益,蝕金 皆通有上式該 況在別線濕則 本纸張尺度適用中國國家標準{ CNS ) Α4規格(210Χ297公釐) 457583 A7 B7 五、發明説明(方) 液,因而以不明顯的方式降低鏽蝕。 (請先閱讀背面之注意事項再填寫本頁} 根據本發明之一有益的實施例 > 該硬式遮罩係以亦作 爲絕緣介電層(於後續沈積於該經蝕刻金屬線上方)之 部份的材料所形成。在蝕刻後,無須移除該硬式遮罩。 取而代之的是,該硬式遮罩可被留置以取.代後續沈積於 金屬線上之絕緣介電層的部份。若該後續所沈積的層蝕 刻至金屬線,則該硬式遮罩材料最好選擇使得其可在一 單一的蝕刻步驟中與後續所沈積的介電材料一起蝕刻。 在該方法中,與降低光阻基聚合物沈積有關的優點可在 金屬蝕刻後無須一分離的硬式遮罩移除步驟的情況下完 成。此舉對於1C製造特別重要,因爲金屬線通常在多金 屬製程中以一層絕緣材料覆蓋。 經濟部智慧財產局員工消費合作社印製 爲協助對於本發明之特徵與優點的說明,本發明之無 光阻電漿輔助金屬蝕刻技術的一特殊範例說明於第5圖 至第8圖中。在第5圖中·,所示爲一金屬層502,安置於 一基板1 〇 4上。在該特殊的範例中,金屬層5 0 2包含三 個分離層:一阻障層504、一金屬層506以及一阻障/抗 反射塗覆(A R C )層5 0 8。熟習本技藝之人士將容易瞭解地 是,阻障層504與阻障/ARC層508係依需要而選用,而 非所有案例皆須使用,其係取決於金屬層5 0 2和/或與該 金屬層5 0 2鄰接之層的材料的選擇。 參考第5圖< 阻障層504包含覆蓋於一 Ti層上的一 TiN 層。金屬層5 0 6代表一含鋁層’最好由鋁或諸如A 1 / C Li ’ A 1 / C u / S i等鋁合金之一所形成。阻障/ A R C層5 0 8亦包含 -! 0 - 本紙張尺度適用中國國家摞準(CNS ) A4規格(ΖΙΟΧΖίΠ公釐) A7 B7 經濟部智暮財產局員工消費合作社印製 五 、發明説明 (9 1 1 覆 蓋 於 T i層上的- — T i Ν 罾 □ 爲協助蝕 刻該金屬層 1 -* 1 1 硬 式 遮 罩 5 10 係 由 諸 如 S i 0 Ν ,氧 ί匕物 ,S i N F( D X 或 其 1 1 任 何 組 合 之 —- 硬 式 遮 罩 材 料 所 形 成 a 在 特 別 有 益 的 實 r·~·ν 請 1 先 1 施 例 中 該 硬 式 遮 罩 係 爲 S i 0 N |以允許無須- -額外的有 閱 1 f 1 機 A R C層便能使用 D U V ( 果 的 紫 外 陳 ) 微影 0 ώ 之 1 在 典 型 的 狀 況 中 > — 有 機 A R C層設置於硬式遮罩 5 10 注 意 1 事 1 與 — 後 續 形 成 之 有 機 光 阻 遮 罩 5 14 之 間 〇 應 注 ;LXi\ 地 是 1 項 真 1 填 1 該 有 機 A RC層係僅爲微影用途所需而設置。 該光阻有機 寫 本 裝 遮 罩 包 含 最 終 將 轉 置 於 金 屬 層 的 金 屬 線 匱 0 然 而 > 在 頁 '-· ί 1 第 — 道 步 驟 中 1 該 光 阻 遮 罩 被 用 以 蝕 刻 穿 經 該 硬 式 遮 罩 1 1 層 以 將 圖 案 轉 置 於 該 硬 式 遮 罩 層 上 » 因 而 形 成 — 硬 式 1 1 遮 罩 〇 在 一 實 施 例 中 1 該 硬 式 遮 罩 包 含 一 S i 〇 2與 S i ON 1 訂 的 雙 層 並 以 使 用 C F 4 /C H F 3/ 氬 氣 的 活 性 離 子 独 刻 製 程 被 1 | 蝕 刻 〇 在 -· 範 例 中 r 該 硬 式 遮 罩 的 R E 係 於 Μ XP 電 韻 -加 1 I 工 系 統 中 被 進 行 ,其係爲 Ap p I i e d Mat e r i a Is, In c . of S a n t a 1 1 J C 1 a r a , C A , 公 司 所 提 供 0 在 第 6 圖 中 > 部 份 的 該 硬 式 遮 1 線 罩 係 以 參 考 數 字 5 I 2 表 示 ϋ 1 I 該 光 阻 遮 罩 接 著 在 傳 統 式 光 阻 剝 除 製 程 中 剝 除 1 諸 如. 1 1 使 用 0 2或 〇 2/ Η 0 作 爲 灰 化 劑 之 電 漿 輔 助 灰 化 0 在 該 方 1 1 法 中 該 光 阻 遮 罩 僅 被 使 用 以 將 硬 式 遮 罩 層 蝕 刻 至 金 屬 1 | 層 〇 光 阻 剝 除 後 的 結 果 係 表 示 於 第 圖 中 〇 1 1 其 次 Ϊ 使 用 — 適 當 的 蝕 刻 物 質 將 該 硬 式 遮 罩 的 圖 案 轉 I 1 置 於 金 屬 層 〇 所 使 用 的 特 殊 蝕 刻 物 質 當 然 取 決 於 包 含 金 1 屬 罾 之 諸 層 的 組 成 〇 該 硬 式 -I 遮 I - 罩 所 擇 的 蝕 刻 物 質 可 將 1 1 1 1 本紙ί長尺度適用中國國家標準(CNS > A4規格(210X297公釐) 457583 A7 B7 經濟部智慧財產局員工消費合作社印製 五1 發明説明(ν 。) 1 i 該 鋁 層 蝕 刻 係 爲 所 冀 ύ 藉 由 範 例 的 方 法 1 包 含 C 1 2的蝕刻 1 1 物 質 已 發 現 適 用 於 蝕 刻 該 含 鋁 層 〇 1 1 根 攄 本 發 明 之 -' 特 性 應 瞭 解 地 臼 疋 , 由 金 屬 蝕 刻 製 程 請 1 先 1 移 除 光 阻 遮 罩 可 對 於 電 漿 輔 助 蝕 刻 製 程 ( 例 如 R I E ) 的 閱 非 等 ί 蝕 刻 向 性 ( 例 如 所 冀 的 垂 直 蝕 刻 縱 剖 面 ) 有 負 面 影 之 響 因 爲 盤 VMS p R基聚合物側壁來保護以抵當遮罩切除。 爲 意 1 1 事 1 維 持 蝕 刻 縱 剖 面 j 根 攄 本 發 明 之 一 實 施 例 之 用 以 蝕 刻 金 項 再 ί ! 屬 層 之 蝕 刻 物 質 源 氣 體 最 好 包 含 至 少 — 種 壁 面 純 化 劑 〇 寫 本 裝 該 壁 面 鋪 化 劑 可 /^3 諸 如 Ν 2,ch 4 > C H F 3 因 此 » 諸 如 C 2/ 頁 、* 1 H C 1/N B C 1 3/C 1 2/N 2 ,B C I 3/C I 2/C Η 4 5 B C 1 3/C 1 2 /N 2/ C Η 4等 1 1 蝕 刻 物 質 可 被 用 以 蝕 刻 含 鋁 層 0 金 屬 蝕 刻 後 所 產 牛 的 結 t 1 果 係 表 示 於 第 8 圖 中 其 表 示 所 形 成 之 金 窗 屬 特 徵 5 16 D I it 藉 由 控 制 壁 面 鈍 化 劑 的 輸 出 流 速 其 得 以 微 調 該 製 程 1 1 以 形 成 足 夠 的 壁 面 鈍 化 物 > 而 無 須 形 成 一 不 適 切 的 厚 壁 1 1 面 鈍 化 物 層 ( 其 難 以 在 後 續 被 移 除 ) 便 可 改 良 蝕 刻 方 向 1 I 性 0 此 係 相 對 於 習 知 技 藝 5 其 中 在 習 知 技 藝 時 極 水 平 i 一良 的 含 碳 聚 合 物 沈 積 係 爲 光 阻 破 片 所 造 成 且 難 以 調 節 〇 確 1 I 信 地 是 諸 如 C C I 2等 含 碳 聚 合 物 預 製 H 的 形 成 在 本 發 明 1 1 中 被 兀 全 消 除 0 藉 減 少 的 聚 △ α 物 較 少 之 造 成 鏽 蝕 的 被 1 1 吸 收 氯 存 在 於 金 屬 線 周 圍 0 1 I 該 薄 層 側 壁 將 降 低 或 最 好 同 時 消 除 金 屬 蝕 刻 後 的 溼 式 1 I 蝕 刻 製 程 需 求 0 即 使 部 份 的 溼 式 蝕 刻 被 要 求 移 除 所 有 的 1 1 壁 面 保 護 ! 但 — 較 短 時 間 或 — 較 少 鏽 蝕 性 的 溼 式 蝕 刻 劑 1 I 便 可 滿 足 0 I 1- 1 1 1 1 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 經濟部智慧財產局員工消費合作社印製 A7 _B7___ 五、發明説明(^ ) 在金屬蝕刻後,諸如電漿保護(使用諸如一Η 20 /0 2電 漿)和/或去離子水淸洗的傳統後處理可被進行"該電.漿 鈍化將淸洗晶圓表面和/或移除任何殘留的氯。其次1額 外的傳統加工可被用以形成使用於諸如電腦或消費性/ 商業性電子等各種電子裝置中的最終1C製品。 特殊範例 在下列的示範性蝕刻中,該含鋁層被蝕刻於T C Ρ ™ 9 6 0 0 SE電駿加工反應器中 > 其係由Lam Research Cor p. of Fremont, California公司購得。雖然根據本發明之特殊 的參數掲示如下,並已被證明適用於無須使用一有機基 光阻遮罩而蝕刻含鋁層|但特定機械與特定基板所需的 精確參數可被改變並可爲熟習本揭示之技藝的人士所獲 得。 在一示範性的蝕刻中,所使用的蝕刻物質爲c I 2/B C 1 3/ N 2 /C H d。在電漿反應器中的壓力約爲1 m T至1 0 0 m T之 間,最好在約3 m T至3 0 m T之間,而在6 m T至1 6 m T之 間則更佳。頂端電壓對偏壓的比例約5 : 1至1 : 5之間,最 好在約3 : 1至]3之間,而I . 5 : 1至〗.·丨.5之間則更佳。 C I 2氣流對B C I 3的比例在約1 2 : 1至1 : 3之間,最好在約 8 Μ至〗:2之間,而6 : 1至1 : 1 . 5之間則更佳。N 2對C 1 2與 B C 1 3總流量的百分比在約0 %至5 0 %之間,最好在約2 % 至3 0 %之間,而在約3 %至2 5 %之間則更佳。C Η 4對 C 1 2與B C 1 3總流量的百分比在約〇 %至2 0 %之間,最好在約 1 %至]〇 %之間,而在約2 %至8 %之間則更佳。該蝕刻亦可 本紙張尺度適用中國國家標率(CNS ) Α4規格(2! 0 X 29:/公釐) I--------ΐ衣------,玎------♦ (請先閱讀背面之注意事項再填寫本頁) 457583 A7 B7 五、發明説明(θ ) 以二道或更多道分離步驟進行(例如中斷、主蝕刻以及 過度蝕刻)。 (請先閱讀背面之注意事項再填寫本頁) 在另一示範性的蝕刻中,所使用的蝕刻物質爲C 1 2/HC丨 / N 2。在電漿反應器中的壓力約爲.1 m T至3 0 m T之間,最 好在約3 m T至2 0 m T之間,而在6 m T至1 6 m T之間貝IJ更 佳。頂端電壓對偏壓的比例約5 : I至1 : 5之間,最好在約 2 : 1至1 : 2之間,而ί : 1至I : 1 . 5之間則更佳。C 1 2氣流對 H C 1氣流的比例在約1 0 : 1至I : 3之間,最好在約8 : 1至 1 : 2之間=而5 : 1至2 : 1之間則更佳。Ν 2對C 1 2與H C 1總 流量的百分比在約1 %至5 0 %之間,最好在約5 %至3 0 % 之間,而在約1 〇 %至2 5 %之間則更佳。該蝕刻亦可以二 道或更多道分離步驟進行(例如中斷、主蝕刻以及過度 蝕刻)。 雖然本發明係以多數個較佳實施例作說明,惟各種改 變、更換與相當者係涵蓋於本發明的範疇中。應注意地 是,執行本發明之方法與設備有許多不同的方式。因此, 下列申請專利範圍係解釋爲包含所有涵蓋於本發明之精 神與範疇中的改變、更換與相當者係爲所冀。 經濟部智慧財產局員工消費合作社印製 符號說明 1 0 4…基板 1 0 6…阻障層 1 〇 8…金屬層 1 1 0…光阻遮罩 1 1 2…阻障/抗反射塗覆層 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X297公釐)
J A7 B7 五、發明説明(4 ) 202A, 202B …聚合物壁面 層 覆^ Μ 射層 遮' 徵 反罩 罩阻徵 特層層/fil遮遮光特層 屬障屬障式式機屬屬 金阻金阻硬硬有金金 層 屬 金 I 批农-- (請先閱讀背面之注意事項再填寫本頁) 腺 經濟部智洛財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) A4規格(2!0X297公釐)

Claims (1)

  1. 經濟部智慧財產局員工消費合作社印製 4 57 5 83 B8 C8 _ D8 六、申請專利範圍 第88115813號「用於降低金屬線之後蝕刻銹蝕的金屬蝕刻法」專利案(90年7月修正) 1‘ 一種用於降低金屬線之後蝕刻銹蝕的金屬蝕刻方法,其 藉安置於一基板上的一金屬層蝕刻來降低在金屬線垂直 表面上的聚合物沈積,該方法包含有: 形成一硬式遮罩層於該金屬層上; 設置一光阻遮罩於該硬式遮罩層上; 使用光阻遮罩以由該硬式遮罩層形成—硬式遮罩.,該硬 式遮罩具有圖案於其中,以在後續的電漿輔助金屬蝕刻 中形成該金屬線; 移除該光阻遮罩; 使用故硬.式遮罩以及含有C!2與至少一鈍化形成學物質 的蝕刻物質源氣體進行該電漿輔助金屬蝕刻,其中該電 發輔助金屬触刻無須在電漿輔助金屬蝕刻期間使用光阻 而降低聚合物沈積的情況下被進行。 2 ·如申請專利範圍第Γ項之方法,其中該進行該電漿輔 助金屬蝕刻包含使用一活性離子蝕刻(RIE)技術蝕刻該 金屬層》 3 -如申請專利範圍第2項之方法,其中該硬式遮罩層包 含至少一Si02層與一SiON層之—^ 6 法 " 方一 之之 項N, 3 超 第1 HHC *-Ε 利 專 請 中 如 少 至 含 包 質 物 法 方。 之一 項之 4 N2 第亥 ls口 圍與 範 1 y C f Η 專垓 ·-" 生円 I 含 申包 D $ 迪a 法。方 I 之之 β 2 J Ν 3 與 第 彳 ] C 圍 Η 範 利 專 請 申 如 少 至 含 包 質 物 學 化 成 形 化 鈍 該 中 其 氣 源 質 物 亥 虫 fri- 該 中 其 學 化 成 形 化 鈍 該 中 其 本紙張尺度適用中画國家標準(CNS)A4規棉(2J0 η 297公楚) 經濟部智慧財產局員工消費合作社印" A8 B8 , C8 DS 六、申請專利範圍 7 .如申請專利範圍第4項之方法,其中該蝕刻物質源氣 體包含該H C 4與該N 2之一。 8 .如申請專利範園第3項之方法,其中該硬式遮罩係使 用爲後續形成於該金屬線上之一絕緣層的一部份。 a —種用於降低金屬線之後蝕刻銹蝕的金屬蝕刻方法*其藉安 置在一基板上之一金屬層蝕刻之金屬線繡蝕,該方物包含有: 設置該具有金屬層於其上的基板,該金屬層爲包含至少 二層具有相異電化學性質的層; 形成一硬式遮罩層於該金屬層上;’ , 設置一光阻遮罩於該硬式遮罩層上; 使用該·光阻遮罩以由該硬式遮罩層彤成一硬式遮罩,該硬 式遮罩具有圖案於其中,以在後續的電漿輔助金屬蝕刻 中形成金屬線; 移除該光阻遮罩; 使用該硬式遮罩以及含有cI 2與至少一鈍化形成學物質 的蝕刻物質源氣體進行該電漿輔助金屬蝕刻,其中該電 漿輔助金屬蝕刻無須在電漿輔助金屬蝕刻期間使用光阻 降低聚合物沈積的情況下被進行;以及 進行一濕式蝕刻,以移除電漿輔助金屬蝕刻期間所形成 的聚合物側壁丨該濕式蝕刻係於硬式遮罩安置於金屬線 上時進行,以降低因濕式蝕刻期間該至少二金屬層間的 電解反應所造成的鏽蝕。 1 〇 .如申請專利範圍第9項之方法,其中該至少二層之_ 代表一T i N層。 本紙張尺度適用争國國家標準(CNS)A4規格(2]0 X 297公楚) -------------裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 4 5 7 5 8 3 ' C8 DS六、申請專利範圍 1 1 .如申請專利範圍第1 〇項之方法,其中該另一個至少 二層之一代表_ '一含銘層- ]2 .如申請專利範圍第9項之方法,其中該側壁鈍化化學 物質爲N 2, C Η 4以及C H F 3之一。 垃一種用於降低金屬,線之後蝕刻銹蝕的金屬蝕刻方法,其藉 由一金屬層蝕刻之經蝕刻的金屬特徵的濕式淸洗期間的繡 蝕,進行該濕式淸洗,以至少移除在經蝕刻金屬特徵垂直 表面上之側壁鈍化物與聚合物沈積之一,該方法包含有: 經濟部智慧財產局員工消費合作杜印製 刻rIli。 使 I 劑 行 使 蝕 該經中須 用 化 進 罩。 該 中該液無 使 鈍 該 遮份 , 其少 溶刻 刻 _s在 式部 層 ,減刻蝕 蝕 侧 有 硬 一 屬 洗以飾該 該 該 含 該 金 淸:式中 中 中 包 中層 該 式面濕其 其 其 尙 其緣 刻 濕表的, 絕 蝕 行上用法 法劑法 法化法一 :中及進的使方 方化方。方鈍方之 上室以下徵所之 之鈍之 I 之獎之上18 層腔;.況特刻項 項壁項之項電項線. 屬工徵情屬蝕1314側15F315IS3屬 金加特--¾金式第"第 I 第CH第行第金 該漿屬畢芴濕圍行圍含圍 圍進圍該 於電金遮触於範進範包範及範前範於 罩的的式經露利罩利其利4^利之利成 遮罩荧硬該曝專遮專’專CH專刻專形 式遮ii除蓋徵請阻請質請25請触請續 硬式經移覆特申光申物申-N申式申後 I 硬該須罩屬如 | 如刻如爲如濕如爲 置用成無遮金.用.蝕.係 該.用 設使形在式刻1415161718 --------------裝—— , i (請先閱讀背面之注意事項再瑱裏本頁) 訂. -線. 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 六、申請專利範圍 第 圍 範 y S 矛 專少。 fi 至成 !ma U | /申含形 如包所 .由料 9 ο S AS B8 C6 D8 法 方 之 項 X ο F 或 Ν S Ν 〇 係材 罩罩 遮遮 式式 硬硬 該的 中一 其之 --------------東---(請先閱讀背面之注意事項再填寫本頁) TJ f -γ6 •錦 經濟部智慧財產居員工消費合作社印製 本紙張尺度適用中國國家標準(CNSM4規柊(2]〇χ 297公发)
TW088115813A 1998-09-15 2000-01-10 Metallization etching techniques for reducing post-etch corrosion of metal lines TW457583B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/153,390 US6177353B1 (en) 1998-09-15 1998-09-15 Metallization etching techniques for reducing post-etch corrosion of metal lines

Publications (1)

Publication Number Publication Date
TW457583B true TW457583B (en) 2001-10-01

Family

ID=22547020

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088115813A TW457583B (en) 1998-09-15 2000-01-10 Metallization etching techniques for reducing post-etch corrosion of metal lines

Country Status (7)

Country Link
US (1) US6177353B1 (zh)
EP (1) EP0987745B1 (zh)
JP (1) JP4690512B2 (zh)
KR (1) KR100676995B1 (zh)
CN (1) CN1146967C (zh)
DE (1) DE69935100T2 (zh)
TW (1) TW457583B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8748323B2 (en) 2008-07-07 2014-06-10 Macronix International Co., Ltd. Patterning method
TWI812762B (zh) * 2018-07-30 2023-08-21 日商東京威力科創股份有限公司 處理被處理體之方法、處理裝置及處理系統

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999046810A1 (fr) * 1998-03-12 1999-09-16 Hitachi, Ltd. Procede permettant de traiter la surface d'un echantillon
KR100283425B1 (ko) * 1998-09-24 2001-04-02 윤종용 반도체소자의금속배선형성공정및그시스템
US6399508B1 (en) * 1999-01-12 2002-06-04 Applied Materials, Inc. Method for metal etch using a dielectric hard mask
JP3257533B2 (ja) * 1999-01-25 2002-02-18 日本電気株式会社 無機反射防止膜を使った配線形成方法
US6291361B1 (en) * 1999-03-24 2001-09-18 Conexant Systems, Inc. Method and apparatus for high-resolution in-situ plasma etching of inorganic and metal films
DE10062639A1 (de) * 2000-12-15 2002-07-04 Infineon Technologies Ag Verfahren zur Erzeugung von Leiterbahnen
US6576562B2 (en) * 2000-12-15 2003-06-10 Kabushiki Kaisha Toshiba Manufacturing method of semiconductor device using mask pattern having high etching resistance
TWI243404B (en) * 2001-05-24 2005-11-11 Lam Res Corp Applications of oxide hardmasking in metal dry etch processors
KR100402239B1 (ko) * 2001-06-30 2003-10-17 주식회사 하이닉스반도체 반도체소자의 금속 게이트 형성방법
SG96644A1 (en) * 2001-09-11 2003-06-16 Chartered Semiconductor Mfg Etch/clean process for integrated circuit pad metal
KR100464430B1 (ko) * 2002-08-20 2005-01-03 삼성전자주식회사 하드 마스크를 이용한 알루미늄막 식각 방법 및 반도체소자의 배선 형성 방법
KR100478498B1 (ko) * 2003-01-30 2005-03-28 동부아남반도체 주식회사 반도체 소자의 금속 배선 형성 방법
US20040171272A1 (en) * 2003-02-28 2004-09-02 Applied Materials, Inc. Method of etching metallic materials to form a tapered profile
EP1475848B1 (en) * 2003-05-07 2006-12-20 STMicroelectronics S.r.l. Process for defining a chalcogenide material layer, in particular in a process for manufacturing phase change memory cells
KR100523141B1 (ko) * 2003-07-18 2005-10-19 매그나칩 반도체 유한회사 반도체 소자의 금속 배선층 형성방법
US20060169968A1 (en) * 2005-02-01 2006-08-03 Thomas Happ Pillar phase change memory cell
JP5110831B2 (ja) * 2006-08-31 2012-12-26 キヤノン株式会社 光電変換装置及び撮像システム
US20080094885A1 (en) * 2006-10-24 2008-04-24 Macronix International Co., Ltd. Bistable Resistance Random Access Memory Structures with Multiple Memory Layers and Multilevel Memory States
US20100003828A1 (en) * 2007-11-28 2010-01-07 Guowen Ding Methods for adjusting critical dimension uniformity in an etch process with a highly concentrated unsaturated hydrocarbon gas
US9683305B2 (en) * 2011-12-20 2017-06-20 Apple Inc. Metal surface and process for treating a metal surface
US8859418B2 (en) 2012-01-11 2014-10-14 Globalfoundries Inc. Methods of forming conductive structures using a dual metal hard mask technique
CN102723273B (zh) * 2012-05-28 2015-03-11 上海华力微电子有限公司 一种扩大铝线干法刻蚀腐蚀缺陷工艺窗口的方法
CN102820261A (zh) * 2012-08-22 2012-12-12 上海宏力半导体制造有限公司 铝刻蚀的方法
JP2015056578A (ja) * 2013-09-13 2015-03-23 株式会社東芝 半導体装置の製造方法
US9633867B2 (en) * 2015-01-05 2017-04-25 Lam Research Corporation Method and apparatus for anisotropic tungsten etching
US9576811B2 (en) 2015-01-12 2017-02-21 Lam Research Corporation Integrating atomic scale processes: ALD (atomic layer deposition) and ALE (atomic layer etch)
CN104658905B (zh) * 2015-02-27 2018-01-05 深圳市华星光电技术有限公司 一种刻蚀方法及基板
US9806252B2 (en) 2015-04-20 2017-10-31 Lam Research Corporation Dry plasma etch method to pattern MRAM stack
US9870899B2 (en) * 2015-04-24 2018-01-16 Lam Research Corporation Cobalt etch back
US9972504B2 (en) 2015-08-07 2018-05-15 Lam Research Corporation Atomic layer etching of tungsten for enhanced tungsten deposition fill
US10096487B2 (en) 2015-08-19 2018-10-09 Lam Research Corporation Atomic layer etching of tungsten and other metals
US9984858B2 (en) 2015-09-04 2018-05-29 Lam Research Corporation ALE smoothness: in and outside semiconductor industry
US10229837B2 (en) 2016-02-04 2019-03-12 Lam Research Corporation Control of directionality in atomic layer etching
US10727073B2 (en) 2016-02-04 2020-07-28 Lam Research Corporation Atomic layer etching 3D structures: Si and SiGe and Ge smoothness on horizontal and vertical surfaces
US9991128B2 (en) 2016-02-05 2018-06-05 Lam Research Corporation Atomic layer etching in continuous plasma
US10269566B2 (en) 2016-04-29 2019-04-23 Lam Research Corporation Etching substrates using ale and selective deposition
US9837312B1 (en) 2016-07-22 2017-12-05 Lam Research Corporation Atomic layer etching for enhanced bottom-up feature fill
US10566212B2 (en) 2016-12-19 2020-02-18 Lam Research Corporation Designer atomic layer etching
US10559461B2 (en) 2017-04-19 2020-02-11 Lam Research Corporation Selective deposition with atomic layer etch reset
US9997371B1 (en) 2017-04-24 2018-06-12 Lam Research Corporation Atomic layer etch methods and hardware for patterning applications
US10832909B2 (en) 2017-04-24 2020-11-10 Lam Research Corporation Atomic layer etch, reactive precursors and energetic sources for patterning applications
CN111937122A (zh) 2018-03-30 2020-11-13 朗姆研究公司 难熔金属和其他高表面结合能材料的原子层蚀刻和平滑化
CN114156178A (zh) * 2020-09-04 2022-03-08 中芯集成电路(宁波)有限公司 半导体结构的形成方法
CN115938937B (zh) * 2023-03-09 2023-06-09 合肥晶合集成电路股份有限公司 半导体结构及其制备方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6033367A (ja) * 1983-08-04 1985-02-20 Nec Corp アルミニウムのドライエッチング方法
US5211804A (en) 1990-10-16 1993-05-18 Oki Electric Industry, Co., Ltd. Method for dry etching
DE4107006A1 (de) * 1991-03-05 1992-09-10 Siemens Ag Verfahren zum anisotropen trockenaetzen von aluminium bzw. aluminiumlegierungen enthaltenden leiterbahnebenen in integrierten halbleiterschaltungen
US5270254A (en) * 1991-03-27 1993-12-14 Sgs-Thomson Microelectronics, Inc. Integrated circuit metallization with zero contact enclosure requirements and method of making the same
JPH05166756A (ja) * 1991-12-12 1993-07-02 Hitachi Ltd エッチング装置
US5387556A (en) * 1993-02-24 1995-02-07 Applied Materials, Inc. Etching aluminum and its alloys using HC1, C1-containing etchant and N.sub.2
US5573973A (en) * 1993-03-19 1996-11-12 National Semiconductor Corporation Integrated circuit having a diamond thin film trench arrangement as a component thereof and method
JP3161888B2 (ja) * 1993-09-17 2001-04-25 株式会社日立製作所 ドライエッチング方法
US5545289A (en) 1994-02-03 1996-08-13 Applied Materials, Inc. Passivating, stripping and corrosion inhibition of semiconductor substrates
JP2861785B2 (ja) 1994-02-15 1999-02-24 日本電気株式会社 半導体装置の配線の形成方法
JPH07249607A (ja) * 1994-03-14 1995-09-26 Fujitsu Ltd 半導体装置の製造方法
US5779926A (en) * 1994-09-16 1998-07-14 Applied Materials, Inc. Plasma process for etching multicomponent alloys
US5633424A (en) * 1994-12-29 1997-05-27 Graves; Clinton G. Device and methods for plasma sterilization
JP3353524B2 (ja) * 1995-03-22 2002-12-03 ソニー株式会社 接続孔を形成する工程を有する半導体装置の製造方法
US5585285A (en) * 1995-12-06 1996-12-17 Micron Technology, Inc. Method of forming dynamic random access memory circuitry using SOI and isolation trenches
US5654233A (en) * 1996-04-08 1997-08-05 Taiwan Semiconductor Manufacturing Company Ltd Step coverage enhancement process for sub half micron contact/via
US5827437A (en) * 1996-05-17 1998-10-27 Lam Research Corporation Multi-step metallization etch
US5741741A (en) * 1996-05-23 1998-04-21 Vanguard International Semiconductor Corporation Method for making planar metal interconnections and metal plugs on semiconductor substrates
JP3112832B2 (ja) * 1996-05-30 2000-11-27 日本電気株式会社 半導体装置の製造方法
US5792687A (en) * 1996-08-01 1998-08-11 Vanguard International Semiconductor Corporation Method for fabricating high density integrated circuits using oxide and polysilicon spacers
US5976986A (en) * 1996-08-06 1999-11-02 International Business Machines Corp. Low pressure and low power C12 /HC1 process for sub-micron metal etching
JP3258240B2 (ja) * 1996-09-10 2002-02-18 株式会社日立製作所 エッチング方法
JP3006508B2 (ja) * 1996-10-15 2000-02-07 日本電気株式会社 アルミニウム膜又はアルミニウム合金膜のエッチング方法
US5801082A (en) * 1997-08-18 1998-09-01 Vanguard International Semiconductor Corporation Method for making improved shallow trench isolation with dielectric studs for semiconductor integrated circuits
KR100255663B1 (ko) * 1997-12-11 2000-05-01 윤종용 알루미늄막의 식각방법 및 반도체장치의 배선층 형성방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8748323B2 (en) 2008-07-07 2014-06-10 Macronix International Co., Ltd. Patterning method
TWI812762B (zh) * 2018-07-30 2023-08-21 日商東京威力科創股份有限公司 處理被處理體之方法、處理裝置及處理系統

Also Published As

Publication number Publication date
DE69935100D1 (de) 2007-03-29
US6177353B1 (en) 2001-01-23
JP2000323483A (ja) 2000-11-24
DE69935100T2 (de) 2007-12-13
KR100676995B1 (ko) 2007-01-31
CN1146967C (zh) 2004-04-21
EP0987745B1 (en) 2007-02-14
JP4690512B2 (ja) 2011-06-01
KR20000023166A (ko) 2000-04-25
EP0987745A1 (en) 2000-03-22
CN1270415A (zh) 2000-10-18

Similar Documents

Publication Publication Date Title
TW457583B (en) Metallization etching techniques for reducing post-etch corrosion of metal lines
TW457584B (en) Mechanism for etching a silicon layer in a plasma processing chamber to form deep openings
EP0078224B1 (en) Inhibiting corrosion of aluminium metallization
TWI393997B (zh) 用於蝕刻基板上之低k介電層的方法、半導體裝置以及用於在低k介電層中形成特徵的設備
TW201246360A (en) Wiggling control for pseudo-hardmask
CN108231553A (zh) 薄膜晶体管的制作方法及阵列基板的制作方法
TW388937B (en) Method for etching platinum
EP0924753A2 (en) Etching method
TW434454B (en) Etching process for organic anti-reflective coating
TW460617B (en) Method for removing carbon contamination on surface of semiconductor substrate
Fulton et al. New approach to electron beam lithography
US20180331044A1 (en) Semiconductor device and fabrication method thereof
TW524891B (en) Methods of preventing post-etch corrosion of an aluminum neodymium-containing layer
US7435681B2 (en) Methods of etching stacks having metal layers and hard mask layers
KR100484896B1 (ko) 금속 식각 공정 시 금속 부식 방지 방법
JPH03286578A (ja) ニオブ膜エッチング用アルミニウムマスクの加工方法
JP2004103680A (ja) コンタクトホールの形成方法及び液晶表示装置
JP2004178839A (ja) 補助電極の形成方法
JP2001332510A (ja) 半導体装置およびその製造方法
KR100568098B1 (ko) 금속 패턴 형성 방법
KR950014943B1 (ko) 금속층 식각시 생성된 실리콘 잔류물 제거방법
KR20030091452A (ko) 피팅 현상을 방지하는 패턴 형성 방법
KR100248345B1 (ko) 반도체 소자의 금속 배선 형성 방법
JPS6314190A (ja) Ito膜上に薄膜を形成する方法
KR950006341B1 (ko) 금속배선 형성방법

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees