JP2015056578A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2015056578A
JP2015056578A JP2013190235A JP2013190235A JP2015056578A JP 2015056578 A JP2015056578 A JP 2015056578A JP 2013190235 A JP2013190235 A JP 2013190235A JP 2013190235 A JP2013190235 A JP 2013190235A JP 2015056578 A JP2015056578 A JP 2015056578A
Authority
JP
Japan
Prior art keywords
etching
semiconductor device
gas
film
dry etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013190235A
Other languages
English (en)
Inventor
知之 井口
Tomoyuki Iguchi
知之 井口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2013190235A priority Critical patent/JP2015056578A/ja
Priority to TW102147283A priority patent/TW201511123A/zh
Priority to US14/202,795 priority patent/US20150079800A1/en
Publication of JP2015056578A publication Critical patent/JP2015056578A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】シリコン含有アルミニウム膜を含む半導体装置を高い形状精度で製造できる半導体装置の製造方法を提供する。【解決手段】実施形態に係る半導体装置の製造方法は、シリコンを含有したアルミニウム膜に対して、ハロゲンを含む第１のエッチングガスを用いてドライエッチングを施すことにより、前記アルミニウム膜を薄くする第１のエッチング工程と、前記アルミニウム膜に対して、不活性ガスを含む第２のエッチングガスを用いてドライエッチングを施す第２のエッチング工程と、を備える。【選択図】図１

Description

本発明の実施形態は、半導体装置の製造方法に関する。
半導体装置の電極パッドとして、ボンディング性及び信頼性の観点から、シリコンを含むアルミニウム膜が多用されている。このようなシリコン含有アルミニウム膜は、ドライエッチングによって加工されることが多い。
特開２０１１−２４９４３８号公報
本発明の目的は、シリコン含有アルミニウム膜を含む半導体装置を高い形状精度で製造できる半導体装置の製造方法を提供することである。
実施形態に係る半導体装置の製造方法は、シリコンを含有したアルミニウム膜に対して、ハロゲンを含む第１のエッチングガスを用いてドライエッチングを施すことにより、前記アルミニウム膜を薄くする第１のエッチング工程と、前記アルミニウム膜に対して、不活性ガスを含む第２のエッチングガスを用いてドライエッチングを施す第２のエッチング工程と、を備える。
（ａ）〜（ｃ）は、第１の実施形態に係る半導体装置の製造方法を例示する断面図である。 （ａ）〜（ｃ）は、比較例に係る半導体装置の製造方法を例示する断面図である。 横軸にサンプルをとり、縦軸に表面粗さをとって、実施形態の効果を例示するグラフ図である。 （ａ）は比較例に係るサンプルのＳＥＭ（scanning electron microscope：走査型電子顕微鏡）写真であり、（ｂ）は実施例に係るサンプルのＳＥＭ写真である。
（第１の実施形態）
以下、図面を参照しつつ、本発明の実施形態について説明する。
先ず、第１の実施形態について説明する。
図１（ａ）〜（ｃ）は、本実施形態に係る半導体装置の製造方法を例示する断面図である。
先ず、図１（ａ）に示すように、シリコンウェーハ１上に、例えばＣＶＤ（chemical vapor deposition：化学気相成長）法によって、シリコン酸化物（ＳｉＯ）からなる層間絶縁膜２を例えば３００ｎｍの厚さに形成する。次に、シリコン含有アルミニウム膜３（以下、「ＡｌＳｉ膜３」ともいう）をスパッタリングによって形成する。ＡｌＳｉ膜３の主成分はアルミニウム（Ａｌ）であり、例えば１質量％のシリコン（Ｓｉ）を含有している。ＡｌＳｉ膜３の厚さは例えば３〜５μｍとし、例えば、４μｍとする。このとき、ＡｌＳｉ膜３をリフローさせて被覆率を向上させるために、ＡｌＳｉ膜３のスパッタリングは、シリコンウェーハ１を加熱しながら行う。このときの温度は、例えば４５５℃未満、例えば４３０℃程度とする。これにより、ＡｌＳｉ膜３内にはシリコンが析出し、シリコンからなるノジュール４が形成される。ノジュール４の最大直径は、例えば、数百ｎｍ程度である。つまり、ノジュール４の最大厚さ（最大高さ）は数百ｎｍ程度である。次に、ＡｌＳｉ膜３上にフォトレジスト材料を塗布し、リソグラフィ法によってパターニングすることにより、レジストマスク５を形成する。
次に、図１（ｂ）に示すように、レジストマスク５をマスクとして、第１のドライエッチングを施す。このとき、エッチングガスとして、ハロゲン、例えば、塩素を含むガスを使用する。この第１のドライエッチングは、レジストマスク５によって覆われていない開口領域７において、ＡｌＳｉ膜３が完全に消失するまでは行わず、その手前で停止させる。このとき、ＡｌＳｉ膜３の残膜厚さｔは、予想されるノジュール４の最大厚さよりも十分に厚くすることが好ましい。例えば、ＡｌＳｉ膜３の残膜厚さｔは、３００ｎｍ以上とする。
一例では、エッチングガスとして、塩素ガス（Ｃｌ２）と三塩化ホウ素ガス（ＢＣｌ３）の混合ガスを使用する。塩素ガス（Ｃｌ２）の流量を１００ｓｃｃｍとし、三塩化ホウ素ガス（ＢＣｌ３）の流量を１００ｓｃｃｍとし、圧力を０．１Ｐａとし、電力を（Ｓｏｕｒｃｅ／Ｂｉａｓ）＝（１０００／２００Ｗ）とする。この条件で、シリコンを含まない純アルミニウム膜に換算して２．５μｍ相当の時間、エッチングを実施する。
次に、図１（ｃ）に示すように、エッチングガスを切り替えて、第２のドライエッチングを行う。このとき、エッチングガスとして、不活性ガス及びハロゲンガスの混合ガスを用いる。ハロゲンガスとしては、例えば、塩素ガスを使用する。また、不活性ガスとしては、例えば、アルゴンガス（Ａｒ）を使用する。なお、不活性ガスとして、窒素ガス（Ｎ２）を使用してもよい。この第２のドライエッチングは、開口領域７において、ＡｌＳｉ膜３が完全に消失するまで行い、層間絶縁膜２の上面２ａを露出させる。エッチングガス全体に占める不活性ガスの流量比は、標準状態の体積で、例えば、３０〜７５％とする。
一例では、エッチングガスとして、アルゴンガス（Ａｒ）と塩素ガス（Ｃｌ２）の混合ガスを使用する。アルゴンガス（Ａｒ）の流量を８０ｓｃｃｍとし、塩素ガス（Ｃｌ２）の流量を４０ｓｃｃｍとし、圧力を１．５Ｐａとし、電力を（Ｓｏｕｒｃｅ／Ｂｉａｓ）＝１０００／２００Ｗとする。この条件で、シリコンを含まない純アルミニウム膜に換算して２．０μｍ相当の時間、エッチングを実施する。
なお、第１のドライエッチングのエッチングガスにも、不活性ガスを混入させてもよい。但し、第１のドライエッチングのエッチングガスにおける不活性ガスの流量比は、第２のドライエッチングのエッチングガスにおける不活性ガスの流量比よりも低くする。
第２のドライエッチングにおいては、アルミニウムからなる母材と共に、シリコンからなるノジュール４もエッチングされて消失する。また、開口領域７において、層間絶縁膜２の上層部分が少し掘り込まれる。但し、層間絶縁膜２の上面２ａにおいて、ノジュール４の痕跡は小さい。
以後、必要な処理を施すことにより、半導体装置が製造される。本実施形態に係る半導体装置は、例えば電力用半導体装置であり、ＡｌＳｉ膜３はその電極パッドを構成する膜である。電極パッドを純アルミニウム膜ではなく、シリコン含有アルミニウム膜によって構成することにより、電極パッドのボンディング性及び信頼性が向上する。
次に、本実施形態の動作及び効果について説明する。
本実施形態においては、図１（ｂ）に示す第１のドライエッチングによって、開口領域７内に位置するＡｌＳｉ膜３を途中までエッチングする。このとき、エッチングにはハロゲンガスが含まれているため、ＡｌＳｉ膜３は主として化学的反応によってエッチングされる。また、アルミニウムは、シリコンに対して選択的にエッチングされる。
そして、図１（ｃ）に示す第２のドライエッチングによって、ＡｌＳｉ膜３の残部をエッチングする。第２のドライエッチングにおいては、エッチングガスに不活性ガスが含まれているため、ＡｌＳｉ膜３は化学的反応と共に物理的なスパッタによってもエッチングされる。このため、シリコンもアルミニウムと同等なエッチング速度でエッチングされる。これにより、ＡｌＳｉ膜３に含まれるノジュール４も母材と共に消失する。
この結果、開口領域７における層間絶縁膜２の上面２ａには、ノジュール４の形状はあまり反映されず、平坦になる。このようにして、本実施形態によれば、エッチング後の下地の表面を平坦に仕上げることができ、シリコン含有アルミニウム膜を含む半導体装置を高い形状精度で製造することができる。この結果、製造後の半導体装置において、形状不良が発生しにくくなり、形状不良に起因した特性不良も発生しにくくなる。
また、第２のドライエッチングに先立って第１のドライエッチングを施すことにより、レジストマスク５を残しつつ、開口領域７におけるＡｌＳｉ膜３の大部分を高いエッチング速度で加工することができる。これにより、ＡｌＳｉ膜３を効率的に加工することができ、半導体装置を高い生産性で製造することができる。
これに対して、仮に、第１のドライエッチングを行わず、第２のドライエッチングのみによってＡｌＳｉ膜３を加工しようとすると、第２のドライエッチングは第１のドライエッチングよりもエッチング速度が低いため、エッチング時間が長くなる。このため、半導体装置の生産性が低下する。また、ＡｌＳｉ膜３の加工が終了するまで、レジストマスク５を残留させることが困難である。
更に、本実施形態においては、第２のドライエッチングにおいて、エッチングガスにハロゲンガスを含有させている。これにより、ＡｌＳｉ膜３を、不活性ガスによるスパッタ効果と共にハロゲンによる化学的反応によっても加工することができるため、第２のドライエッチングのエッチング速度を高くすることができる。
なお、本実施形態においては、層間絶縁膜２とＡｌＳｉ膜３との間に、例えばチタン窒化物（ＴｉＮ）からなるバリア層を設けてもよい。このバリア層は、第２のドライエッチングにおいて、層間絶縁膜２に対して選択的にエッチングされて、開口領域７から除去される。
（比較例）
次に、比較例について説明する。
本比較例においては、前述の第２のトライエッチングを行わず、第１のドライエッチングのみにより、ＡｌＳｉ膜３を加工する。
図２（ａ）〜（ｃ）は、本比較例に係る半導体装置の製造方法を例示する断面図である。
図２（ａ）に示すように、本比較例においても、シリコンウェーハ１上に層間絶縁膜２を形成し、その上にシリコン含有アルミニウム膜（ＡｌＳｉ膜）３を形成し、レジストマスク５を形成する。ＡｌＳｉ膜３中には、シリコンからなるノジュール４が析出する。
図２（ｂ）に示すように、レジストマスク５をマスクとして、前述の第１のドライエッチングを施すことにより、開口領域７内のＡｌＳｉ膜３を除去する。一例では、シリコンを含まない純アルミニウム膜に換算して４．５μｍ相当の時間、エッチングを実施する。このとき、シリコンに対してアルミニウムが優先的にエッチングされるため、アルミニウム部分を除去した後に、層間絶縁膜２上にノジュール４が残留する。
図２（ｃ）に示すように、層間絶縁膜２上のノジュール４を除去しようとして、第１のドライエッチングをさらに継続すると、ノジュール４は除去されるものの、層間絶縁膜２におけるノジュール４によって覆われていない部分が掘り込まれてしまい、層間絶縁膜２の上面２ａにノジュール４の形態が転写されてしまう。このため、層間絶縁膜２の上面２ａの平坦性が低くなる。
従って、仮に、図２（ｂ）に示す状態で第１のドライエッチングを停止して、後工程に移行すると、後工程においてノジュール４が剥がれてしまい、不具合の原因となる。また、図２（ｃ）に示す状態まで第１のドライエッチングを行った後、後工程に移行すると、層間絶縁膜２の上面２ａの凹凸に起因して、後工程で被覆される膜の被覆率が低下し、不具合の原因となる。このように、本比較例においては、シリコン含有アルミニウム膜を含む半導体装置を高い形状精度で製造することが困難である。
（試験例）
図３は、横軸にサンプルをとり、縦軸に表面粗さをとって、実施形態の効果を例示するグラフ図である。
図４（ａ）は、比較例に係るサンプルのＳＥＭ写真であり、（ｂ）は実施例に係るサンプルのＳＥＭ写真である。
本試験例においては、前述の実施形態に係る方法及び比較例に係る方法をそれぞれ実施し、層間絶縁膜の上面の表面粗さを比較した。エッチング条件は、上述の実施形態において例示した条件とした。そして、シリコンウェーハ１の中央部における一辺の長さが０．１ｍｍの正方形の領域について、層間絶縁膜２の上面２ａの表面粗さ（平均粗さＲａ）を、ＡＦＭ（Atomic Force Microscope：原子間力顕微鏡）によって測定した。その結果を図３に示す。また、エッチング後の表面を、ＳＥＭにより観察した。その結果を図４（ａ）及び（ｂ）に示す。
図３に示すように、本実施形態の実施例は、比較例と比較して、シリコン含有アルミニウム膜をエッチング加工した際に、下地表面の表面粗さ（Ｒａ）が小さく、平坦性が高かった。
また、図４（ａ）に示すように、比較例のサンプルにおいては、エッチング後に、層間絶縁膜２上にノジュール４が大量に残留していた。一方、図４（ｂ）に示すように、本実施形態の実施例のサンプルにおいては、ノジュール４は観察されなかった。
（第２の実施形態）
次に、第２の実施形態について説明する。
本実施形態においては、図１（ａ）に示すＡｌＳｉ膜３を形成する工程において、シリコンウェーハ１の加熱温度を、第１の実施形態よりも高くする。例えば、第１の実施形態においては４５５℃未満の温度としたが、本実施形態においては４５５℃以上の温度とし、例えば４８０℃程度とする。これにより、ＡｌＳｉ膜３がより効果的にリフローされ、ＡｌＳｉ膜３の上面の平坦性を向上させることができる。しかしながら、高温でリフローしているため、第１の実施形態と比較して、ノジュール４が大きく成長してしまう。
そこで、本実施形態においては、図１（ｃ）に示す第２のドライエッチングにおいて、第１のドライエッチングよりもバイアスパワーを高くする。バイアスパワーは、第１のドライエッチングから第２のドライエッチングに移行するとき、すなわち、エッチングガスを切り替えるときに一気に増加させてもよく、第２のドライエッチングに移行した後、段階的に増加させてもよく、連続的に増加させてもよい。これにより、前述の第１の実施形態よりもスパッタ性が向上するため、より大きなノジュール４を消失させることができ、層間絶縁膜２の上面２ａを平坦に形成することができる。
なお、本実施形態においては、ノジュール４がエッチング前のＡｌＳｉ膜３の厚さに近いサイズまで大きくなる場合もある。この場合は、ノジュール４の一部分がＡｌＳｉ膜３の上面から突出した時点で第１のドライエッチングを停止し、第２のドライエッチングに移行してもよい。
このように、本実施形態によれば、開口領域７における層間絶縁膜２の上面２ａの平坦性を担保しつつ、開口領域７以外の領域において、ＡｌＳｉ膜３の上面の平坦性を向上させることができる。本実施形態における上記以外の製造方法及び効果は、前述の第１の実施形態と同様である。
なお、前述の第１及び第２の実施形態においては、開口領域７においてＡｌＳｉ膜３が消失したときに、第２のドライエッチングを停止する例を示したが、開口領域７においてＡｌＳｉ膜３が消失した後、しばらく第２のドライエッチングを継続し、オーバーエッチングしてもよい。
以上説明した実施形態によれば、シリコン含有アルミニウム膜を含む半導体装置を高い形状精度で製造できる半導体装置の製造方法を実現することができる。
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明及びその等価物の範囲に含まれる。
１：シリコンウェーハ、２：層間絶縁膜、２ａ：上面、３：シリコン含有アルミニウム膜（ＡｌＳｉ膜）、４：ノジュール、５：レジストマスク、７：開口領域、ｔ：残膜厚さ

Claims (8)

  1. シリコンを含有したアルミニウム膜に対して、ハロゲンを含む第１のエッチングガスを用いてドライエッチングを施すことにより、前記アルミニウム膜を薄くする第１のエッチング工程と、
    前記アルミニウム膜に対して、不活性ガスを含む第２のエッチングガスを用いてドライエッチングを施す第２のエッチング工程と、
    を備えた半導体装置の製造方法。
  2. 前記第２のエッチングガスはハロゲンを含む請求項１記載の半導体装置の製造方法。
  3. 前記第１のエッチングガスは不活性ガスも含み、
    前記第１のエッチングガスにおける不活性ガスの流量比は、前記第２のエッチングガスにおける不活性ガスの流量比よりも低い請求項１または２に記載の半導体装置の製造方法。
  4. 前記ハロゲンは塩素である請求項１〜３のいずれか１つに記載の半導体装置の製造方法。
  5. 前記不活性ガスはアルゴンである請求項１〜４のいずれか１つに記載の半導体装置の製造方法。
  6. 前記不活性ガスは窒素である請求項１〜４のいずれか１つに記載の半導体装置の製造方法。
  7. 前記アルミニウム膜は、シリコンのノジュールを含み、
    前記第１のエッチング工程の終了後、前記第２のエッチング工程の開始前において、前記アルミニウム膜の厚さは、前記ノジュールの最大厚さ以上である請求項１〜６のいずれか１つに記載の半導体装置の製造方法。
  8. 前記第２のエッチング工程におけるバイアスパワーを、前記第１のエッチング工程におけるバイアスパワーよりも高くする請求項１〜７のいずれか１つに記載の半導体装置の製造方法。
JP2013190235A 2013-09-13 2013-09-13 半導体装置の製造方法 Pending JP2015056578A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013190235A JP2015056578A (ja) 2013-09-13 2013-09-13 半導体装置の製造方法
TW102147283A TW201511123A (zh) 2013-09-13 2013-12-19 半導體裝置之製造方法
US14/202,795 US20150079800A1 (en) 2013-09-13 2014-03-10 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013190235A JP2015056578A (ja) 2013-09-13 2013-09-13 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2015056578A true JP2015056578A (ja) 2015-03-23

Family

ID=52668323

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013190235A Pending JP2015056578A (ja) 2013-09-13 2013-09-13 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US20150079800A1 (ja)
JP (1) JP2015056578A (ja)
TW (1) TW201511123A (ja)

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5217570A (en) * 1991-01-31 1993-06-08 Sony Corporation Dry etching method
US5175125A (en) * 1991-04-03 1992-12-29 Chartered Semiconductor Manufacturing Ltd. Pte Method for making electrical contacts
US5350488A (en) * 1992-12-10 1994-09-27 Applied Materials, Inc. Process for etching high copper content aluminum films
US5387556A (en) * 1993-02-24 1995-02-07 Applied Materials, Inc. Etching aluminum and its alloys using HC1, C1-containing etchant and N.sub.2
US5308786A (en) * 1993-09-27 1994-05-03 United Microelectronics Corporation Trench isolation for both large and small areas by means of silicon nodules after metal etching
US5374583A (en) * 1994-05-24 1994-12-20 United Microelectronic Corporation Technology for local oxidation of silicon
US5779926A (en) * 1994-09-16 1998-07-14 Applied Materials, Inc. Plasma process for etching multicomponent alloys
JPH08274073A (ja) * 1995-03-31 1996-10-18 Sony Corp アルミニウム系金属膜のエッチング方法
US5641382A (en) * 1996-02-02 1997-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Method to remove residue of metal etch
US6090717A (en) * 1996-03-26 2000-07-18 Lam Research Corporation High density plasma etching of metallization layer using chlorine and nitrogen
US5976986A (en) * 1996-08-06 1999-11-02 International Business Machines Corp. Low pressure and low power C12 /HC1 process for sub-micron metal etching
US5858879A (en) * 1997-06-06 1999-01-12 Taiwan Semiconductor Manufacturing Co., Ltd. Method for etching metal lines with enhanced profile control
US6103633A (en) * 1997-11-24 2000-08-15 Taiwan Semiconductor Manufacturing Company Method for cleaning metal precipitates in semiconductor processes
US6177353B1 (en) * 1998-09-15 2001-01-23 Infineon Technologies North America Corp. Metallization etching techniques for reducing post-etch corrosion of metal lines
TW412792B (en) * 1999-02-10 2000-11-21 Applied Materials Inc Etching back process for solving the plug loss
TW451344B (en) * 2000-03-15 2001-08-21 Winbond Electronics Corp Profile controlling method to etch metal layer
US7270761B2 (en) * 2002-10-18 2007-09-18 Appleid Materials, Inc Fluorine free integrated process for etching aluminum including chamber dry clean

Also Published As

Publication number Publication date
TW201511123A (zh) 2015-03-16
US20150079800A1 (en) 2015-03-19

Similar Documents

Publication Publication Date Title
JP5550843B2 (ja) 半導体装置の製造方法
TWI610364B (zh) 圖案化低ｋ介電膜的方法
JP2007194284A (ja) プラズマ処理方法、プラズマ処理装置、及び記憶媒体
CN101673692B (zh) 一种形成焊盘的两步刻蚀方法
TWI404140B (zh) 乾蝕刻方法
CN104425222A (zh) 图形化方法
TW200824002A (en) Method for fabricating semiconductor device
CN102820260A (zh) 提高通孔图形性能表现的方法
WO2019097964A1 (ja) ドライエッチング方法
JP2015056578A (ja) 半導体装置の製造方法
JP2010098101A (ja) 半導体装置の製造方法
JP2008047810A (ja) 半導体装置の製造方法
JP2008305921A (ja) 半導体装置及びその製造方法
JP2008053398A (ja) 炭化珪素半導体装置の製造方法
US20100297840A1 (en) Method for fabricating semiconductor device
CN109911843B (zh) 金属薄膜图形的制造方法
TW202201484A (zh) 在微電子工件的處理中euv逆圖案化的方法
US10504728B2 (en) Manufacturing method of semiconductor device
TWI751328B (zh) 使用獨立式垂直碳結構來實現金屬觸點上的自對準微影術與選擇性沉積的方法
TWI282146B (en) Method of forming insulating film in semiconductor device
CN108962921B (zh) 半导体装置及其制造方法
CN106298494B (zh) 一种多晶硅刻蚀方法
TWI594371B (zh) A method of making a high aspect ratio pattern on a polycrystalline aluminum nitride substrate
JP2006032721A (ja) 半導体装置の製造方法
TW202038314A (zh) 閘結構之製造方法及閘結構