CN102820260A - 提高通孔图形性能表现的方法 - Google Patents
提高通孔图形性能表现的方法 Download PDFInfo
- Publication number
- CN102820260A CN102820260A CN2012102933697A CN201210293369A CN102820260A CN 102820260 A CN102820260 A CN 102820260A CN 2012102933697 A CN2012102933697 A CN 2012102933697A CN 201210293369 A CN201210293369 A CN 201210293369A CN 102820260 A CN102820260 A CN 102820260A
- Authority
- CN
- China
- Prior art keywords
- via hole
- metal
- etching
- performance
- dielectric material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种提高通孔图形性能表现的方法,包括:执行步骤S1:提供介质材料衬底;执行步骤S2:在所述介质材料衬底上依次沉积低介电常数介质层、介质过渡层、金属硬掩模层、覆盖保护层;执行步骤S3:涂胶、曝光、显影,进行金属沟槽图形刻蚀;执行步骤S4:利用具有主图形以及与所述主图形具有相同大小的冗余辅助图形的通孔光罩版进行通孔光刻;执行步骤S5:刻蚀所述主图形对应的第一通孔;执行步骤S6:所述金属互连结构的金属线和所述第一通孔一体化刻蚀。本发明所述提高通孔图形性能表现的方法简单、快捷,有效的改善通孔图形稀疏区和密集区的差别,减少图形密度负载效应,从而提高通孔尺寸的均匀性、图形质量,增大通孔光刻的工艺窗口。
Description
技术领域
本发明涉及半导体器件技术领域,尤其涉及一种提高通孔图形性能表现的方法。
背景技术
随着技术的不断进步,后段金属互连在半导体芯片制造领域发挥着越来越重要的作用。在高端制程技术中,图形的关键尺寸越来越小,并且所用的介质材料的介电常数也越来越低,含碳量和孔隙率越来越高。圆孔形状的通孔和接触孔是较金属线图形更有制造难度的互连结构。随着器件尺寸的减小和器件密度的不断增大,连接上下两层金属层的通孔结构成为一道关键的工艺。所述工艺不仅要求通孔的尺寸大大缩小,而且要求严格控制通孔的位置偏移,此外还要求通孔具有低的电阻和高的可靠性性能。
然而,由于光刻和刻蚀工艺的限制,传统工艺中由于光刻分辨率的极限、光学临近效应的影响,以及刻蚀过程中的不均匀性,造成通孔结构大小不均,近圆度低,边缘粗糙度差等缺陷。而这些缺陷显著降低了钨栓孔的性能,增大了失效的可能。因而,如何提高通孔的光刻和刻蚀图形质量,成为重要研究课题。
金属硬掩模刻蚀工艺是用于低介电常数介质的先进铜互连的刻蚀工艺。所述工艺主要是在低介电常数介质层表面生长一层金属薄膜层及介质过渡层作为刻蚀的硬质掩模。在金属硬掩模上进行光刻工序,然后经过刻蚀将图形转移到金属硬掩模层中。随后进行灰化去胶,由于有金属硬掩模及过渡层的阻挡作用,灰化不会对低介电常数介质材料造成影响。随后依据金属硬掩模层的图形,对介质层进行刻蚀,使其到达指定深度,获得所需图形结构。常 见的金属硬掩模可分为高选择比金属硬掩模和低选择比金属硬掩模,可以通过调节金属薄膜生长的温度、成分、气体、速度、溅射电压等因素来实现不同的金属硬掩模。所述高选择比金属硬掩模和低选择比金属硬掩模区别在于,在双大马士革工艺中,进行通孔刻蚀工序时金属硬掩模的被刻蚀速度与介质材料刻蚀速度的对比不同。高选择比的金属硬掩模可以在通孔刻蚀时对金属硬掩模的刻蚀量极小,这样有利于保证沟槽的形貌和线宽,有利于提高金属线的击穿电压和可靠性。而低选择比的金属硬掩模则有利于保证通孔的底部尺寸和较大的对准误差。二者有利有弊,通过选择合适的金属硬掩模来实现最好的性能。
目前,有一系列的图形增强工艺,如制造导向性设计和光学临近效应修正、两次图形工艺等技术,可以从光刻工艺方面上对图形质量进行修正。但这些方法生效周期长,成本高,投入大,难度大,而且其对钨栓孔图形的近圆度和边缘粗糙度的改善作用有限。
另外,一种添加亚解析度附加图形的新技术,即在通孔光罩主图形周围添加尺寸较小的亚分辨率冗余辅助图形,通过辅助图形的修饰作用,使通孔图形能更准确的转移到光刻胶上。该技术要求亚解析度附加图形的尺寸很小,必须确保亚解析度附加图形不会在光刻胶上产生图形,否则在后续刻蚀工艺会使辅助图形在晶圆上生成额外结构而破坏原有互连,导致短路桥接或图形紊乱。而尺寸很小的亚解析度附加图形对于光学近似修正的计算,以及光罩的制造都带来很大的额外工作量,加大了计算时间和制版难度。而且亚解析度附加图形相关的设定和填充规则都需要大量人力和物力去研究,因此亚解析度附加图形虽然对提高图形表现有效,但该技术需要花费较大成本,且难度大,周期长。
当然,通过采用更先进的光刻机和高品质光刻胶,可以对钨栓孔图形的近圆度和边缘粗糙度的改善起到一定作用,但光刻机是芯片生产中最昂贵的 机器,更新换代成本较大。光刻胶是用量较大的消耗品,而高品质光刻胶意味着高的消耗成本,因此从成本控制方面考虑,换用更先进的光刻机和切换高品质的光刻胶不具有经济优势,不适合工业化生产。
最近出现的一种先进图形薄膜技术,是一种无定性碳的薄膜,通过化学气相沉积的方法生长在基底表面。由于无定形碳具有很强的光吸收率和较低的光反射率,因此可以提高光刻图形的性能。而且,由于先进图形薄膜相对于基底的介质层具有低刻蚀率,高选择比的特点,因此可以作为硬质掩模,作为图形转换的过渡层,可以降低光阻的厚度和用量,提高光刻和刻蚀的图形质量。但是,这种无定形碳薄膜需要采用氧气氛灰化的办法来去除,所以这种先进图形薄膜技能不能用于掺碳的低介电常数材料。因为氧气氛灰化去除先进图形薄膜的同时也会影响到低介电常数介质材料,使K值上升而降低了性能。此外采用先进图形薄膜技术,需要额外购买新的专用机器及特殊的物料气体工艺,耗费较大,使成本增大。
故针对现有技术存在的问题,本案设计人凭借从事此行业多年的经验,积极研究改良,于是有了发明一种提高通孔图形性能表现的方法。
发明内容
本发明是针对现有技术中,传统的通孔图形在制备过程中生效周期长,成本高,难度大等缺陷提供一种提高通孔图形性能表现的方法。
为了解决上述问题,本发明提供一种提高通孔图形性能表现的方法,所述提高通孔图形性能表现的方法包括:
执行步骤S1:提供介质材料衬底,所述介质材料衬底为具有金属互连结构的晶圆;
执行步骤S2:在所述介质材料衬底之顶层依次纵向向上沉积低介电常数介质层、介质过渡层、金属硬掩模层、覆盖保护层;
执行步骤S3:对沉积在介质材料衬底上的所述介质过渡层、金属硬掩模层、覆盖保护层涂覆光刻胶,并曝光、显影,进行金属沟槽图形刻蚀,所述金属沟槽图形刻蚀停止在所述介质过渡层上;
执行步骤S4:利用具有主图形以及与所述主图形具有相同大小的冗余辅助图形的通孔光罩版进行通孔光刻;
执行步骤S5:刻蚀所述主图形对应的第一通孔,并在所述介质材料衬底中形成图形;
执行步骤S6:所述金属互连结构的金属线和所述第一通孔一体化刻蚀,将所述沟槽刻蚀到预设深度,并使所述第一通孔与位于所述介质材料衬底中的金属互连结构连通。
可选的,所述金属互连结构为铜互连结构。
可选的,所述低介电常数介质层材料的相对介电常数小于3。
可选的,所述低介电常数介质层的材料选用相对介电常数为2.5的多孔低介电常数介质材料。
可选的,所述介质过渡层材料为氧化硅,氮化硅,氮氧化硅,碳化硅,致密低介电常数介质材料的其中之一。
可选的,所述金属硬掩模层为金属钛,氮化钛,金属钽,氮化钽,金属碳,氧化铝等金属或金属化合物的单层或多层复合薄膜。
可选的,所述金属硬掩模层的厚度为5~100nm。
可选的,所述具有主图形以及与所述主图形具有相同大小的冗余辅助图形的通孔光罩版具有密集型的图形分布。
可选的,所述刻蚀主图形对应的第一通孔采用氟基气体。
可选的,所述刻蚀主图形对应的第一通孔的刻蚀选择比为50~100。
综上所述,本发明所述提高通孔图形性能表现的方法简单、快捷,有效的改善通孔图形稀疏区和密集区的差别,减少图形密度负载效应,从而提高通孔尺寸的均匀性、图形质量,增大通孔光刻的工艺窗口。
附图说明
图1所示为本发明提高通孔图形性能表现的方法的流程图;
图2所示为本发明通孔光罩版的结构示意图;
图3所示为本发明在所述介质材料衬底之顶层依次沉积低介电常数介质层、介质过渡层、金属硬掩模层、覆盖保护层的结构示意图;
图4所示为所述金属沟槽图形刻蚀的结构示意图;
图5所示为所述金属沟槽图形刻蚀清洗后的主视图;
图6所示为所述金属沟槽图形刻蚀清洗后的俯视图;
图7所示为利用本发明所述通孔光罩版进行通孔光刻的主视图;
图8所示为利用本发明所述通孔光罩版进行通孔光刻的俯视图;
图9所示为本发明所述主图形对应的通孔刻蚀,并在所述介质材料衬底中形成图形的结构示意图;
图10所示为本发明所述金属互连结构的金属线和所述第一通孔一体化刻蚀的结构示意图;
图11所示为本发明所述金属互连结构的金属线和所述第一通孔一体化刻蚀的俯视图。
具体实施方式
为详细说明本发明创造的技术内容、构造特征、所达成目的及功效,下面将结合实施例并配合附图予以详细说明。
请参阅图1,图1所示为本发明提高通孔图形性能表现的方法的流程图。所述提高通孔图形性能表现的方法,包括以下步骤:
执行步骤S1:提供介质材料衬底;在本发明中,所述介质材料衬底为具有金属互连结构的晶圆,所金属互连结构为铜互连结构。
执行步骤S2:在所述介质材料衬底之顶层依次纵向向上沉积低介电常数介质层、介质过渡层、金属硬掩模层、覆盖保护层;所述低介电常数介质层材料的相对介电常数小于3。所述介质过渡层材料为氧化硅,氮化硅,氮氧化硅,碳化硅,致密低介电常数介质材料的其中之一。所述金属硬掩模层为金属钛,氮化钛,金属钽,氮化钽,金属碳,氧化铝等金属或金属化合物的单层或多层复合薄膜。在本发明中,优选地,所述低介电常数介质层的材料选用相对介电常数为2.5的多孔低介电常数介质材料。所述介质过渡层为氧化硅。所述金属硬掩模层为高刻蚀选择比的单层金属钽。
执行步骤S3:对沉积在介质材料衬底上的所述介质过渡层、金属硬掩模层、覆盖保护层涂覆光刻胶,并曝光、显影,进行金属沟槽图形刻蚀,所述金属沟槽图形刻蚀停止在所述介质过渡层上;
执行步骤S4:利用具有主图形以及与所述主图形具有相同大小的冗余辅助图形的通孔光罩版进行通孔光刻;在本发明中,所述冗余辅助图形将稀疏区的主图形分布状况修正为密集区的主图形分布,提高了主图形所对应的第一通孔的均匀性和工艺稳定性。
执行步骤S5:刻蚀所述主图形对应的第一通孔,并在所述介质材料衬底中形成图形;在本发明中,所述冗余辅助图形所对应的第二通孔未在所述介质材料衬底中形成图形,所述主图形所对应的第一通孔在所述介质材料衬底中形成图形。所述选择性刻蚀通过选择合适的气体、压力、功率、获得较高的刻蚀选择比以实现。
执行步骤S6:所述金属互连结构的金属线和所述第一通孔一体化刻蚀,将所述沟槽刻蚀到预设深度,并使所述第一通孔与位于所述介质材料衬底中的金属互连结构连通。
请参阅图2,图2所示为本发明具有主图形以及与所述主图形具有相同大小的冗余辅助图形的通孔光罩版的结构示意图。所述具有主图形以及与所述主图形具有相同大小的冗余辅助图形的通孔光罩版1包括主图形10,以及密集设置在所述主图形10外围的冗余辅助图形11,所述冗余辅助图形11与所述主图形10具有相同大小。在本发明中,所述具有主图形以及与所述主图形具有相同大小的冗余辅助图形的通孔光罩版1便具有密集型的图形分布。
请参阅图3、图4、图5、图6、图7、图8、图9、图10,以及图11,并结合参阅图1、图2,图3所示为本发明在所述介质材料衬底之顶层依次沉积低介电常数介质层、介质过渡层、金属硬掩模层、覆盖保护层的结构示意图。图4所示为所述金属沟槽图形刻蚀的结构示意图。图5所示为所述金属沟槽图形刻蚀清洗后的主视图。图6所示为所述金属沟槽图形刻蚀清洗后的俯视图。图7所示为利用本发明所述通孔光罩版进行通孔光刻的主视图。图8所示为利用本发明所述通孔光罩版进行通孔光刻的俯视图。图9所示为本发明所述主图形对应的通孔刻蚀,并在所述介质材料衬底中形成图形的结构示意图。图10所示为本发明所述金属互连结构的金属线和所述第一通孔一体化刻蚀的结构示意图。图11所示为本发明所述金属互连结构的金属线和所述第一通孔一体化刻蚀的俯视图。在本发明中,所述介质材料衬底2为具有金属互连结构20的晶圆,所金属互连结构为铜互连结构。所述低介电常数介质层21材料的相对介电常数小于3。所述介质过渡层22材料为氧化硅,氮化硅,氮氧化硅,碳化硅,致密低介电常数介质材料的其中之一。所述金属硬掩模层23为金属钛,氮化钛,氮化钽,金属碳,氧化铝等金属或金属化合物的单层或多层复合薄膜。在本发明中,优选地,所述低介电常数介质层21的材料选 用相对介电常数为2.5的多孔低介电常数介质材料。所述介质过渡层22为氧化硅。所述金属硬掩模层23为高刻蚀选择比的单层金属钽。
在本发明中,所述高刻蚀选择比指通过选择合适的气体、压力、功率,获得较高的刻蚀选择比。具体地,在本发明中,采用氟基气体,所述氟基气体中氟的等离子刻蚀所述低介电常数介质层21的速度很快,而对所述金属硬掩模层23的金属钽刻蚀较慢,所述刻蚀选择比为50~100。
在本发明中,所述通孔光罩版1具有主图形10以及与所述主图形10具有相同大小的冗余辅助图形11,所述冗余辅助图形11将稀疏区的主图形10分布状况修正为密集区的主图形10分布,提高了主图形10所对应的第一通孔101的均匀性和工艺稳定性。
请继续参阅图3、图4、图5、图6、图7、图8、图9、图10,以及图11,并结合参阅图1、图2,本发明所述提高通孔图形性能表现的方法,包括以下步骤:
执行步骤S1:提供介质材料衬底2;在本发明中,所述介质材料衬底2为具有金属互连结构20的晶圆,所金属互连结构为铜互连结构。
执行步骤S2:在所述介质材料衬底2之顶层依次纵向向上沉积低介电常数介质层21、介质过渡层22、金属硬掩模层23、覆盖保护层24;在本发明中,优选地,所述低介电常数介质层20的材料选用相对介电常数为2.5的多孔低介电常数介质材料。所述介质过渡层22为氧化硅。所述金属硬掩模层23为高刻蚀选择比的单层金属钽。所述金属硬掩模层23的厚度优选的为5~100nm。
执行步骤S3:对沉积在介质材料衬底2上的所述介质过渡层22、金属硬掩模层23、覆盖保护层24涂覆光刻胶25,并曝光、显影,进行金属沟槽图形26刻蚀;所述金属沟槽图形26刻蚀停止在所述介质过渡层22上。所述介 质过渡层22用于保护所述低介电常数介质层21在去除所述光刻胶25和清洗过程中不受损伤。
执行步骤S4:利用具有主图形10以及与所述主图形10具有相同大小的冗余辅助图形11的通孔光罩版1进行通孔光刻;在本发明中,所述冗余辅助图形11将稀疏区的主图形10分布状况修正为密集区的主图形10分布,提高了主图形10所对应的第一通孔101的均匀性和工艺稳定性。同时,所述通孔光罩版1的主图形10和冗余辅助图形11均被显影。其中,所述主图形10对应的第一通孔101底侧之金属硬掩模层23被刻蚀去除。所述冗余辅助图形11对应的第二通孔111底侧为所述金属硬掩模层23。
执行步骤S5:刻蚀所述主图形10对应的第一通孔101,并在所述介质材料衬底2中形成图形;通过选择合适的气体、压力、功率、获得较高的刻蚀选择比。在本发明中,采用氟基气体,所述氟基气体中氟的等离子刻蚀所述低介电常数介质层21的速度很快,而对所述金属硬掩模层23的金属钽刻蚀较慢,所述刻蚀选择比为50~100。在本发明中,所述冗余辅助图形11底侧的金属硬掩模层23阻止其对应的第二通孔111在所述介质材料衬底中形成图形。所述主图形10底侧刻蚀去除所述金属硬掩模层23则其所对应的第一通孔101在所述介质材料衬底2中形成图形。
执行步骤S6:所述金属互连结构20的金属线和所述第一通孔101一体化刻蚀,将所述沟槽27刻蚀到预设深度,并使所述第一通孔101与位于所述介质材料衬底2中的金属互连结构20连通。
请继续参阅图11,通过本发明所述提高通孔图形性能表现的方法所获得的主图形10所对应的第一通孔101的均匀性有极大提高,且所述金属互连结构20的金属线的边缘平整,利于保证不同金属间的击穿特性。
综上所述,本发明所述提高通孔图形性能表现的方法简单、快捷,有效 的改善通孔图形稀疏区和密集区的差别,减少图形密度负载效应,从而提高通孔尺寸的均匀性、图形质量,增大通孔光刻的工艺窗口。
本领域技术人员均应了解,在不脱离本发明的精神或范围的情况下,可以对本发明进行各种修改和变型。因而,如果任何修改或变型落入所附权利要求书及等同物的保护范围内时,认为本发明涵盖这些修改和变型。
Claims (10)
1.一种提高通孔图形性能表现的方法,其特征在于,所述提高通孔图形性能表现的方法包括:
执行步骤S1:提供介质材料衬底,所述介质材料衬底为具有金属互连结构的晶圆;
执行步骤S2:在所述介质材料衬底之顶层依次纵向向上沉积低介电常数介质层、介质过渡层、金属硬掩模层、覆盖保护层;
执行步骤S3:对沉积在介质材料衬底上的所述介质过渡层、金属硬掩模层、覆盖保护层涂覆光刻胶,并曝光、显影,进行金属沟槽图形刻蚀,所述金属沟槽图形刻蚀停止在所述介质过渡层上;
执行步骤S4:利用具有主图形以及与所述主图形具有相同大小的冗余辅助图形的通孔光罩版进行通孔光刻;
执行步骤S5:刻蚀所述主图形对应的第一通孔,并在所述介质材料衬底中形成图形;
执行步骤S6:所述金属互连结构的金属线和所述第一通孔一体化刻蚀,将所述沟槽刻蚀到预设深度,并使所述第一通孔与位于所述介质材料衬底中的金属互连结构连通。
2.如权利要求1所述的提高通孔图形性能表现的方法,其特征在于,所述金属互连结构为铜互连结构。
3.如权利要求1所述的提高通孔图形性能表现的方法,其特征在于,所述低介电常数介质层材料的相对介电常数小于3。
4.如权利要求3所述的提高通孔图形性能表现的方法,其特征在于,所述低介电常数介质层的材料选用相对介电常数为2.5的多孔低介电常数介质材料。
5.如权利要求1所述的提高通孔图形性能表现的方法,其特征在于,所述介质过渡层材料为氧化硅,氮化硅,氮氧化硅,碳化硅,致密低介电常数介质材料的其中之一。
6.如权利要求1所述的提高通孔图形性能表现的方法,其特征在于,所述金属硬掩模层为金属钛,氮化钛,金属钽,氮化钽,金属碳,氧化铝等金属或金属化合物的单层或多层复合薄膜。
7.如权利要求6所述的提高通孔图形性能表现的方法,其特征在于,所述金属硬掩模层的厚度为5~100nm。
8.如权利要求1所述的提高通孔图形性能表现的方法,其特征在于,所述具有主图形以及与所述主图形具有相同大小的冗余辅助图形的通孔光罩版具有密集型的图形分布。
9.如权利要求1所述的提高通孔图形性能表现的方法,其特征在于,所述刻蚀主图形对应的第一通孔采用氟基气体。
10.如权利要求9所述的提高通孔图形性能表现的方法,其特征在于,所述刻蚀主图形对应的第一通孔的刻蚀选择比为50~100。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210293369.7A CN102820260B (zh) | 2012-08-16 | 2012-08-16 | 提高通孔图形性能表现的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210293369.7A CN102820260B (zh) | 2012-08-16 | 2012-08-16 | 提高通孔图形性能表现的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102820260A true CN102820260A (zh) | 2012-12-12 |
CN102820260B CN102820260B (zh) | 2014-08-13 |
Family
ID=47304292
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210293369.7A Active CN102820260B (zh) | 2012-08-16 | 2012-08-16 | 提高通孔图形性能表现的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102820260B (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103151300A (zh) * | 2013-02-20 | 2013-06-12 | 上海华力微电子有限公司 | 一种去除硬质掩膜结构中缺陷的方法 |
CN106502042A (zh) * | 2015-09-08 | 2017-03-15 | 中芯国际集成电路制造(上海)有限公司 | 掩膜版的版图修正方法、掩膜版及其制造方法 |
CN113517188A (zh) * | 2021-06-29 | 2021-10-19 | 上海华力集成电路制造有限公司 | 采用多层掩模板的图形化工艺方法 |
CN115241126A (zh) * | 2022-09-21 | 2022-10-25 | 广州粤芯半导体技术有限公司 | 通孔刻蚀方法以及金属互连结构的制作方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090314965A1 (en) * | 2008-06-20 | 2009-12-24 | Macronix International Co., Ltd. | Method and System for Manufacturing Openings on Semiconductor Devices |
CN101893819A (zh) * | 2009-05-20 | 2010-11-24 | 上海华虹Nec电子有限公司 | 提高掩膜板图形关键尺寸均匀性的方法 |
US20120178026A1 (en) * | 2011-01-07 | 2012-07-12 | Micron Technology, Inc. | Imaging devices, methods of forming same, and methods of forming semiconductor device structures |
-
2012
- 2012-08-16 CN CN201210293369.7A patent/CN102820260B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090314965A1 (en) * | 2008-06-20 | 2009-12-24 | Macronix International Co., Ltd. | Method and System for Manufacturing Openings on Semiconductor Devices |
CN101893819A (zh) * | 2009-05-20 | 2010-11-24 | 上海华虹Nec电子有限公司 | 提高掩膜板图形关键尺寸均匀性的方法 |
US20120178026A1 (en) * | 2011-01-07 | 2012-07-12 | Micron Technology, Inc. | Imaging devices, methods of forming same, and methods of forming semiconductor device structures |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103151300A (zh) * | 2013-02-20 | 2013-06-12 | 上海华力微电子有限公司 | 一种去除硬质掩膜结构中缺陷的方法 |
CN106502042A (zh) * | 2015-09-08 | 2017-03-15 | 中芯国际集成电路制造(上海)有限公司 | 掩膜版的版图修正方法、掩膜版及其制造方法 |
CN113517188A (zh) * | 2021-06-29 | 2021-10-19 | 上海华力集成电路制造有限公司 | 采用多层掩模板的图形化工艺方法 |
CN113517188B (zh) * | 2021-06-29 | 2024-04-26 | 上海华力集成电路制造有限公司 | 采用多层掩模板的图形化工艺方法 |
CN115241126A (zh) * | 2022-09-21 | 2022-10-25 | 广州粤芯半导体技术有限公司 | 通孔刻蚀方法以及金属互连结构的制作方法 |
CN115241126B (zh) * | 2022-09-21 | 2022-12-30 | 广州粤芯半导体技术有限公司 | 通孔刻蚀方法以及金属互连结构的制作方法 |
Also Published As
Publication number | Publication date |
---|---|
CN102820260B (zh) | 2014-08-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10916443B2 (en) | Spacer-damage-free etching | |
US10014175B2 (en) | Lithography using high selectivity spacers for pitch reduction | |
US10049919B2 (en) | Semiconductor device including a target integrated circuit pattern | |
US8975186B2 (en) | Double patterning methods and structures | |
TWI409852B (zh) | 利用自對準雙重圖案製作半導體元件微細結構的方法 | |
US9349595B2 (en) | Methods of manufacturing semiconductor devices | |
US8883648B1 (en) | Manufacturing method of semiconductor structure | |
CN104409444A (zh) | 鳍层光刻对准标记的制备方法 | |
CN104124203A (zh) | 互连结构的形成方法 | |
CN102820260B (zh) | 提高通孔图形性能表现的方法 | |
CN102881648A (zh) | 金属互连结构的制作方法 | |
US11355342B2 (en) | Semiconductor device with reduced critical dimensions and method of manufacturing the same | |
US20090170310A1 (en) | Method of forming a metal line of a semiconductor device | |
US9543160B2 (en) | Reducing defects in patterning processes | |
CN104795400B (zh) | 阵列基板制造方法、阵列基板和显示装置 | |
US9412612B2 (en) | Method of forming semiconductor device | |
KR100727439B1 (ko) | 금속 배선 형성 방법 | |
CN112864094A (zh) | 半导体结构及其形成方法 | |
US9275960B2 (en) | Integrated circuit formed using spacer-like copper deposition | |
TWI774311B (zh) | 用於半導體元件的鈍化層及其製造方法 | |
CN102299097B (zh) | 一种金属连线刻蚀方法 | |
CN103050382A (zh) | 半导体器件的制造方法 | |
KR20080001714A (ko) | 반도체 소자의 제조방법 | |
CN104425217A (zh) | 图形化方法 | |
CN104124150A (zh) | 半导体器件的形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |