CN115241126B - 通孔刻蚀方法以及金属互连结构的制作方法 - Google Patents

通孔刻蚀方法以及金属互连结构的制作方法 Download PDF

Info

Publication number
CN115241126B
CN115241126B CN202211147073.4A CN202211147073A CN115241126B CN 115241126 B CN115241126 B CN 115241126B CN 202211147073 A CN202211147073 A CN 202211147073A CN 115241126 B CN115241126 B CN 115241126B
Authority
CN
China
Prior art keywords
hard mask
mask layer
layer
gas
titanium nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202211147073.4A
Other languages
English (en)
Other versions
CN115241126A (zh
Inventor
庄琼阳
曾凡维
陈献龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yuexin Semiconductor Technology Co.,Ltd.
Original Assignee
Guangzhou Yuexin Semiconductor Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangzhou Yuexin Semiconductor Technology Co Ltd filed Critical Guangzhou Yuexin Semiconductor Technology Co Ltd
Priority to CN202211147073.4A priority Critical patent/CN115241126B/zh
Publication of CN115241126A publication Critical patent/CN115241126A/zh
Application granted granted Critical
Publication of CN115241126B publication Critical patent/CN115241126B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Abstract

本发明提供一种通孔刻蚀方法和金属互连结构的制作方法，通孔刻蚀方法包括：提供一晶圆，晶圆包括衬底和位于衬底上的金属间介质层；通过物理气相沉积工艺沉积硬掩膜层，包括：通入气体组合物，于金属间介质层之上形成硬掩膜层；形成图形化的硬掩膜层，图形化的硬掩膜层中界定出通孔图形；基于图形化的硬掩膜层选择性刻蚀金属间介质层以形成贯穿金属间介质层的通孔，其中调节反应气体与工作气体的气体流量比来改变硬掩膜材料的刻蚀选择比。本发明通过调节反应气体与工作气体的流量比优化硬掩膜层的组成分布和致密均匀性，改善了硬掩膜层各处的刻蚀选择比差异；基于刻蚀剖面改善的通孔形成金属互连结构，降低短接风险。

Description

通孔刻蚀方法以及金属互连结构的制作方法
技术领域
本发明属于半导体器件领域，特别是涉及一种半导体器件的制作方法。
背景技术
随着芯片工艺特征尺寸的缩小，推进集成电路布线的密度趋于紧凑，通孔尺寸依比例缩小，光刻图形的线宽也随之缩小，因此导致光刻胶厚度与图形线宽的比例变大，即光刻胶厚度与芯片线宽的高宽比增加。 然而，较大的光刻胶高宽比和更小的对焦深度会导致光刻胶出现倾斜倒塌的概率增大，通常需要将光刻胶的高宽比保持在一个合理的范围以防止光刻胶出现倾斜倒塌，如图1A所示。此外，使用厚度更薄的光刻胶，提高了刻蚀精度厚度，但是会降低干法刻蚀的深度，导致无法完成较厚底层薄膜材料的刻蚀工艺。
硬掩膜技术（Hard mask，HM）被提出以确保干法刻蚀的深度，实现高深宽比的特征结构，例如是通孔、沟槽，并且避免了光刻胶倒塌的出现。具体地，硬掩膜技术的常规工艺如下：通过在底层薄膜材料110与较薄的光刻胶层130之间引入硬掩膜层120，利用光刻胶把图形转移到硬掩膜层120，接着再利用图形化的硬掩膜层122把图形转移到底层薄膜材料110。硬掩膜版技术实际上通过选择合适的硬掩模版材料和刻蚀条件来调节硬掩模版的选择性，因而间接通过高选择性的硬掩模版把光刻胶中曝光的图形转移到底层薄膜材料上，最终利用厚度很薄的光刻胶得到更高的分辨率和更精准的底层图形，同时提高干法刻蚀的深度，如图1B所示的刻蚀沟槽具有深度h1，图1C所示的刻蚀沟槽具有深度h2，其中h2> h1。
然而，现有的硬掩膜刻蚀工艺往往会产生晶圆内刻蚀速率（Etch rate；ER）不一致，具体表现为晶圆边缘的刻蚀速率大于晶圆中心区域的刻蚀速率，使得在选择性刻蚀过程中晶圆边缘附近硬掩膜被刻蚀得更快而产生过刻蚀，硬掩膜的下层被消耗，此种硬掩膜层的过刻蚀现象在晶圆边缘处尤为严重，这样导致刻蚀孔之间的间距变小，因而刻蚀工艺精度偏低。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种通孔刻蚀方法，考虑到现有的通孔刻蚀工艺的精度偏低、而利用硬掩膜版执行选择性刻蚀工艺，受限于硬掩膜版自身的性质，所形成的通孔或沟槽形貌不理想、间距过小，为了改善现有刻蚀工艺中刻蚀形貌及其引起互连结构发生短路的风险以及芯片可靠性下降的问题。
为实现上述目的及其他相关目的，本发明提供一种通孔刻蚀方法，包括：
提供一晶圆，所述晶圆包括衬底和位于所述衬底上的金属间介质层；
通过物理气相沉积工艺沉积硬掩膜层，包括：于工艺腔室内通入气体组合物，于所述金属间介质层之上形成所述硬掩膜层，所述气体组合物包括工作气体和含氮的反应气体；
形成图形化的硬掩膜层，所述图形化的硬掩膜层中界定出通孔图形；
基于所述图形化的硬掩膜层选择性刻蚀所述金属间介质层以形成贯穿所述金属间介质层的通孔，
其中调节所述反应气体与所述工作气体的气体流量比来改变硬掩膜材料相对于金属间介质材料的刻蚀选择比。
可选地，通过反应溅射工艺形成所述硬掩膜层，所述硬掩膜层包括氮化钛硬掩膜层和氮化钽硬掩膜层中的一种。
可选地，所述硬掩膜层为具有表达式TiNx的氮化钛硬掩膜层，所述氮化钛硬掩膜层的氮含量沿所述晶圆的中心区域到边缘的方向上逐渐减少。
可选地，所述反应气体包括氮气，所述工作气体包括氩气，通过反应溅射工艺沉积氮化钛硬掩膜层，包括以下步骤：调节所述反应气体相对于所述工作气体的气体流量以使所述反应气体与所述工作气体之间的流量比介于1.5：1~10：1之间，其中，所述工作气体的流量范围介于10sccm~50sccm之间，所述反应气体的流量范围介于20sccm~150sccm之间。
可选地，调节所述反应气体与所述工作气体之间的流量比使位于所述衬底之上的所述硬掩膜层各处氮的化学计量比提升5%-30%。
可选地，所述反应气体包括氮气，所述工作气体包括氩气，通过反应溅射工艺沉积氮化钛硬掩膜层，包括以下步骤：调节所述反应气体相对于所述工作气体的气体流量以使所述反应气体与所述工作气体之间的流量比介于2：1 ~10：1之间，其中，所述工作气体的流量设定为固定值，所述反应气体的流量范围介于50sccm~110sccm之间。
可选地，所述反应溅射工艺的工艺参数包括：于10mTorr~20mTorr之间的工作气压下施加介于6000W~12000W之间的直流功率到靶材。
可选地，所述通孔刻蚀方法还包括：
于所述金属间介质层与所述硬掩膜层之间形成有TEOS层；
形成图形化的硬掩膜层的步骤之后，所述晶圆之上未覆盖硬掩膜层的区域显露出TEOS层；
采用干法刻蚀工艺选择性刻蚀所述TEOS层和所述金属间介质层以形成通孔。
本发明还提供一种金属互连结构的制作方法，所述制作方法包括：
根据前述的通孔刻蚀方法于金属间介质层中形成互连通孔；
于所述互连通孔中依次形成扩散阻挡层、金属种子层和金属填充物以形成金属互连结构。
可选地，所述制作方法还包括：形成所述金属互连结构之后，通过化学机械抛光工艺去除所述金属间介质层之上金属填充物、TEOS层以及残留的硬掩膜层。
如上所述，本发明的通孔刻蚀方法以及金属互连结构的制作方法，具有以下有益效果：
本发明的通孔刻蚀方法中，通过调整反应气体与工作气体的流量比优化硬掩膜层的组成分布和致密均匀性，可以提高硬掩膜层整体的耐刻蚀性，改善了硬掩膜层各处的刻蚀选择比差异；在此基础上，基于刻蚀剖面改善的通孔形成金属互连结构，避免相邻的通孔之间间距过小而引起横向互连，降低互连结构中的短接风险。
此外，通过优化反应气体与工作气体的气体流量、溅射功率等工艺参数，实现对整个硬掩膜层中氮元素的含量和分布、以及膜质致密度的调整，缩小位于晶圆边缘附近与位于晶圆中心区域的硬掩膜层之间刻蚀速率的差异，明显改善了晶圆边缘附近刻蚀孔的剖面，节约了制造成本，有利于提高芯片的可靠性。
附图说明
图1A~图1C显示为现有的通孔刻蚀工艺的示意图；
图2A~图2B显示为本发明对比例中利用硬掩膜执行选择性刻蚀所形成的通孔的结构示意图：其中，图2A示出晶圆边缘附近所形成的通孔形貌的扫描电子显微镜（SEM）图像，图2B示出晶圆边缘附近金属互连结构截面的扫描电子显微镜图像。
图3A~图3D显示为本发明实施例的金属互连结构的制作方法各步骤示意图；其中，图3C显示为本发明实施例中选择性刻蚀金属间介质层过程中所得的结构示意图，图3D显示为发明实施例中金属互连结构的示意图。
图4A为图解本发明实施例中通孔刻蚀方法所形成的硬掩膜层的电阻率随N2的气体流量比而变化的图表。
图4B为图解本发明实施例中通孔刻蚀方法所形成的硬掩膜层的方阻均匀性随N2的气体流量比而变化的图表。
图5A为图解本发明实施例与对比例中所形成的硬掩膜层的电阻率随N2与Ar的流量比而变化的图表。
图5B为图解本发明实施例与对比例中晶圆各位置处所形成的硬掩膜层的刻蚀速率随N2与Ar的流量比而变化的图表。
图6A和图6B显示为本发明实施例所得的金属互连结构的扫描电子显微镜图像：其中，图6A示出晶圆中心区域所形成的金属互连结构的SEM图像，图6B示出晶圆边缘附近所形成的金属互连结构的SEM图像。
元件标号说明：底层薄膜材料-110；硬掩膜层-120、240；图形化的硬掩膜层-122、242、242c、242m、242e；光刻胶层-130；衬底-200；刻蚀停止层-210；金属间介质层-220；通孔-222；TEOS层-230；光刻胶图形-252。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
如在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。
在本申请的上下文中，所描述的第一特征在第二特征 “之上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
集成电路布线的密度趋于紧凑，用于形成互连结构的通孔或沟槽的尺寸依比例缩小。诸如在55纳米及以下节点的CMOS图像传感器上，通孔或沟槽的尺寸持续缩减对光刻工艺精度提出更高的要求。受限于硬掩膜版自身的性质，执行干法刻蚀工艺晶圆内刻蚀速率并不一致，导致位于晶圆对应位置处形成的通孔开口区域边缘被刻蚀，随着光刻图形的线宽缩小，相邻的通孔边缘的间距进一步缩减。
具体而言，与位于晶圆边缘中心区域的硬掩膜层相比，位于晶圆边缘附近的硬掩膜层形成为致密度偏低的膜质，导致该位置处的硬掩膜层被刻蚀得更快，该硬掩膜层（hardmask）的厚度不足以抵挡干法刻蚀的等离子体轰击，此处的硬掩膜层被刻蚀去除而显露下方的介质材料，通孔的开口区域边缘扩展。如图2A所示沿俯视方向通孔形貌的SEM图像，可以看出通孔边缘的过刻蚀部分形成有金属互连，如图2B虚框标示的，相邻的刻蚀通孔边缘过于接近，导致原本间隔的金属互连之间会出现横向连接，从而引入短接的风险。
为了提高硬掩膜层的工艺效能，解决现有的通孔刻蚀工艺中刻蚀图形精度偏低，相邻的通孔之间间距过小而引起的短路风险和芯片可靠性的问题，本发明提供一种通孔刻蚀方法以及金属互连结构的制作方法。
实施例1
此后，参见图3A~图3D，本发明实施例提供一种通孔刻蚀方法，包括以下步骤：
S100：提供一晶圆，所述晶圆包括衬底和位于所述衬底上的金属间介质层；
S110：通过物理气相沉积工艺沉积硬掩膜层；
S120：形成图形化的硬掩膜层，所述图形化的硬掩膜层中界定出通孔图形；
S130：基于所述图形化的硬掩膜层选择性刻蚀所述金属间介质层以形成贯穿所述金属间介质层的通孔。
参见图3A，步骤S100包括：S101，在衬底200上形成有金属间介质层220，所述金属间介质层220的材料可以是本领域常规使用的低介电常数材料，特别是相对介电常数范围在1.5~2.5内的材料，其包括但不限于，例如是氧化硅或黑金刚石（Black Diamond）。在本实施例中，可以采用等离子体化学气相沉积（PECVD）工艺形成金属间介质层220。在一示例中，所述衬底200与所述金属间介质层220还设置有通过前段工艺于其上形成的半导体器件层。
作为示例，步骤S100还包括：在形成金属间介质层220之前，于衬底200上形成刻蚀停止层210。举例而言，所述刻蚀停止层210可以是氮化硅、氮掺杂碳化硅(NDC)材料和多晶硅中的一种。
作为示例，步骤S100还包括：S102，覆盖金属间介质层220形成TEOS层230，用作硬掩膜层240与金属间介质层220之间的过渡层。举例而言，可以采用例如是等离子体化学气相沉积（PECVD）工艺形成所述TEOS层230。
作为示例，步骤S110处，可以采用物理气相沉积工艺形成硬掩膜层240，举例而言，所述物理气相沉积工艺可以是反应溅射工艺，所述硬掩膜层240可以包括氮化钛硬掩膜层和氮化钽硬掩膜层中的一种。
作为示例，采用反应溅射工艺形成硬掩膜层240，所述硬掩膜层240的材质为氮化钛，具体步骤包括：于工艺腔室内，先预通入工作气体，施加一直流功率到溅射靶材，对溅射靶材表面进行清洁；随后，于工艺腔室内通入气体组合物，同时施加一直流功率到溅射靶材，所述气体组合物包括工作气体和含氮的反应气体。在本实施例中，所述工作气体包括氩气，所述反应气体包括氮气。
受限于现有的制造工艺，所得的硬掩膜层的组成、致密度以及表面粗糙度整体并非均匀分布。具体地，所述氮化钛硬掩膜层具有表达式TiNx，所述氮化钛硬掩膜层的氮含量存在波动。特别是，通过反应溅射工艺形成的氮化钛硬掩膜层具有沿晶圆的中心区域到边缘方向逐渐减少的氮含量。
在此基础上，上述步骤S110中，通过设置通入工艺腔室内的气体组合物的气体流量比，将工作气压控制在10mTorr~20mTorr的范围内。
作为示例，步骤S110处，以气体流量比介于1.5:1~10:1之间将反应气体和工作气体通入工艺腔室，其中工作气体的流量范围介于10sccm~50sccm之间，反应气体的流量范围介于20sccm~150sccm之间。举例而言，可以将氮气与氩气（Ar）的气体流量比设定为16:9、16:3或10:1。
作为示例，在步骤S110中，调节所述反应气体相对于所述工作气体的气体流量以使所述反应气体与所述工作气体之间的气体流量比介于2:1 ~10:1之间，所述工作气体的气体流量设定为固定值，所述反应气体的气体流量范围介于50sccm~110sccm之间。图4A和图4B分别为图解本发明实施例中通孔刻蚀方法所形成的硬掩膜层的电阻率、方阻均匀性随N2的气体流量比而变化的图表，其中所示的实施例硬掩膜层采用氩气的气体流量为15sccm，图4B 所示的RSU%可以反映膜层方阻的偏差大小。结合图4A和图4B可见，随着工作气压升高，以及工艺腔室内反应气体氮分压的增加，所得的氮化钛层的电阻率具有先减小后增加的趋势，而所得的氮化钛层方阻的偏差量具有先升高后减小的趋势。溅射过程中，气体压力升高相当于提高单位体积内的气体分子数量，而氮原子的增加会使被轰击出的钛原子与氮原子发生碰撞的几率增大，有利于硬掩膜层中氮含量的增加以及溅射表面的颗粒减小。
具体地，步骤S110处，通入工作气体的气体流量保持为固定值，增大所述反应气体相对于所述工作气体的气体流量，位于所述晶圆之上的所述硬掩膜层各处氮的化学计量比提升5%-30%。
作为示例，在步骤S110中，可以使通入的工作气体和反应气体的气体流量之和保持为固定值，相对于所述工作气体增大所述反应气体的流量以使所述反应气体与所述工作气体之间的气体流量比介于2:1 ~10:1之间；较佳地，使所述反应气体与所述工作气体之间的气体流量比介于22:3 ~8.7:1之间，其中所述工作气体的气体流量范围介于10sccm~30sccm之间，所述反应气体的气体流量范围介于80sccm~110sccm之间。举例而言，工作气压为14.0 mTorr下，可以将氮气与氩气的气体流量比设定为2:1、5:1、7:1，或者22:3。
参见图5A，其为图解本发明实施例与对比例中所形成的硬掩膜层的电阻率随N2与Ar的流量比而变化的图表，其中所示的对比例硬掩膜层采用氩气的气体流量为45sccm、氮气的气体流量为79sccm，所示的实施例硬掩膜层采用氩气的气体流量为15sccm，氮气的气体流量为110sccm。在此情形中，将通入的氮气和氩气的气体流量之和保持不变，增大氮气的气体流量，氮分压升高，相当于提高气体压力，可以增加分子自由程，使得钛原子和氮原子在晶圆上具有足够自由能重组，这样使硬掩膜层更为致密。
由图5A可见，通过将氮气的流量从79sccm增加到110sccm之间，而氩气的流量从45sccm变成15sccm，通入工艺腔室内的气体流量之和基本不变，通过优化氮气与氩气的气体流量比，将所示的对比例和实施例的测试结果可知，实施例的硬掩膜层的电阻率整体降低约52%，而膜质致密度和电阻率（Resistivity）成反比，这意味着电阻率越低，膜质越致密。需要说明的是，在此所述的电阻率均采用相对电阻率的方式呈现，并且以所示的对比例硬掩膜层所测得的电阻率数值作为参考值。
作为示例，通过反应溅射工艺形成所述硬掩膜层的工艺参数，还包括：根据工作压力以及所需的膜层性质确定溅射功率，例如是向溅射靶材施加介于6000W~12000W之间的直流功率。通过适当地增加溅射功率，使得被轰击出靶材的钛原子具有更高的自由分子行程和能量，其与优化氮气与氩气的气体流量比相结合，这样钛原子具有足够的能量以在晶圆表面进行原子重组，从而硬掩膜层整体更为致密均匀化。
具体地，通过反应溅射工艺沉积氮化钛硬掩膜的工艺参数为：以气体流量比介于1.5:1~10:1之间将反应气体和工作气体通入工艺腔室，其中氩气的流量范围介于10sccm~50sccm之间，氮气的流量范围介于20sccm~150sccm之间，施加12000W的直流功率至溅射靶材，所得的氮化钛硬掩膜层具有沿晶圆的中心区域到边缘方向逐渐增加的电阻率，而膜层的致密度与其电阻率成反比，即所得的氮化钛硬掩膜层具有沿晶圆的中心区域到边缘方向逐渐增加的电阻率。可以预想的是，根据所需的硬掩膜层的类型以及应用场景调整溅射工艺的工艺参数，例如包括但不限于溅射靶材、气源、温度等工艺参数，在此不做赘述。
参见图3A~图3B，步骤S120包括：S121，于硬掩膜层240表面定义光刻胶图形252；S122，以光刻胶图形252作为图形掩膜将图形转移到硬掩膜层240，即形成图形化的硬掩膜层242，图形化的硬掩膜层242中界定出通孔图形；随后，执行S123，通过灰化工艺去除残留的光刻胶。举例而言，可以采用氧自由基去除残留的光刻胶。
在一些示例中，硬掩膜层240与金属间介质层220之间存在TEOS层230，形成图形化的硬掩膜层的步骤之后，晶圆之上未覆盖硬掩膜层的区域显露出TEOS层，所述TEOS层230的存在可防止光刻胶灰化工艺所采用的氧自由基损伤所述金属间介质层220。
接着，在步骤S130中，采用干法刻蚀工艺选择性刻蚀金属间介质层，所述干法刻蚀工艺所采用的刻蚀剂具有对硬掩膜材料的高选择性，干法刻蚀中，金属层间介质材料的刻蚀速率数十倍、或数百倍于硬掩膜层的刻蚀速率。在一些示例中，金属间介质层220与硬掩膜层240之间形成有TEOS层230，采用干法刻蚀工艺依次选择性刻蚀TEOS层230和金属间介质层220以形成通孔222，所述通孔222贯穿TEOS层230、金属间介质层220而停止于刻蚀停止层230中。
受限于制造工艺，所得的氮化钛硬掩膜层具有从中心区域到边缘附近逐渐减少的致密度，而硬掩膜层的抗刻蚀能力与致密性正相关。在一些示例中，干法刻蚀工艺中，位于晶圆边缘附近的图形化硬掩膜层242e被去除，其下方的TEOS层230的至少一部分也被去除，而位于晶圆中心区域的图形化硬掩膜层242c保留有刻蚀减薄的硬掩膜层。如图3C所示，在干法刻蚀端面行进到刻蚀停止层210的表面之前，位于晶圆的边缘附近图形化的硬掩膜层242e发生过刻蚀而显露出下层的TEOS表面，而位于晶圆的中心区域的图形化硬掩膜层242c以及介于中心区域与边缘之间的中间区域的图形化硬掩膜层242m还保留完整的通孔图形。
在此基础上，继续执行干法刻蚀工艺，由于晶圆的边缘附近图形化的硬掩膜层242e被刻蚀掉，位于晶圆的边缘附近的通孔周边未受到遮蔽而在开口区域的横向方向进一步产生刻蚀量，如图3D所示的通孔222e的刻蚀剖面，而基于保留的图形化硬掩膜层，形成为具有图3D所示的通孔222c。
参见图5B，其为图解图5A所示的实施例和对比例中硬掩膜层各位置的刻蚀速率随N2与Ar的流量比而变化的图表，所示的实施例和对比例图形化的硬掩膜层的电阻率均具有沿晶圆中心区域、中间区域到边缘依次降低的刻蚀速率，并且与对比例中图形化的硬掩膜层相比，所示的实施例中图形化的硬掩膜层各处的刻蚀速率降低约32%，由此可以显著降低晶圆边缘附近通孔开口区域发生边缘刻蚀。
返回参见图4B，通过调节反应气体与工作气体之间的流量比来改变整个硬掩膜层的方阻均匀性，图4B中以RSU%反映整个硬掩膜层的方阻偏差大小，RSU%减小，硬掩膜层的方阻均匀性升高，表明硬掩膜层整体进一步致密均匀化，因而干法刻蚀过程中金属间介质材料对硬掩膜材料的刻蚀选择比趋于一致，减轻或消除干法刻蚀过程中硬掩膜层发生过刻蚀，诸如晶圆边缘处硬掩膜层的过刻蚀，避免通孔开口区域发生边缘刻蚀所致的通孔间距减小。
实施例2
本发明实施例提供一种金属互连结构的制作方法，包括以下步骤：
S200：提供一晶圆，所述晶圆包括衬底和依次层叠于所述衬底上的金属间介质层和硬掩膜层；
S210：通过物理气相沉积工艺沉积硬掩膜层；
S220：形成图形化的硬掩膜层，所述图形化的硬掩膜层中界定出通孔图形；
S230：基于所述图形化的硬掩膜层选择性刻蚀所述金属间介质层以形成互连通孔；
S240：于所述互连通孔中依次形成扩散阻挡层、金属种子层和金属填充物以形成金属互连结构。
可以参照先前所述的步骤S100~S130，执行本实施例通孔刻蚀方法中的步骤S200~S230，于金属间介质层220中形成互连通孔。
作为示例，在进行步骤S240之前，可以采用等离子体预清洁所述互连通孔。
具体地，步骤S240包括：于所述互连通孔中依次形成扩散阻挡层、金属种子层和金属填充物以形成金属互连结构。
作为示例，步骤S240形成所述金属互连结构之后，所述制作方法还包括：通过化学机械抛光（CMP）工艺去除所述金属间介质层之上金属填充物、TEOS层以及残留的硬掩膜层，使得所述金属间介质层的表面与所述金属填充物的表面基本齐平。作为示例，所述金属填充物的材质可以是任何合适的金属材料，例如钌(Ru)、钨(W)、钴(Co)、铝(Al)、铜(Cu)或类似金属。
使用本方案的金属互连结构的制作方法，可以实现边界清晰定义的通孔形貌，尤其是改善晶圆边缘附近互连通孔的刻蚀剖面，基于所述互连通孔形成金属互连结构，大大降低了邻近间隔的金属填充横向互连所致的短路风险。
如上所述，本发明提供的通孔刻蚀方法以及金属互连结构的制作方法，具有以下有益效果：
本发明的通孔刻蚀方法中，通过调整反应气体与工作气体的流量比优化硬掩膜层的组成分布和致密均匀性，可以提高硬掩膜层整体的耐刻蚀性，改善了硬掩膜层各处的刻蚀选择比差异；在此基础上，基于刻蚀剖面改善的通孔形成金属互连结构，避免相邻的通孔之间间距过小而引起横向互连，降低互连结构中的短接风险。
此外，通过优化反应气体与工作气体的气体流量、溅射功率等工艺参数，实现对整个硬掩膜层中氮元素的含量和分布、以及膜质致密度的调整，缩小位于晶圆边缘附近与位于晶圆中心区域的硬掩膜层之间刻蚀速率的差异，明显改善了晶圆边缘附近刻蚀孔的剖面，节约了制造成本，有利于提高芯片的可靠性。
所以，本发明有效克服了现有技术中的几种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (6)

1.一种金属互连结构的制作方法，其特征在于，所述制作方法包括以下步骤：
提供一晶圆，所述晶圆包括衬底和位于所述衬底上的金属间介质层；
通过反应溅射工艺沉积氮化钛硬掩膜层，包括：于工艺腔室内通入气体组合物，于所述金属间介质层之上形成所述氮化钛硬掩膜层，所述气体组合物包括工作气体和反应气体，所述工作气体包括氩气，所述反应气体包括氮气；
形成图形化的氮化钛硬掩膜层，所述图形化的氮化钛硬掩膜层中界定出通孔图形；
基于所述图形化的氮化钛硬掩膜层选择性刻蚀所述金属间介质层以于所述金属间介质层中形成互连通孔；
于所述互连通孔中依次形成扩散阻挡层、金属种子层和金属填充物以形成金属互连结构，
其中，通过反应溅射工艺沉积所述氮化钛硬掩膜层，所述反应溅射工艺的工艺参数包括：于10mTorr~20mTorr之间的工作气压下施加介于6000W~12000W之间的直流功率到靶材，调节所述反应气体与所述工作气体的气体流量比为介于2:1 ~22:3之间以使所述氮化钛硬掩膜层致密均匀化，其中所述工作气体的流量设定为固定值，所述反应气体的流量范围介于50sccm~110sccm之间。
2.根据权利要求1所述的制作方法，其特征在于：所述氮化钛硬掩膜层具有表达式TiNx，所述氮化钛硬掩膜层的氮含量沿所述晶圆的中心区域到边缘的方向上逐渐减少。
3.根据权利要求1所述的制作方法，其特征在于：所述反应气体包括氮气，所述工作气体包括氩气，通过反应溅射工艺沉积氮化钛硬掩膜层，包括以下步骤：调节所述反应气体相对于所述工作气体的气体流量以使所述反应气体与所述工作气体之间的流量比介于1.5:1~10:1之间，其中，所述工作气体的流量范围介于10sccm~50sccm之间，所述反应气体的流量范围介于20sccm~150sccm之间。
4.根据权利要求3所述的制作方法，其特征在于：调节所述反应气体与所述工作气体之间的流量比使位于所述衬底之上的所述氮化钛硬掩膜层各处氮的化学计量比提升5%-30%。
5.根据权利要求1所述的制作方法，其特征在于，所述制作方法还包括：
于所述金属间介质层与所述氮化钛硬掩膜层之间形成有TEOS层；
形成图形化的氮化钛硬掩膜层的步骤之后，所述晶圆之上未覆盖氮化钛硬掩膜层的区域显露出TEOS层；
采用干法刻蚀工艺选择性刻蚀所述TEOS层和所述金属间介质层以形成互连通孔。
6.根据权利要求1所述的制作方法，其特征在于，所述制作方法还包括：形成所述金属互连结构之后，通过化学机械抛光工艺去除所述金属间介质层之上金属填充物、TEOS层以及残留的氮化钛硬掩膜层。
CN202211147073.4A 2022-09-21 2022-09-21 通孔刻蚀方法以及金属互连结构的制作方法 Active CN115241126B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211147073.4A CN115241126B (zh) 2022-09-21 2022-09-21 通孔刻蚀方法以及金属互连结构的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211147073.4A CN115241126B (zh) 2022-09-21 2022-09-21 通孔刻蚀方法以及金属互连结构的制作方法

Publications (2)

Publication Number Publication Date
CN115241126A CN115241126A (zh) 2022-10-25
CN115241126B true CN115241126B (zh) 2022-12-30

Family

ID=83682019

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211147073.4A Active CN115241126B (zh) 2022-09-21 2022-09-21 通孔刻蚀方法以及金属互连结构的制作方法

Country Status (1)

Country Link
CN (1) CN115241126B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115881572B (zh) * 2023-01-06 2023-06-27 粤芯半导体技术股份有限公司 半导体纳米通孔制作量测方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5891799A (en) * 1997-08-18 1999-04-06 Industrial Technology Research Institute Method for making stacked and borderless via structures for multilevel metal interconnections on semiconductor substrates
JP2006278836A (ja) * 2005-03-30 2006-10-12 Tokyo Electron Ltd エッチング方法、エッチング装置、コンピュータプログラム及びコンピュータ記憶媒体
JP2011139033A (ja) * 2009-12-04 2011-07-14 Novellus Systems Inc ハードマスク材料
CN102820260A (zh) * 2012-08-16 2012-12-12 上海华力微电子有限公司 提高通孔图形性能表现的方法
CN104979203A (zh) * 2014-04-04 2015-10-14 中芯国际集成电路制造(上海)有限公司 Mos晶体管和导电插塞的形成方法
JP2016154208A (ja) * 2015-02-12 2016-08-25 旭硝子株式会社 研磨剤、研磨方法および半導体集積回路装置の製造方法
CN113948377A (zh) * 2021-10-19 2022-01-18 长江存储科技有限责任公司 一种半导体结构及一种硬掩膜层的制造方法
CN114280890A (zh) * 2022-02-07 2022-04-05 上海图灵智算量子科技有限公司 一种铌酸锂光芯片脊形波导的制备方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7067920B2 (en) * 2002-01-22 2006-06-27 Elpida Memory, Inc. Semiconductor device and method of fabricating the same
US20070243714A1 (en) * 2006-04-18 2007-10-18 Applied Materials, Inc. Method of controlling silicon-containing polymer build up during etching by using a periodic cleaning step

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5891799A (en) * 1997-08-18 1999-04-06 Industrial Technology Research Institute Method for making stacked and borderless via structures for multilevel metal interconnections on semiconductor substrates
JP2006278836A (ja) * 2005-03-30 2006-10-12 Tokyo Electron Ltd エッチング方法、エッチング装置、コンピュータプログラム及びコンピュータ記憶媒体
JP2011139033A (ja) * 2009-12-04 2011-07-14 Novellus Systems Inc ハードマスク材料
CN102820260A (zh) * 2012-08-16 2012-12-12 上海华力微电子有限公司 提高通孔图形性能表现的方法
CN104979203A (zh) * 2014-04-04 2015-10-14 中芯国际集成电路制造(上海)有限公司 Mos晶体管和导电插塞的形成方法
JP2016154208A (ja) * 2015-02-12 2016-08-25 旭硝子株式会社 研磨剤、研磨方法および半導体集積回路装置の製造方法
CN113948377A (zh) * 2021-10-19 2022-01-18 长江存储科技有限责任公司 一种半导体结构及一种硬掩膜层的制造方法
CN114280890A (zh) * 2022-02-07 2022-04-05 上海图灵智算量子科技有限公司 一种铌酸锂光芯片脊形波导的制备方法

Also Published As

Publication number Publication date
CN115241126A (zh) 2022-10-25

Similar Documents

Publication Publication Date Title
US10643895B2 (en) Self-aligned interconnects formed using subtractive techniques
TWI672740B (zh) 用於圖案化的遮罩蝕刻
US7709344B2 (en) Integrated circuit fabrication process using gas cluster ion beam etching
US6989231B2 (en) Method of forming fine patterns using silicon oxide layer
US7470612B2 (en) Method of forming metal wiring layer of semiconductor device
US7691739B2 (en) Via electromigration improvement by changing the via bottom geometric profile
US6743711B2 (en) Method for forming dual damascene line structure
TWI257645B (en) Barrier metal re-distribution process for resistivity reduction
CN115241126B (zh) 通孔刻蚀方法以及金属互连结构的制作方法
US6147005A (en) Method of forming dual damascene structures
US6573176B2 (en) Method for forming dual damascene line structure
JP2008503073A (ja) 層構造の製造方法
US7179759B2 (en) Barrier layer and fabrication method thereof
US20060113676A1 (en) Semiconductor device and method of manufacture thereof
KR20040017158A (ko) 하드 마스크를 이용한 알루미늄막 식각 방법 및 반도체소자의 배선 형성 방법
US7485574B2 (en) Methods of forming a metal line in a semiconductor device
KR20200025199A (ko) 금속 박막 에치백에 의한 반도체 배선 제조 방법 및 이를 통해 제조된 반도체 소자
US11756790B2 (en) Method for patterning a dielectric layer
US20240113018A1 (en) Locally widened profile for nanoscale wiring structure
US8119523B2 (en) Method for fabricating semiconductor device using dual damascene process
WO2020170865A1 (ja) 半導体装置の製造方法
US7524760B2 (en) Semiconductor device and method for manufacturing the same
TWI224363B (en) Manufacturing method for semiconductor pitch
KR100698743B1 (ko) 반도체 소자의 제조 방법
KR20090030504A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: 510700 No. 28, Fenghuang fifth road, Huangpu District, Guangzhou, Guangdong

Patentee after: Yuexin Semiconductor Technology Co.,Ltd.

Address before: 510700 No. 28, Fenghuang fifth road, Huangpu District, Guangzhou, Guangdong

Patentee before: Guangzhou Yuexin Semiconductor Technology Co.,Ltd.