CN104425217A - 图形化方法 - Google Patents

图形化方法 Download PDF

Info

Publication number
CN104425217A
CN104425217A CN201310401308.2A CN201310401308A CN104425217A CN 104425217 A CN104425217 A CN 104425217A CN 201310401308 A CN201310401308 A CN 201310401308A CN 104425217 A CN104425217 A CN 104425217A
Authority
CN
China
Prior art keywords
layer
hard mask
mask layer
window
etched
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310401308.2A
Other languages
English (en)
Inventor
张城龙
黄瑞轩
张海洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310401308.2A priority Critical patent/CN104425217A/zh
Publication of CN104425217A publication Critical patent/CN104425217A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

一种图形化方法，包括：提供基底；在基底上形成待刻蚀层；在待刻蚀层上形成第一硬掩膜层；在第一硬掩膜层上形成第二硬掩膜层；在第二硬掩膜层上形成光刻胶，光刻胶中具有多个第一窗口，第一窗口具有第一尺寸，相邻第一窗口间具有第一间距；通过第一窗口刻蚀所述第二硬掩膜层，形成图形化的第二硬掩膜层，图形化的第二硬掩膜层中具有多个第二窗口；刻蚀第二窗口的侧壁，使第二窗口具有第二尺寸，相邻第二窗口之间具有第二间距，第二尺寸和第二间距为预定尺寸；通过第二窗口刻蚀第一硬掩膜层和待刻蚀层，形成图形化的第一硬掩膜层和图形化的待刻蚀层。本技术方案提供的图形化方法可以避免光刻胶坍塌。

Description

图形化方法
技术领域
本发明涉及半导体领域，特别涉及到一种图形化方法。
背景技术
半导体技术在摩尔定律的驱动下，工艺节点被持续减小，使得基底单位面积上电子器件的数量不断增加。例如，现有技术中，接触孔的尺寸越来越小。随着基底单位面积上电子器件数量的不断增加，光刻技术中使用的光刻胶容易发生坍塌。
参考图1，提供基底1，在所述基底1上形成待刻蚀层2，在所述待刻蚀层2上形成光刻胶3，所述光刻胶3中具有多个窗口4。
光刻胶3坍塌的主要原因是随着器件尺寸的不断缩小，相应的，相邻窗口4之间的间距W也越来越小，而为了能够完成所述待刻蚀层2的图形化，所述光刻胶3的厚度H较大，当光刻胶3的高宽比H/W超过某一极限值之后就容易坍塌。
其次，由于刻蚀偏差的存在，使得待刻蚀层中刻蚀后形成的窗口的尺寸（刻蚀后检测（AEI，After Etch Inspection））小于光刻胶显影后形成的窗口的尺寸（显影后检测（ADI，After Development Inspection）），所以为得到预定窗口的尺寸的图形化的待刻蚀层，光刻胶3中的窗口4的尺寸必须较大，进而导致相邻窗口4之间的间距W会更小，光刻胶3更容易发生坍塌。
发明内容
本发明解决的问题是现有技术中，图形化的光刻胶容易发生坍塌。
为解决上述问题，本发明提供一种图形化方法，包括：
提供基底；
在所述基底上形成待刻蚀层；
在所述待刻蚀层上形成第一硬掩膜层；
在所述第一硬掩膜层上形成第二硬掩膜层；
在所述第二硬掩膜层上形成光刻胶，光刻胶中具有多个第一窗口，第一窗口具有第一尺寸，相邻第一窗口间具有第一间距；
通过所述第一窗口刻蚀所述第二硬掩膜层，形成图形化的第二硬掩膜层，所述图形化的第二硬掩膜层中具有多个第二窗口；
刻蚀所述第二窗口的侧壁，使第二窗口具有第二尺寸，相邻第二窗口之间具有第二间距，第二尺寸和第二间距为预定尺寸；
通过所述第二窗口刻蚀所述第一硬掩膜层和所述待刻蚀层，形成图形化的第一硬掩膜层和图形化的待刻蚀层。
可选的，所述第二硬掩膜层为SiOC层、SiC层、SiN层和SiO2层中的一层或多层。
可选的，所述第一硬掩膜层为单层结构或叠层结构；
单层结构的第二硬掩膜层为BN层或AlN；
叠层结构的第二硬掩膜层为AlN层和位于AlN层上的BN层。
可选的，所述待刻蚀层为SiO2层或低k介质层。
可选的，图形化的待刻蚀层中形成了接触孔或通孔。
可选的，刻蚀所述第二窗口的侧壁的方法为等离子体刻蚀。
可选的，所述等离子体刻蚀为氟碳基等离子体刻蚀。
可选的，在所述第二硬掩膜层上形成光刻胶前，在所述第二硬掩膜层上形成底部抗反射层，所述光刻胶形成在所述底部抗反射层上。
可选的，在所述第二硬掩膜层上形成底部抗反射层前，在所述第二硬掩膜层上形成有机介质层，底部抗反射层形成在所述有机介质层上。
可选的，在所述有机介质层上形成底部抗反射层前，在所述有机介质层上由下至上依次形成无定形碳层和氧化硅层，所述底部抗反射层形成在所述氧化硅层上。
可选的，在所述待刻蚀层上形成第一硬掩膜层前，在所述待刻蚀层上形成氧化硅层或含硅有机物层，所述第一硬掩膜层形成在所述氧化硅层或含硅有机物层上。
可选的，所述第一硬掩膜层的厚度为
可选的，所述第一硬掩膜层的形成方法为PVD、CVD或ALD。
与现有技术相比，本发明的技术方案具有以下优点：
光刻胶中具有多个第一窗口，第一窗口具有第一尺寸，相邻第一窗口间具有第一间距，所述第一间距较大。所述第一间距较大，提高了光刻胶与所述第二硬掩膜层的接触面积，克服了光刻胶由于第一间距较小，在重力作用下容易导致光刻胶坍塌的缺点。然后，通过所述第一窗口刻蚀所述第二硬掩膜层，形成图形化的第二硬掩膜层，所述图形化的第二硬掩膜层中具有多个第二窗口，第二窗口也具有第一尺寸，且相邻第二窗口之间的间距也为第一间距。接着，通过刻蚀所述第二窗口的侧壁，使第二窗口的尺寸增大至第二尺寸，而相邻第二窗口之间的尺寸减小至第二间距，第二尺寸和第二间距为预定尺寸。由于第二硬掩膜层的质地较硬，不会发生坍塌现象。再通过具有预定尺寸的第二窗口刻蚀第一硬掩膜层和待刻蚀层，形成的图形化的待刻蚀层具有预定的尺寸。
第二硬掩膜层形成在第一硬掩膜层上，第一硬掩膜层可以防止刻蚀第二硬掩膜层，以及刻蚀第二窗口的侧壁时，对待刻蚀层造成损伤；第一硬掩膜层还可以作为刻蚀所述待刻蚀层的掩膜层。
附图说明
图1是现有技术中图形化方法的剖面结构示意图；
图2至图11是本发明具体实施例中图形化方法各阶段的剖面结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
本实施例提供一种图形化方法，包括：
参考图2，提供基底110。
在本实施例中，所述基底110的材料可以为硅、硅锗、绝缘体上硅（siliconon insulator，简称SOI）等常规的半导体材料。所述基底110中可以形成有半导体器件，如源极、漏极和栅极等。
参考图3，在所述基底110上形成待刻蚀层120。
在本实施例中，所述待刻蚀层120为SiO2层或低k介质层。图形化所述待刻蚀层120，以在图形化的待刻蚀层中形成接触孔或通孔。
形成所述待刻蚀层120的方法为化学气相沉积（CVD）、物理气相沉积（PVD）或原子层沉积（ALD）。
例如形成SiO2材料的待刻蚀层120的方法可以为物理气相沉积，使用Ar和N2等离子体作为溅射离子，所述Ar和N2等离子体撞击与待刻蚀层120材料相同的靶材，将靶材中的分子撞击脱离靶材，沉积到所述基底110上，形成待刻蚀层120。
在本实施例中，所述待刻蚀层120中可以已形成有插塞、互连线等半导体器件。
参考图4，在所述待刻蚀层120上形成第一硬掩膜层131。
所述第一硬掩膜层131为单层结构，如BN层或AlN，其厚度为形成所述第一硬掩膜层131的形成方法为PVD、CVD或ALD。
以所述第一硬掩膜层131为形成BN层为例，在本实施例中，形成BN层的方法为化学气相沉积，所述化学气相沉积的反应气体为BCl3和NH3，反应的温度大于100℃，且该反应的温度应该保证不破坏所述基底110和待刻蚀层120，及在所述基底110和待刻蚀层120中已形成的半导体器件和材料。
在其他实施例中，所述第一硬掩膜层131为叠层结构，如所述第一硬掩膜层131为AlN层和位于AlN层上的BN层。
第一硬掩膜层131可以防止后续刻蚀第二硬掩膜层，以及刻蚀第二窗口的侧壁时，对待刻蚀层120造成损伤。所述第一硬掩膜层131还可以作为刻蚀所述待刻蚀层120的掩膜。
在其他实施例中，在所述待刻蚀层120上形成第一硬掩膜层131前，在所述待刻蚀层120上形成氧化硅层或含硅有机物层，所述第一硬掩膜层131形成在所述氧化硅层或含硅有机物层上。
氧化硅层、含硅有机物层的作用是改善第一硬掩膜层131与待刻蚀层120之间的界面特性，如减小第一硬掩膜层131与待刻蚀层120之间的应力、提高第一硬掩膜层131与待刻蚀层120的粘合力。
参考图5，在所述第一硬掩膜层131上形成第二硬掩膜层132。
所述第二硬掩膜层132为SiOC层、SiC层、SiN层和SiO2层中的一层或多层。
形成所述第二硬掩膜层132的形成方法为PVD、CVD或ALD。
所述第二硬掩膜层132的质地较硬，图形化后不会发生坍塌。
参考图6，在所述第二硬掩膜层132上形成底部抗反射层140。
底部抗反射层140可以减小曝光时产生的反射效应，以得到具有精细图案的光刻胶。所述底部抗反射层140可以为有机底部抗反射层或无机底部抗反射层。
形成底部抗反射层140的方法可以为旋涂法。
在其他实施例中，在所述第二硬掩膜层132上形成底部抗反射层140前，所述第二硬掩膜层132中已经形成有图形，可以先在所述第二硬掩膜层132上形成有机介质层，所述有机介质层上表面平坦，底部抗反射层140形成在所述有机介质层上。
在其他实施例中，在所述有机介质层上形成底部抗反射层140前，还可以在所述有机介质层上由下至上依次形成无定形碳层和氧化硅层，所述底部抗反射层140形成在所述氧化硅层上。
其中，无定形碳层由于具有高化学稳定性、高硬度、高强度等优点，后续将光刻胶中的图形转移至无定形碳层时，可以得到具有小的线边缘粗糙度（LER，line edge roughness）和线宽粗糙度（LWR，line width roughness）的图形化的无定形碳层；再以所述图形化的无定形碳层为掩膜，刻蚀所述第二硬掩膜层132时，可以得到LER和LWR小的图形化的第二硬掩膜层。
氧化硅层的作用是改善无定形碳层与底部抗反射层140之间的界面特性，如减小定形碳层与底部抗反射层140之间的应力、提高定形碳层与底部抗反射层140的粘合力。
在其他实施例中，也可以不形成底部抗反射层140。
参考图7，在所述底部抗反射层140上形成光刻胶150，光刻胶150中具有多个第一窗口101，第一窗口101具有第一尺寸w1，相邻第一窗口101间具有第一间距d1。
由于光刻胶150的质地较软，如果第一间距d1太小，会导致光刻胶150难以承受重力的作用而坍塌。而且，如果第一间距d1太小，由于光刻技术的限制，难以在光刻胶中通过一次光刻形成光刻胶150。
本实施例中，第一间距d1较大，可以防止光刻胶150坍塌。而且，可以克服难以在光刻胶中通过一次光刻形成光刻胶150的缺陷，通过一次光刻工艺完成光刻胶150的制备，简化了工艺。
由于不同的第一窗口101可以具有不同的尺寸，因此本实施例中，第一尺寸w1并不代表某一数值，只是用于作为标记。即某一第一窗口的第一尺寸w1可以与另一第一窗口的第一尺寸w1不同。
同理，第一间距d1并不代表某一数值，只是用于作为标记。即某两相邻第一窗口间的第一间距d1可以与另两相邻第一窗口间的第一间距d1不同。
参考图8，通过所述第一窗口101刻蚀所述底部抗反射层140和第二硬掩膜层132，形成图形化底部抗反射层和图形化的第二硬掩膜层133，所述图形化的第二硬掩膜层133中具有多个第二窗口102。然后去除所述光刻胶150和图形化底部抗反射层。
由于通过所述第一窗口101刻蚀第二硬掩膜层132，所以相邻所述第二窗口102之间的间距也为d1，所述第二窗口102的尺寸也为w1。
参考图9，刻蚀所述第二窗口102的侧壁，使第二窗口102的尺寸由第一尺寸d1增大至第二尺寸d2，而相邻第二窗口102之间的尺寸有第一间距w1减小至第二间距w2。其中，第二尺寸w2和第二间距d2为预定尺寸。
第一尺寸d1、第二尺寸d2和第一间距w1、第二间距w2满足w2-w1=d1-d2。
在本实施例中，刻蚀所述第二窗口102的侧壁的方法为的等离子体刻蚀，所述等离子体刻蚀为氟碳基等离子体刻蚀。
在本实施例中，由于去除了光刻胶150和图形化底部抗反射层，刻蚀所述第二窗口102的侧壁时，同样也会刻蚀所述图形化的第二硬掩膜层133的上表面，使图形化的第二硬掩膜层133的高度减小。
刻蚀所述第二窗口102的侧壁时，所述第二窗口102的尺寸与刻蚀的时间成正比，所以可以通过控制刻蚀所述第二窗口102的侧壁的刻蚀时间来控制所述第二窗口102的尺寸。
由于第二硬掩膜层132的质地较硬，即使所述第二间距d2很小，图形化的第二硬掩膜层133不会发生坍塌现象。
参考图10，通过所述第二窗口102刻蚀所述第一硬掩膜层131，形成图形化的第一硬掩膜层134。
刻蚀所述第一硬掩膜层131的方法为等离子体刻蚀。
参考图11，以所述图形化的第二硬掩膜层133和图形化的第一硬掩膜层134为掩膜刻蚀所述待刻蚀层120，形成图形化的待刻蚀层121。然后去除图形化的第二硬掩膜层133和图形化的第一硬掩膜层134。
刻蚀所述待刻蚀层120的方法为等离子体刻蚀，如使用CF4等离子体刻蚀所述待刻蚀层120。
图形化的待刻蚀层121中形成第三窗口103，所述第三窗口103的尺寸为w2，相邻第三窗口103之间的间距为d2。第三窗口103的尺寸达到预定尺寸，相邻第三窗口103之间的间距也达到预定尺寸。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (13)

1.一种图形化方法，其特征在于，包括：
提供基底；
在所述基底上形成待刻蚀层；
在所述待刻蚀层上形成第一硬掩膜层；
在所述第一硬掩膜层上形成第二硬掩膜层；
在所述第二硬掩膜层上形成光刻胶，光刻胶中具有多个第一窗口，第一窗口具有第一尺寸，相邻第一窗口间具有第一间距；
通过所述第一窗口刻蚀所述第二硬掩膜层，形成图形化的第二硬掩膜层，所述图形化的第二硬掩膜层中具有多个第二窗口；
刻蚀所述第二窗口的侧壁，使第二窗口具有第二尺寸，相邻第二窗口之间具有第二间距，第二尺寸和第二间距为预定尺寸；
通过所述第二窗口刻蚀所述第一硬掩膜层和所述待刻蚀层，形成图形化的第一硬掩膜层和图形化的待刻蚀层。
2.如权利要求1所述的图形化方法，其特征在于，所述第二硬掩膜层为SiOC层、SiC层、SiN层和SiO2层中的一层或多层。
3.如权利要求1所述的图形化方法，其特征在于，所述第一硬掩膜层为单层结构或叠层结构；
单层结构的第二硬掩膜层为BN层或AlN；
叠层结构的第二硬掩膜层为AlN层和位于AlN层上的BN层。
4.如权利要求1所述的图形化方法，其特征在于，所述待刻蚀层为SiO2层或低k介质层。
5.如权利要求4所述的图形化方法，其特征在于，图形化的待刻蚀层中形成了接触孔或通孔。
6.如权利要求1所述的图形化方法，其特征在于，刻蚀所述第二窗口的侧壁的方法为等离子体刻蚀。
7.如权利要求6所述的图形化方法，其特征在于，所述等离子体刻蚀为氟碳基等离子体刻蚀。
8.如权利要求1所述的图形化方法，其特征在于，在所述第二硬掩膜层上形成光刻胶前，在所述第二硬掩膜层上形成底部抗反射层，所述光刻胶形成在所述底部抗反射层上。
9.如权利要求8所述的图形化方法，其特征在于，在所述第二硬掩膜层上形成底部抗反射层前，在所述第二硬掩膜层上形成有机介质层，底部抗反射层形成在所述有机介质层上。
10.如权利要求9所述的图形化方法，其特征在于，在所述有机介质层上形成底部抗反射层前，在所述有机介质层上由下至上依次形成无定形碳层和氧化硅层，所述底部抗反射层形成在所述氧化硅层上。
11.如权利要求1所述的图形化方法，其特征在于，在所述待刻蚀层上形成第一硬掩膜层前，在所述待刻蚀层上形成氧化硅层或含硅有机物层，所述第一硬掩膜层形成在所述氧化硅层或含硅有机物层上。
12.如权利要求1所述的图形化方法，其特征在于，所述第一硬掩膜层的厚度为
13.如权利要求1所述的图形化方法，其特征在于，所述第一硬掩膜层的形成方法为PVD、CVD或ALD。
CN201310401308.2A 2013-09-05 2013-09-05 图形化方法 Pending CN104425217A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310401308.2A CN104425217A (zh) 2013-09-05 2013-09-05 图形化方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310401308.2A CN104425217A (zh) 2013-09-05 2013-09-05 图形化方法

Publications (1)

Publication Number Publication Date
CN104425217A true CN104425217A (zh) 2015-03-18

Family

ID=52973906

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310401308.2A Pending CN104425217A (zh) 2013-09-05 2013-09-05 图形化方法

Country Status (1)

Country Link
CN (1) CN104425217A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109782477A (zh) * 2019-03-15 2019-05-21 京东方科技集团股份有限公司 一种显示基板的制备方法及显示基板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1354496A (zh) * 2000-11-14 2002-06-19 联华电子股份有限公司 增加半导体的介电材质的粘附性质的方法
CN1812074A (zh) * 2004-12-08 2006-08-02 三星电子株式会社 形成互连结构和半导体器件的方法
KR20090000882A (ko) * 2007-06-28 2009-01-08 주식회사 하이닉스반도체 반도체소자의 미세 패턴 형성방법
TW201320181A (zh) * 2011-10-13 2013-05-16 Applied Materials Inc 用於蝕刻基材的方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1354496A (zh) * 2000-11-14 2002-06-19 联华电子股份有限公司 增加半导体的介电材质的粘附性质的方法
CN1812074A (zh) * 2004-12-08 2006-08-02 三星电子株式会社 形成互连结构和半导体器件的方法
KR20090000882A (ko) * 2007-06-28 2009-01-08 주식회사 하이닉스반도체 반도체소자의 미세 패턴 형성방법
TW201320181A (zh) * 2011-10-13 2013-05-16 Applied Materials Inc 用於蝕刻基材的方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109782477A (zh) * 2019-03-15 2019-05-21 京东方科技集团股份有限公司 一种显示基板的制备方法及显示基板

Similar Documents

Publication Publication Date Title
CN104347371B (zh) 半导体结构的形成方法
US20180364567A1 (en) Method of forming patterns
KR102010188B1 (ko) 집적 회로 패터닝 방법
US9018686B2 (en) Dual gate finFET devices
CN104900495B (zh) 自对准双重图形化方法及鳍式场效应晶体管的制作方法
CN103794490B (zh) 自对准双图形的形成方法
US10276443B2 (en) Insulating layer next to fin structure and method of removing fin structure
CN108321079A (zh) 半导体结构及其形成方法
CN103578930A (zh) 多重图形化的掩膜层的形成方法、半导体结构
KR102128515B1 (ko) 에칭 마스크를 제거하는 방법
CN104409444B (zh) 鳍层光刻对准标记的制备方法
CN103839783A (zh) 自对准双重图形的形成方法
CN102592967A (zh) 半导体组件及其制造方法
KR20080099999A (ko) 반도체 소자의 미세 패턴 형성방법
US9214392B1 (en) Method of forming contact hole and semiconductor structure with contact plug
CN104701145B (zh) 半导体结构的形成方法
US9377582B2 (en) Substrate, related device, and related manufacturing method
CN102820260A (zh) 提高通孔图形性能表现的方法
CN107799462A (zh) 半导体结构的形成方法
US9805934B2 (en) Formation of contact/via hole with self-alignment
CN104425217A (zh) 图形化方法
TWI567785B (zh) 半導體裝置圖案化結構之製作方法
CN105448671A (zh) 半导体结构及返工方法
CN104425223B (zh) 图形化方法
CN104425361A (zh) 通孔的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20150318