CN105448671A - 半导体结构及返工方法 - Google Patents
半导体结构及返工方法 Download PDFInfo
- Publication number
- CN105448671A CN105448671A CN201410438895.7A CN201410438895A CN105448671A CN 105448671 A CN105448671 A CN 105448671A CN 201410438895 A CN201410438895 A CN 201410438895A CN 105448671 A CN105448671 A CN 105448671A
- Authority
- CN
- China
- Prior art keywords
- layer
- photoresist layer
- antireflective coating
- protective layer
- bottom antireflective
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
Abstract
一种半导体结构及返工方法,其中所述返工方法,包括:提供基底,所述基底上形成有含硅的有机底部抗反射涂层;在所述含硅的有机底部抗反射涂层上形成保护层;在所述保护层上形成第一光刻胶层,所述第一光刻胶层中存在缺陷;去除存在缺陷的第一光刻胶层,暴露出保护层的表面。保护层的存在,在去除存在缺陷的第一光刻胶层的过程中,可以防止外部的氧元素与含硅的有机底部抗反射涂层中硅元素形成氧化硅的结晶物或者产生其他的缺陷,因而,本发明在将存在缺陷的第一光刻胶层去除之后,含硅的有机底部抗反射涂层保存完好,无需额外的物理或化学步骤去除第一光刻胶层底部的含硅的有机底部抗反射涂层,从而节省了返工过程的工艺步骤,节约了制作成本。
Description
技术领域
本发明涉及半导体制作领域,特别涉及一种半导体结构及返工方法。
背景技术
随着集成电路的不断发展,晶体管的最小线宽不断减小,首先要求光刻工艺定义的光刻图形的尺寸和间距也越来越小。为了满足光刻的要求,除了在光刻设备方面不断的升级换代以外,人们还使用其他技术来提高光刻的质量和精度,使用抗反射涂层技术(ARC,Anti-ReflectiveCoating)就是其中之一。形成抗反射涂层的作用是:防止曝光光线通过光刻胶层后在衬底界面发生反射,因为返回光刻胶的反射光线会与入射的曝光光线发生干涉,导致光刻胶不能均匀的曝光。
抗反射涂层技术的发展经过了顶部抗反射涂层(TARC,TopAnti-ReflectiveCoating)和底部抗反射涂层(BARC,BottomAnti-ReflectiveCoating)两个阶段。目前主要使用的为底部抗反射涂层,而底部抗反射涂层又分为有机底部抗反射涂层和无机底部抗反射涂层两者,其中有机底部抗反射涂层具有成本低、折射率重复性好、平面性好等优点,因此在现有技术中得到了广泛的使用。但是有机的底部抗反射涂层由于致密性低(或硬度低),在进行光刻时,使得形成的光刻图形容易产生变形或存在缺陷,因而刻蚀后形成的刻蚀图形也会产生变形或存在缺陷。
为解决上述问题,现有技术提出了一种含硅的有机底部抗反射涂层(Si-BARC),含硅的有机底部抗反射涂层是通过在普通的有机抗反射涂层中掺杂硅形成,含硅的有机底部抗反射涂层相比于普通的有机底部抗反射涂层其致密性提高,在光刻的过程中,防止光线反射的同时,使得形成的光刻图形不会变形或存在缺陷。
但是,在实际的生产过程中,当含硅的有机底部抗反射涂层应用在光刻工艺时,若含硅的有机底部抗反射涂层上形成的光刻胶层存在缺陷时,则需要对产品进行返工,以去除存在缺陷的光刻胶层,而现有的返工工艺较为复杂。
发明内容
本发明解决的问题是怎样减少返工的步骤及成本。
为解决上述问题,本发明提供一种返工方法,包括:提供基底,所述基底上形成有含硅的有机底部抗反射涂层;在所述含硅的有机底部抗反射涂层上形成保护层;在所述保护层上形成第一光刻胶层,所述第一光刻胶层中存在缺陷;去除所述存在缺陷的第一光刻胶层,暴露出保护层的表面。
可选的,所述保护层材料为无机透明的材料。
可选的,所述无机透明的材料为氧化硅或氮化硅。
可选的,所述保护层的厚度为30~200埃。
可选的,形成所述保护层采用原子层沉积工艺。
可选的,所述第一光刻胶层中形成有第一光刻图形,第一光刻胶层中的缺陷为第一光刻胶层的厚度缺陷、厚度均匀性缺陷、第一光刻图形的尺寸和位置缺陷、第一光刻图形的形貌缺陷。
可选的,在去除所述存在缺陷的第一光刻胶层后,重新在所述保护层表面形成第二光刻胶层。
可选的,在形成所述含硅的有机底部抗反射涂层之前,还包括:在所述基底上形成若干栅极层;形成覆盖所述若干栅极层和基底的有机填充层。
可选的,在所述有机填充层上形成含硅的有机底部抗反射涂层。
可选的,在所述第二光刻胶层中形成第二光刻图形;以所述第二光刻胶层为掩膜刻蚀所述保护层、含硅的抗反射涂层、有机填充层,在所述保护层、含硅的抗反射涂层、有机填充层中形成暴露出栅极层顶部表面的凹槽。
可选的,去除所述存在缺陷的第一光刻胶层采用等离子刻蚀工艺。
可选的,等离子刻蚀工艺采用的气体为O2、H2、N2,O2的流量为500~5000sccm,H2的流量为500~5000sccm,N2的流量为500~5000sccm,偏置电压为0~500V,源功率为0.1kw~20kw,腔室压力为0.1mtorr~1torr,温度为25~200摄氏度。
可选的,形成所述含硅的有机底部抗反射涂层采用旋涂工艺。
本发明还提供了一种半导体结构,包括:提供基底,所述基底上形成有含硅的有机底部抗反射涂层;位于所述含硅的有机底部抗反射涂层上的保护层;位于所述保护层上的光刻胶层。
可选的,所述保护层材料为无机透明的材料。
可选的,所述无机透明的材料为氧化硅或氮化硅。
可选的,所述保护层的厚度为30~200埃。
可选的,所述含硅的有机底部抗反射涂层的厚度为200~600埃。
可选的,位于基底上的若干栅极层;覆盖所述基底和若干栅极层的有机填充层。
可选的,所述含硅的有机底部抗反射涂层位于有机填充层表面上。
与现有技术相比,本发明的技术方案具有以下优点:
本发明的返工方法,在基底上形成含硅的有机底部抗反射涂层后,在含硅的有机底部抗反射涂层上形成保护层,然后在保护层上形成第一光刻胶层,当第一光刻胶层中存在缺陷时,需要对产品进行返工(去除存在缺陷的第一光刻胶层),在去除所述存在缺陷的第一光刻胶层时,由于保护层的存在,所述保护层能将含硅的有机底部抗反射涂层与去除第一光刻胶层时的去除环境隔离,从而在去除存在缺陷的过程中,防止含硅的有机底部抗反射涂层中形成氧化硅的结晶物或者产生其他的缺陷,因而,本发明在将存在缺陷的第一光刻胶层去除之后,含硅的有机底部抗反射涂层保存完好,无需额外的步骤去除第一光刻胶层底部的含硅的有机底部抗反射涂层,从而节省了返工过程的工艺步骤,节约了制作成本。
进一步,所述保护层材料采用无机透明的材料,一方面是在后续去除存在缺陷的第一光刻胶层时,对保护层的刻蚀速率很小或忽略不计,防止保护层的损伤;另一方面,使得对第一光刻胶层曝光时,曝光光线能透过保护层向下传输,防止或减少曝光光线在保护层表面的反射。
本发明的半导体结构,含硅的有机底部抗反射涂层位于基底上;保护层位于所述含硅的有机底部抗反射涂层上;光刻胶层位于所述保护层上。当形成的光刻胶层中存在缺陷,需要对产品进行返工(去除存在缺陷的光刻胶层)时,所述保护层在去除存在缺陷的过程中,防止含硅的有机底部抗反射涂层中形成氧化硅的结晶物或者产生其他的缺陷,使得含硅的有机底部抗反射涂层保存完好,因而无需额外的步骤去除第一光刻胶层底部的含硅的有机底部抗反射涂层,从而节省了返工过程的工艺步骤,节约了制作成本。
附图说明
图1~图9为本发明实施例半导体结构的形成过程的剖面结构示意图。
具体实施方式
如背景技术所言,在实际的生产中,对含硅的有机底部抗反射涂层的产品的返工工艺较为复杂。
研究发现,现有去除存在缺陷的光刻胶层通常采用等离子刻蚀工艺或灰化工艺,等离子刻蚀工艺或灰化工艺采用的气体主要为O2,在去除光刻胶层的过程中,由于含硅的有机底部抗反射涂层存在硅元素,硅元素容易与氧元素结合形成氧化硅的结晶,使得光刻胶层底部的含硅的有机底部抗反射涂层的性能和结构均会发生改变,因此不能作为抗反射涂层继续使用,并且进一步影响抗反射涂层的蚀刻性能和缺陷率,因而需要额外的工艺去除光刻胶层底部的含硅的有机底部抗反射涂层,但是含硅的有机底部抗反射涂层中不仅存在有机物,还存在硅的化合物,对去除工艺的要求很高,因此采用额外的工艺也很难将含硅的有机底部抗反射涂层完全去除,容易造成含硅的有机底部抗反射涂层材料的残留,该残留会对后续重新形成含硅的有机底部抗反射涂层材料产生影响。
为了防止含硅的有机底部抗反射涂层材料的残留,本发明实施例中,提供了另外一种返工的方法,即先采用湿法刻蚀工艺去除存在缺陷的光刻胶层;然后采用干法刻蚀工艺去除含硅的有机底部抗反射涂层材料。采用湿法刻蚀工艺去除存在缺陷的光刻胶层,可以防止在去除光刻胶层的过程中,在含硅的有机底部抗反射涂层中形成氧化硅的结晶物,采用该方法虽然能够防止在含硅的有机底部抗反射涂层表面形成结晶的氧化硅,但是湿法刻蚀工艺去除光刻胶层的过程中仍会对含硅的有机底部抗反射涂层表面造成损伤,因而在去除光刻胶层后,仍需要额外的刻蚀步骤去除含硅的有机底部抗反射涂层。另外,在特殊的半导体结构的形成过程中(比如需要将长条的多晶硅层截断形成若干多晶硅栅极时或者鳍式场效应晶体管的制作过程需要通过后栅工艺形成金属栅时),在形成含硅的有机底部抗反射涂层和光刻胶层之前需要形成有机填充层,有机填充层具有平坦的表面,然后在有机填充层上形成含硅的有机底部抗反射涂层,在含硅的有机底部抗反射涂层上形成光刻胶层,使得形成光刻胶层具有较佳的厚度均匀性,因而在光刻胶层中形成的光刻图形的尺寸精度较高,并且光刻图形的形貌较佳,对于这种情况下,在返工的过程中,在去除含硅的有机底部抗反射涂层时,如果有机填充层存在损伤的话,同样需要额外的刻蚀步骤去除存在损伤的有机填充层,使得返工的过程进一步复杂,提高了制作成本。
为此本发明提供了一种半导体结构及返工方法,其中本发明的返工方法,在基底上形成含硅的有机底部抗反射涂层后,在含硅的有机底部抗反射涂层上形成保护层,然后在保护层上形成第一光刻胶层,当第一光刻胶层中存在缺陷时,需要对产品进行返工(去除存在缺陷的第一光刻胶层),在去除所述存在缺陷的第一光刻胶层时,由于保护层的存在,所述保护层能将含硅的有机底部抗反射涂层与去除第一光刻胶层时的去除环境隔离,从而在去除存在缺陷的过程中,防止含硅的有机底部抗反射涂层中形成氧化硅的结晶物或者产生其他的缺陷,因而,本发明在将存在缺陷的第一光刻胶层去除之后,含硅的有机底部抗反射涂层保存完好,无需额外的步骤去除第一光刻胶层底部的含硅的有机底部抗反射涂层,从而节省了返工过程的工艺步骤,节约了制作成本。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。在详述本发明实施例时,为便于说明,示意图会不依一般比例作局部放大,而且所述示意图只是示例,其在此不应限制本发明的保护范围。此外,在实际制作中应包含长度、宽度及深度的三维空间尺寸。
图1~图9为本发明实施例半导体结构的形成过程的剖面结构示意图。
参考图1,提供基底200。
所述基底200可以作为后续工艺的载体,后续在基底200上形成含硅的无机底部抗反射涂层。
所述基底200可以为单层或多层堆叠结构。
本实施例中,所述基底200为半导体衬底,比如可以为硅衬底、硅衬底、绝缘体上硅衬底或绝缘体上锗衬底等,所述基底200上形成有若干(≥2个)分立的栅极层201,每个栅极层201后续断开后形成若干(≥2个)栅极。
若干分立的栅极层201通过双图形工艺形成,具体过程为:形成覆盖所述基底的多晶硅层;在所述多晶硅层上形成若干分立的牺牲层;在牺牲层的两侧侧壁上形成掩膜侧墙202;去除所述牺牲层,形成开口;以所述掩膜侧墙202为掩膜,沿开口刻蚀所述多晶硅层,在掩膜侧墙底部的基底上形成若干栅极层201。
参考图2,图2为图1沿切割线AB方向的剖面结构示意图,所述基底200表面上形成有若干分立的栅极层201,栅极层201表面上具有掩膜侧墙202,后续需要通过刻蚀将每个栅极层201分割成若干栅极。
参考图3,形成覆盖所述若干栅极层201和基底200的有机填充层203;在有机填充层203上形成含硅的有机底部抗反射涂层204。需要说明的是,本发明实施例的图3~图9均是在图2的基础上获得的结构示意图。
后续需要将栅极层201通过刻蚀分割形成若干栅极,如果直接在基底200和栅极层201上形成光刻胶掩膜层时,由于相邻栅极层201之间具有凹槽,形成的光刻胶掩膜层表面的平整度较低,因而在光刻胶掩膜层中形成的光刻图形尺寸和位置精度以及形貌均匀性难以得到保证,以光刻胶掩膜层为掩膜刻蚀栅极层201得到的栅极的尺寸和位置精度以及形貌均匀性难以得到保证。
本发明实施例中,通过形成有机填充层203,有机填充层203覆盖所述若干栅极层201、掩膜侧墙202和基底200,有机填充层203的表面高于掩膜侧墙202的顶部表面,形成的有机填充层203具有平坦的表面。
所述有机填充层203采用流动性较高、易于去除、制作成本较低的材料,本实施例中所述有机填充层203可以采用有机材料,比如可以为乙酸丙二醇单甲醚酯,通过旋涂工艺形成所述有机填充层203。
在本发明的其他实施例中,所述有机填充层可以为介质材料,比如氧化硅等,可以采用流动性化学气相沉积工艺形成所述有机填充层。或者通过常压化学气相沉积工艺、低压化学气相沉积工艺或等离子体增强型化学气相沉积工艺形成填充材料层,然后采用化学机械研磨工艺平坦化所述有机填充层,形成具有平坦表面的有机填充层。
所述含硅的有机底部抗反射涂层204形成工艺为旋涂工艺,含硅的有机底部抗反射涂层的作用是:后续在对含硅的有机底部抗反射涂层上形成的光刻胶层进行曝光时,防止入射光在光刻胶层底部的有机填充层和基底表面发生反射。
在一实施例中,所述底部抗反射涂层204的厚度为200~600埃。
参考图4,在所述含硅的有机底部抗反射涂层204上形成保护层205。
形成保护层205的目的为:后续在保护层205上形成第一光刻胶层,当形成的第一光刻胶层中具有缺陷时,则需要去除存在缺陷的第一光刻胶层(对产品进行返工),在去除所述第一光刻胶层时,所述保护层205用于保护底部的含硅的底部抗反射涂层204受到损伤,从而在返工的过程中,无需采用额外的工艺去除底部抗反射涂层204,节省了返工的步骤,节约了制作成本。另外,所述保护层205将后续形成的第一光刻胶层与含硅的底部抗反射涂层204隔离,防止两者直接接触,导致第一光刻胶层与含硅的底部抗反射涂层204中各自组成成分会相互扩散渗透,而影响第一光刻胶层与含硅的底部抗反射涂层204化学和物理特性。
所述保护层205材料采用无机透明的材料,一方面是在后续去除存在缺陷的第一光刻胶层时,对保护层205的刻蚀速率很小或忽略不计,防止保护层205的损伤;另一方面,使得对第一光刻胶层曝光时,曝光光线能透过保护层205向下传输,防止或减少曝光光线在保护层205表面的反射。并且所述保护层205的厚度较薄,进一步减少保护层205对曝光光线的反射。
在一具体的实施例中,所述保护层205的材料为氧化硅或氮化硅。
所述保护层205不能过厚,如果保护层205过厚的话,需要额外的工艺去除保护层205,而保护层205太薄的话,不能有效的保护底部的含硅的有机底部抗反射涂层204,会导致氧气深入而形成氧化硅的结晶,在一具体的实施例中,所述保护层205的厚度可以为30~200埃。
形成所述保护层205可以采用原子层沉积工艺,以使形成的保护层的厚度较薄,且厚度和厚度的均匀性精度较高,防止或减少曝光光线在保护层205表面的反射,并且可以使保护层在后续蚀刻过程中较易去除。
参考图5,在所述保护层205上形成第一光刻胶层206,所述第一光刻胶层206中存在缺陷。
所述第一光刻胶层206的工艺为旋涂工艺。
本实施例中,所述第一光刻胶层206中的缺陷是在涂布工艺中产生的。第一光刻胶层206中形成的缺陷可以为厚度缺陷、厚度均匀性缺陷。厚度缺陷具体体现为:通过检测设备获得的第一光刻胶层的厚度平均值大于或小于工艺的厚度设定值。厚度均匀性缺陷具体体现为:通过检测设备获得的第一光刻胶层的厚度均匀性参数(比如标准偏差值)大于或小于工艺的厚度均匀性设定值。
而造成第一光刻胶层存在厚度缺陷、厚度均匀性缺陷的原因包括:光刻胶喷涂量的偏差以及喷涂状态的偏差、基底200在各处理腔室中位置的偏差、各处理腔室的设定温度的偏差、光刻胶涂布时腔室环境的湿度和温度的偏差、保护层205或含硅的底部抗反射涂层204上存在缺陷、传输过程中的刮伤等。
在本发明的其他实施例中,涂布过程形成的第一光刻胶层206不存在缺陷,所述第一光刻胶层206中存在的缺陷是在对第一光刻胶层进行曝光或显影的过程中形成的。
在本发明的另一实施例中,涂布过程形成的第一光刻胶层206中存在缺陷,后续对第一光刻胶层206进行曝光和显影后过程中会形成新的缺陷。
在本发明的其他实施例中,参考图6,在形成第一光刻胶层206后,对第一光刻胶层206进行曝光和显影工艺,在所述第一光刻胶层206中形成第一光刻图形207,所述第一光刻胶层206存在缺陷。
第一光刻胶层206中存在的缺陷为第一光刻图形207的尺寸和位置缺陷、第一光刻图形207的形貌缺陷。第一光刻图形207的尺寸缺陷具体体现为:形成的第一光刻图形207的尺寸小于或大于工艺的设定尺寸值;第一光刻图形207的位置缺陷具体体现为:形成的第一光刻图形207位置偏移工艺的设定位置;第一光刻图形207的形貌缺陷具体体现为:形成的第一光刻图形207的侧壁的平整度较差。
第一光刻图形207的尺寸和位置缺陷、第一光刻图形207的形貌缺陷产生的原因为:曝光设备的问题(曝光能量或曝光时间的波动、对准精度问题、曝光时环境的变化、曝光设备内各部件的故障等)、显影设备的问题(显影液量或显影时间的波动、显影时环境的变化、显影设备各部件的故障等)、以及涂布工艺形成的第一光刻胶层207存在厚度缺陷、厚度均匀性缺陷。
本实施例中,形成的第一光刻图形207为第一开口,在本发明的其他实施例中,所述第一光刻图形可以为其他形状的图形。
需要说明的是,所述第一光刻胶层206中的缺陷还可以是其他的缺陷,比如第一光刻胶层206表面上的颗粒物缺陷。
参考图7,去除所述存在缺陷的第一光刻胶层206(参考图5或图6),暴露出保护层205的表面。
去除的存在缺陷的光刻第一光刻胶层206为涂布工艺后存在缺陷的第一光刻层或者曝光和显影工艺后存在缺陷的第一光刻胶层。
去除所述存在缺陷的第一光刻胶层206采用等离子去除工艺21,等离子刻蚀工艺采用的气体为O2、H2、N2,O2的流量为500~5000sccm,H2的流量为500~5000sccm,N2的流量为500~5000sccm,偏置电压为0~500V,源功率为0.1kw~20kw,腔室压力为0.1mtorr~1torr,温度为25~200摄氏度,去除第一光刻胶层206中的过程中,防止或减少对第一光刻胶层206底部的对保护层205表面的损伤。当保护层205表面的损伤时,后续在对保护层205上形成的第二光刻胶层进行曝光时,曝光光线容易在损伤的保护层205表面发生反射,而影响第二光刻胶层中形成的第二光刻图形的形貌和位置及尺寸的进行。
本实施例中,由于在去除存在缺陷的第一光刻胶层206过程中,由于保护层205的存在,保护层205保护底部的含硅的底部抗反射涂层204不会受到损伤,因而本发明实施例在返工的过程中,只需要去除存在缺陷的第一光刻胶层206,而无需去除第一光刻胶层底部的含硅的底部抗反射涂层204,从而使得返工过程更为简便,减少了制作成本。
参考图8,在去除存在缺陷的第一光刻胶层206之后,在所述保护层205上形成第二光刻胶层208。
在实际的制作工艺中,在去除存在缺陷的第一光刻胶层206之后(在进行返工过程之后),需要重新形成光刻胶层(本发明实施例中指第二光刻胶层),以继续进行设定的工艺步骤。
形成所述第二光刻胶层208的工艺为旋涂工艺,形成第二光刻胶层208的过程中,涂布设备稳定运行,形成的第二光刻胶层208不存在缺陷。
参考图9,对所述第二光刻胶层208进行曝光和显影工艺,在所述第二光刻胶层208中形成第二光刻图形209。
在对第二光刻胶层208进行曝光和显影工艺时,曝光设备和显影设备稳定运行,曝光和显影后的第二光刻胶层208以及形成的第二光刻图形209不存在缺陷。
本实施例中,所述形成的第二光刻图形209为第二开口。在本发明的其他实施例中,所述第二光刻图形可以为其他形状的图形。
还包括:以所述第二光刻胶层208为掩膜,沿第二开口刻蚀所述保护层205、含硅的抗反射涂层204、有机填充层203,在所述保护层205、含硅的抗反射涂层204、有机填充层203中形成暴露出栅极层201顶部表面的凹槽(图中未示出);沿凹槽刻蚀所述栅极层201,将栅极层201截断,形成若干栅极。
还包括:去除所述第二光刻胶层208、保护层205、含硅的抗反射涂层204、有机填充层203,暴露出基底200上形成的栅极;在栅极的侧壁表面形成侧墙;在栅极和侧墙两侧的基底200内形成源区和漏区。
本发明实施例还提供了一种半导体结构,参考图9,包括:
基底200,所述基底200上形成有含硅的有机底部抗反射涂层204;
位于所述含硅的有机底部抗反射涂层204上的保护层205;
位于所述保护层205上的光刻胶层208。
具体的,所述保护层205材料为无机透明的材料,所述无机透明的材料为氧化硅。
所述保护层205的厚度为30~200埃。
所述含硅的有机底部抗反射涂层204的厚度为200~600埃。
在一实施例中,所述基底200可以为半导体衬底,比如可以为硅衬底、硅衬底、绝缘体上硅衬底或绝缘体上锗衬底等,所述基底200上形成有若干(≥2个)分立的栅极层201;所述栅极层201的顶部表面上具有掩膜侧墙202;还包括,覆盖所述基底200和若干栅极层201的有机填充层203;所述含硅的有机底部抗反射涂层204位于基底200上的有机填充层203表面上。
本发明实施例的返工方法,在基底上形成含硅的有机底部抗反射涂层后,在含硅的有机底部抗反射涂层上形成保护层,然后在保护层上形成第一光刻胶层,当第一光刻胶层中存在缺陷时,需要对产品进行返工(去除存在缺陷的第一光刻胶层),在去除所述存在缺陷的第一光刻胶层时,由于保护层的存在,所述保护层能将含硅的有机底部抗反射涂层与去除第一光刻胶层时的去除环境隔离,从而在去除存在缺陷的过程中,防止含硅的有机底部抗反射涂层中形成氧化硅的结晶物或者产生其他的缺陷,
本发明实施例的半导体结构,含硅的有机底部抗反射涂层位于基底上;保护层位于所述含硅的有机底部抗反射涂层上;光刻胶层位于所述保护层上。当形成的光刻胶层中存在缺陷,需要对产品进行返工(去除存在缺陷的光刻胶层)时,所述保护层在去除存在缺陷的过程中,防止含硅的有机底部抗反射涂层中形成氧化硅的结晶物或者产生其他的缺陷,使得含硅的有机底部抗反射涂层保存完好,因而无需额外的步骤去除第一光刻胶层底部的含硅的有机底部抗反射涂层,从而节省了返工过程的工艺步骤,节约了制作成本。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (20)
1.一种返工方法,其特征在于,包括:
提供基底,所述基底上形成有含硅的有机底部抗反射涂层;
在所述含硅的有机底部抗反射涂层上形成保护层;
在所述保护层上形成第一光刻胶层,所述第一光刻胶层中存在缺陷;
去除所述存在缺陷的第一光刻胶层,暴露出保护层的表面。
2.如权利要求1所述的返工方法,其特征在于,所述保护层材料为无机透明的材料。
3.如权利要求2所述的返工方法,其特征在于,所述无机透明的材料为氧化硅或氮化硅。
4.如权利要求1或3所述的返工方法,其特征在于,所述保护层的厚度为30~200埃。
5.如权利要求4所述的返工方法,其特征在于,形成所述保护层采用原子层沉积工艺。
6.如权利要求1所述的返工方法,其特征在于,所述第一光刻胶层中形成有第一光刻图形,第一光刻胶层中的缺陷为第一光刻胶层的厚度缺陷、厚度均匀性缺陷、第一光刻图形的尺寸和位置缺陷、第一光刻图形的形貌缺陷。
7.如权利要求1所述的返工方法,其特征在于,在去除所述存在缺陷的第一光刻胶层后,重新在所述保护层表面形成第二光刻胶层。
8.如权利要求7所述的返工方法,其特征在于,在形成所述含硅的有机底部抗反射涂层之前,还包括:在所述基底上形成若干栅极层;形成覆盖所述若干栅极层和基底的有机填充层。
9.如权利要求8所述的返工方法,其特征在于,在所述有机填充层上形成含硅的有机底部抗反射涂层。
10.如权利要求9所述的返工方法,其特征在于,在所述第二光刻胶层中形成第二光刻图形;以所述第二光刻胶层为掩膜刻蚀所述保护层、含硅的抗反射涂层、有机填充层,在所述保护层、含硅的抗反射涂层、有机填充层中形成暴露出栅极层顶部表面的凹槽。
11.如权利要求1所述的返工方法,其特征在于,去除所述存在缺陷的第一光刻胶层采用等离子刻蚀工艺。
12.如权利要求11所述的返工方法,其特征在于,等离子刻蚀工艺采用的气体为O2、H2、N2,O2的流量为500~5000sccm,H2的流量为500~5000sccm,N2的流量为500~5000sccm,偏置电压为0~500V,源功率为0.1kw~20kw,腔室压力为0.1mtorr~1torr,温度为25~200摄氏度。
13.如权利要求1所述的返工方法,其特征在于,形成所述含硅的有机底部抗反射涂层采用旋涂工艺。
14.一种半导体结构,其特征在于,包括:
提供基底,所述基底上形成有含硅的有机底部抗反射涂层;
位于所述含硅的有机底部抗反射涂层上的保护层;
位于所述保护层上的光刻胶层。
15.如权利要求14所述的半导体结构,其特征在于,所述保护层材料为无机透明的材料。
16.如权利要求15所述的半导体结构,其特征在于,所述无机透明的材料为氧化硅或氮化硅。
17.如权利要求14或16所述的半导体结构,其特征在于,所述保护层的厚度为50~200埃。
18.如权利要求14所述的半导体结构,其特征在于,所述含硅的有机底部抗反射涂层的厚度为200~600埃。
19.如权利要求14所述的半导体结构,其特征在于,位于基底上的若干栅极层;覆盖所述基底和若干栅极层的有机填充层。
20.如权利要求19所述的半导体结构,其特征在于,所述含硅的有机底部抗反射涂层位于有机填充层表面上。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410438895.7A CN105448671B (zh) | 2014-08-30 | 2014-08-30 | 半导体结构及返工方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410438895.7A CN105448671B (zh) | 2014-08-30 | 2014-08-30 | 半导体结构及返工方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105448671A true CN105448671A (zh) | 2016-03-30 |
CN105448671B CN105448671B (zh) | 2018-07-10 |
Family
ID=55558738
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410438895.7A Active CN105448671B (zh) | 2014-08-30 | 2014-08-30 | 半导体结构及返工方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105448671B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108110064A (zh) * | 2017-12-21 | 2018-06-01 | 天津市职业大学 | 一种太阳电池玻璃低效减反射膜的增效方法 |
CN108155150A (zh) * | 2016-12-02 | 2018-06-12 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
CN108573974A (zh) * | 2017-03-14 | 2018-09-25 | 中芯国际集成电路制造(上海)有限公司 | 存储器及其形成方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6589711B1 (en) * | 2001-04-04 | 2003-07-08 | Advanced Micro Devices, Inc. | Dual inlaid process using a bilayer resist |
CN101996929A (zh) * | 2009-08-20 | 2011-03-30 | 中芯国际集成电路制造(上海)有限公司 | 双镶嵌结构的形成方法及半导体结构 |
-
2014
- 2014-08-30 CN CN201410438895.7A patent/CN105448671B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6589711B1 (en) * | 2001-04-04 | 2003-07-08 | Advanced Micro Devices, Inc. | Dual inlaid process using a bilayer resist |
CN101996929A (zh) * | 2009-08-20 | 2011-03-30 | 中芯国际集成电路制造(上海)有限公司 | 双镶嵌结构的形成方法及半导体结构 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108155150A (zh) * | 2016-12-02 | 2018-06-12 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
CN108155150B (zh) * | 2016-12-02 | 2020-07-10 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
CN108573974A (zh) * | 2017-03-14 | 2018-09-25 | 中芯国际集成电路制造(上海)有限公司 | 存储器及其形成方法 |
CN108110064A (zh) * | 2017-12-21 | 2018-06-01 | 天津市职业大学 | 一种太阳电池玻璃低效减反射膜的增效方法 |
CN108110064B (zh) * | 2017-12-21 | 2019-11-08 | 天津市职业大学 | 一种太阳电池玻璃低效减反射膜的增效方法 |
Also Published As
Publication number | Publication date |
---|---|
CN105448671B (zh) | 2018-07-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100518606B1 (ko) | 실리콘 기판과 식각 선택비가 큰 마스크층을 이용한리세스 채널 어레이 트랜지스터의 제조 방법 | |
CN104347371B (zh) | 半导体结构的形成方法 | |
US9018686B2 (en) | Dual gate finFET devices | |
CN104752363B (zh) | 快闪存储器的形成方法 | |
CN103794490B (zh) | 自对准双图形的形成方法 | |
CN104701158B (zh) | 自对准双重图形的形成方法 | |
KR20110055912A (ko) | 반도체 소자의 콘택홀 형성방법 | |
CN108735813A (zh) | 半导体结构及其形成方法 | |
CN104253027A (zh) | 双重图形及其形成方法 | |
CN105826193A (zh) | 半导体器件的形成方法 | |
CN103715068A (zh) | 半导体精细图案的形成方法 | |
CN109599336A (zh) | 半导体结构及其形成方法 | |
CN104465386A (zh) | 半导体结构的形成方法 | |
CN103515282A (zh) | 一种鳍式场效应晶体管及其形成方法 | |
CN105448671A (zh) | 半导体结构及返工方法 | |
US20130034962A1 (en) | Method for Reducing a Minimum Line Width in a Spacer-Defined Double Patterning Process | |
CN109037068A (zh) | 半导体结构及其形成方法 | |
KR20080099999A (ko) | 반도체 소자의 미세 패턴 형성방법 | |
CN105374680A (zh) | 半导体结构的形成方法 | |
US9377582B2 (en) | Substrate, related device, and related manufacturing method | |
CN104701145B (zh) | 半导体结构的形成方法 | |
TWI567785B (zh) | 半導體裝置圖案化結構之製作方法 | |
CN104064474B (zh) | 双重图形化鳍式晶体管的鳍结构制造方法 | |
CN104681417A (zh) | 半导体器件和栅极的形成方法 | |
CN102820260A (zh) | 提高通孔图形性能表现的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |