CN106033742A - 半导体结构的形成方法 - Google Patents

半导体结构的形成方法 Download PDF

Info

Publication number
CN106033742A
CN106033742A CN201510125779.4A CN201510125779A CN106033742A CN 106033742 A CN106033742 A CN 106033742A CN 201510125779 A CN201510125779 A CN 201510125779A CN 106033742 A CN106033742 A CN 106033742A
Authority
CN
China
Prior art keywords
layer
protective layer
groove
dielectric layer
forming method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510125779.4A
Other languages
English (en)
Other versions
CN106033742B (zh
Inventor
张城龙
张海洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201510125779.4A priority Critical patent/CN106033742B/zh
Priority to US15/059,635 priority patent/US9799564B2/en
Publication of CN106033742A publication Critical patent/CN106033742A/zh
Priority to US15/707,543 priority patent/US10134639B2/en
Application granted granted Critical
Publication of CN106033742B publication Critical patent/CN106033742B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Geometry (AREA)

Abstract

一种半导体结构的形成方法，包括：提供半导体衬底，半导体衬底上形成有若干分立的栅极结构以及栅极结构侧壁表面的侧墙；在半导体衬底表面形成表面与栅极结构表面齐平的介质层；在所述介质层、栅极结构和侧墙上形成具有开口的掩膜层，开口宽度大于相邻栅极结构之间的介质层宽度，且横跨栅极结构之间的介质层；沿开口刻蚀部分深度的介质层，形成第一凹槽，然后去除图形化掩膜层；刻蚀去除部分高度的栅极结构，形成位于栅极结构顶部的第二凹槽；形成填充满第一凹槽的第一保护层、填充满第二凹槽的第二保护层；刻蚀相邻栅极结构之间的位于第一保护层两侧的介质层至半导体衬底表面，形成接触孔。上述方法有利于提高形成的半导体结构的性能。

Description

半导体结构的形成方法
技术领域
本发明涉及半导体技术领域，特别涉及一种半导体结构的形成方法。
背景技术
随着半导体工艺技术的不断发展，例如高K栅介质层的引入、应力工程技术、口袋离子注入以及材料和器件结构的不断优化，半导体器件的尺寸不断缩小。但是当器件的特征尺寸进一步下降时，由于短沟道效应越发显著、制程变异、可靠性下降导致平面晶体管面临巨大的挑战。与平面晶体管相比，鳍式场效应晶体管具有全耗尽的鳍部、更低的掺杂离子浓度波动、更高的载流子迁移率提高、更低的寄生结电容以及更高的面积使用效率，从而受到广泛的关注。
在集成电路制造过程中，如在衬底上形成半导体器件结构后，需要使用多个金属化层将各半导体器件连接在一起形成电路，金属化层包括互连线和形成在接触孔内的金属插塞，接触孔内的金属插塞连接半导体器件，互连线将不同半导体器件上的金属插塞连接起来形成电路。晶体管上形成的接触孔包括栅极表面的接触孔，以及连接有源区的接触孔。随着集成电路工艺节点不断缩小，相邻栅极之间的间距逐渐减小，无法通过直接光刻和刻蚀形成位于相邻栅极之间的有源区表面的接触孔，此时，通常采用自对准工艺形成所述连接有源区的接触孔。
现有技术在半导体结构的形成过程中，采用自对准工艺形成的接触孔的尺寸容易与设计值发生偏差，导致形成的金属插塞的连接性能受到影响，影响形成的半导体结构的性能。
发明内容
本发明解决的问题是提供一种半导体结构的形成方法，提高形成的半导体结构的性能。
为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供半导体衬底，所述半导体衬底上形成有若干分立的栅极结构以及位于栅极结构侧壁表面的侧墙，所述栅极结构包括位于半导体衬底表面的栅介质层以及位于栅介质层表面的栅极；在所述半导体衬底表面形成介质层，所述介质层的表面与栅极结构表面齐平；在所述介质层、栅极结构和侧墙上形成具有开口的掩膜层，所述开口宽度大于相邻栅极结构之间的介质层的宽度，且横跨相邻栅极结构之间的介质层；沿所述开口刻蚀部分深度的介质层，在所述介质层内形成第一凹槽，然后去除所述图形化掩膜层；刻蚀去除部分高度的栅极结构，形成位于栅极结构顶部的第二凹槽；形成填充满第一凹槽的第一保护层、填充满第二凹槽的第二保护层；刻蚀相邻栅极结构之间、位于第一保护层两侧的介质层至半导体衬底表面，形成接触孔。
可选的，形成所述第一保护层和第二保护层的方法包括：形成填充满所述第一凹槽、第二凹槽并覆盖所述介质层和侧墙的保护材料层；以所述介质层为停止层，对所述保护材料层进行平坦化，形成填充满第一凹槽的第一保护层、填充满第二凹槽的第二保护层。
可选的，所述第一保护层的材料为氮化硅、氮氧化硅、碳化硅或碳氧化硅；所述第二保护层的材料为氮化硅、氮氧化硅、碳化硅或碳氧化硅。
可选的，所述第一保护层的厚度为所述第二保护层的厚度为
可选的，所述侧墙的厚度为
可选的，所述侧墙的材料为氮化硅、氮氧化硅、碳化硅或碳氧化硅。
可选的，所述掩膜层的材料为光刻胶。
可选的，在形成所述掩膜层之前，在所述介质层、栅极结构和侧墙上形成底部抗反射层。
可选的，所述第一凹槽的深度为
可选的，采用干法刻蚀或湿法刻蚀工艺刻蚀所述栅极结构，形成第二凹槽。
可选的，第二凹槽的深度为
可选的，所述第二凹槽的深度与第一凹槽深度相同。
可选的，还包括：在刻蚀相邻栅极结构之间、位于第一保护层两侧的介质层之前，在所述介质层、侧墙以及第二保护层上形成图形化掩膜层，所述图形化掩膜层暴露出位于相邻栅极结构之间的介质层以及第一保护层，以所述图形化掩膜层为掩膜刻蚀所述相邻栅极结构之间的位于第一保护层两侧的介质层。
可选的，采用干法刻蚀工艺刻蚀所述介质层。
可选的，所述半导体衬底包括：基底和位于所述基底表面的若干鳍部，所述栅极结构横跨所述鳍部，覆盖鳍部的侧壁和顶部表面。
可选的，所述栅介质层的材料为氧化铪、氧化锆、氧化铝或硅氧化铪。
可选的，所述栅极的材料为W、Cu、Al、Au、Pt、Ti或TiN。
可选的，还包括：形成填充满所述接触孔并且覆盖所述介质层、第一保护层、第二保护层、侧墙的金属材料层；对所述金属材料层进行平坦化，直至暴露出第一保护层的表面，形成位于接触孔内的金属插塞。
可选的，还包括：对所述金属材料层平坦化的停止位置低于第一保护层的表面。
可选的，对所述金属材料层进行平坦化的停止位置低位于所述第一保护层表面下方
与现有技术相比，本发明的技术方案具有以下优点：
本发明的技术方案提供的半导体结构的形成方法中，提供半导体衬底，在所述半导体衬底上形成有若干分立的栅极结构以及位于栅极结构侧壁表面的侧墙；在在所述半导体衬底表面形成介质层，所述介质层的表面与栅极结构表面齐平；然后在所述介质层、栅极结构和侧墙上形成具有开口的掩膜层，并且以所述掩膜层为掩膜，刻蚀介质层形成第一凹槽，再去除所述掩膜层；然后再刻蚀栅极结构形成第二凹槽；在第一凹槽内形成第一保护层、在第二凹槽内形成第二保护层，之后，刻蚀相邻栅极结构之间、位于第一保护层两侧的介质层至半导体衬底表面，形成接触孔。在刻蚀所述介质层形成接触孔的过程中，所述第一保护层保护下方的部分介质层，使得形成的接触孔之间具有部分介质层作为隔离结构，同时所述第二保护层和侧墙保护栅极结构。以所述掩膜层为掩膜刻蚀介质层，形成第一凹槽的过程中，所述掩膜层与介质层之间的距离较小，能够准确的将掩膜层内的开口图形传递到介质层内，从而可以提高形成的接触孔的尺寸的准确性，进而提高形成的半导体结构的性能。
进一步，所述第一凹槽的深度可以为由于相邻栅极结构之间的间距很小，若所述第一凹槽的深度较大，会导致形成的第一凹槽的深宽比过大，后续在所述第一凹槽内形成第一保护层时，会导致第一保护层的填充难度提高，使形成的第一保护层内具有空洞。所述第一凹槽的深度可以为可以避免深宽比过大，提高在第一凹槽内形成的第一保护层的质量。
进一步，所述第二凹槽的深度为所述第二凹槽的深度不能过小，需要确保后续在第二凹槽内形成的第二保护层具有足够的厚度能够对栅极结构顶部起到足够的保护作用；所述第二凹槽的深度也不能过大，避免栅极结构内的栅极厚度过小，影响晶体管的性能，而且，所述第二凹槽的深度过大还会导致第二凹槽的深宽度过大，影响后续在所述第二凹槽内形成的第二保护层的质量。所述第二凹槽的深度为使得后续能够在第二凹槽内形成较高质量的第二保护层，并且使所述第二保护层具有足够的厚度，又不会影响到晶体管的性能。
进一步，还包括在所述接触孔内形成金属插塞，形成所述金属插塞的方法包括：形成填充满所述接触孔并且覆盖所述介质层、第一保护层、第二保护层、侧墙的金属材料层；对所述金属材料层进行平坦化，直至暴露出第一保护层的表面，形成位于接触孔内的金属插塞。通过平坦化去除位于介质层、第二保护层、第一保护层以及侧墙上方的部分金属材料层，使得所述金属材料层断开，使位于第一保护层两侧的金属插塞之间断开，从而形成两个独立的金属插塞，避免第一保护层两侧的金属插塞之间存在电连接，影响形成的半导体结构的性能。
进一步，对所述金属材料层进行平坦化的停止位置低于所述第一保护层的表面下方可以确保所述第一保护层两侧的金属插塞之间充分断开。
附图说明
图1至图11是本发明的一个实施例的半导体结构形成过程的结构示意图；
图12至图27是本发明的另一实施例的半导体结构形成过程的结构示意图。
具体实施方式
如背景技术中所述，现有技术形成的半导体结构性能有待于进一步提高。
请参考图1至图11，为本发明的一个实施例的半导体结构形成过程结构示意图。
请参考图1，提供半导体衬底10，所述半导体衬底10上形成有若干栅极结构11以及位于栅极结构11侧壁表面的侧墙12，所述半导体衬底10上还形成有第一介质层20，所述第一介质层20表面与栅极结构11表面齐平。所述栅极结构11包括栅介质层(图中未示出)和位于栅介质层表面的栅极。本实施例中，所述半导体衬底10包括基底(图中未示出)和位于基底表面的鳍部，所述栅极结构横跨鳍部，并覆盖鳍部的侧壁和顶部表面。图1为沿鳍部长度方向的剖面示意图。
请参考图2，刻蚀所述栅极，使所述栅极结构11高度下降，在栅极结构11顶部形成凹槽13。
请参考图3，在所述凹槽13(请参考图2)内形成位于栅极结构11顶部的保护层14，所述保护层14表面与第一介质层20表面齐平。所述保护层14在后续形成接触孔的过程中保护栅极结构11。
请参考图4，形成覆盖第一介质层20、侧墙12、保护层14的第二介质层30，以及位于第二介质层30表面的掩膜材料层31。所述掩膜材料层31后续用于形成刻蚀接触孔的掩膜层。所述掩膜材料层31的材料为金属，该实施例中，所述掩膜材料层31的材料为TiN。
请参考图5，在所述掩膜材料层31表面依次形成底部抗反射层32、位于底部抗反射层32表面的图形化光刻胶层33。所述图形化光刻胶层33的图形与后续刻蚀掩膜材料层31形成的掩膜层的图形一致，所述图形化光刻胶层33位于相邻栅极结构11之间的部分第一介质层20上方，且宽度大于所述相邻栅极结构11之间的间距。
请参考图6，为形成所述图形化光刻胶层33之后的俯视示意图，其中虚线框部分表示相邻栅极结构之间的第一介质层20。所述图形化光刻胶层33横跨于相邻栅极结构之间的第一介质层20上方。
请参考图7，以所述图形化光刻胶层33(请参考图5)为掩膜刻蚀底部抗反射层32(请参考图5)、掩膜材料层31(请参考图5)，形成掩膜层31a，然后去除所述掩膜层31a上方的底部抗反射层32和图形化光刻胶层33。
请参考图8，在所述第二介质层30表面形成无定形碳层40、位于无定形碳层40表面的低温氧化物层41、位于低温氧化物层41表面的底部抗反射层42以及位于底部抗反射层42表面的光刻胶层43，所述光刻胶层43具有开口，所述开口位于相邻栅极结构11之间的第一介质层20上方，且所述开口宽度大于相邻栅极结构11之间的第一介质层20的宽度。
请参考图9至图11，沿所述开口依次刻蚀底部抗反射层42、低温氧化物层41和无定形碳层40，将开口图形转移至无定形碳层40内，然后继续以所述无定形碳层40和掩膜层31a为掩膜，刻蚀第二介质层30、第一介质层20至半导体衬底10表面，形成接触孔，然后去除所述光刻胶层43、底部抗反射层42、低温氧化物层41和无定形碳层40；并且在所述接触孔内填充金属材料，形成金属插塞50。所述掩膜层31a下方的第二介质层30、第一介质层20未被刻蚀，作为相邻金属插塞50之间的隔离结构。其中，图9为形成所述金属插塞50之后的俯视示意图。图10为沿图9中割线AA’的剖面示意图，图11为沿图9中割线BB’的剖面示意图。
该实施例中，由于形成的掩膜层31a(请参考图7)与半导体衬底10之间的距离较远，刻蚀形成接触孔的过程中，需要刻蚀较厚的介质层，包括第二介质层30和第一介质层20，所以要求所述掩膜层31a具有较高的耐刻蚀性，所以，该实施例中，选择金属材料形成所述掩膜层31a。但是采用金属材料作为掩膜层31a容易引入金属污染，影响形成的半导体结构的性能。并且，该实施例中，所述掩膜层31a距离半导体衬底10的距离较大，以所述掩膜层31a为掩膜刻蚀第二介质层30、第一介质层20过程中，传递至第一介质层20内的图形容易偏离设计值，形成的接触孔的尺寸容易与设计值发生偏差，导致形成的金属插塞的连接性能受到影响，影响形成的半导体结构的性能。
在本发明的另一实施例中，通过在相邻栅极结构之间的介质层内形成第一保护层，在栅极结构顶部形成第二保护层，然后刻蚀栅极结构之间、位于第一保护层两侧的介质层至半导体衬底表面，形成接触孔。可以提高形成的半导体结构的性能。
请参考图12至图27，为本发明的另一实施例的半导体结构形成过程的结构示意图。
请参考图12，提供半导体衬底100，在所述半导体衬底100上形成有若干分立的栅极结构101以及位于栅极结构101侧壁表面的侧墙102；在所述半导体衬底100表面形成介质层200，所述介质层200的表面与栅极结构101表面齐平。
所述半导体衬底100的材料包括硅、锗、锗化硅、砷化镓等半导体材料，所述半导体衬底100可以是体材料也可以是复合结构如绝缘体上硅。本领域的技术人员可以根据半导体衬底100上形成的半导体器件选择所述半导体衬底100的类型，因此所述半导体衬底100的类型不应限制本发明的保护范围。本实施例中，所述半导体衬底100的材料为单晶硅。
所述半导体衬底100上形成有晶体管，所述晶体管可以是平面晶体管或鳍式场效应晶体管。所述栅极结构101即为所述晶体管的栅极结构。
本实施例中，所述半导体衬底100上形成有鳍式场效应晶体管。具体的，所述半导体衬底100包括基底(图中未示出)和位于基底表面的若干鳍部，所述栅极结构101横跨所述鳍部，覆盖鳍部的侧壁和顶部表面。所述若干鳍部平行排列，相邻鳍部之间还具有位于基底表面的浅沟槽隔离结构，作为相邻鳍部之间的隔离结构。图12为沿鳍部长度方向的剖面示意图。本实施例中，以两个相邻的栅极结构101作为示例，后续在相邻栅极结构之间的半导体衬底100上形成自对准接触孔。
所述栅极结构101包括栅介质层和位于栅介质层表面的栅极。本实施例中，所述栅介质层可以是高K介质材料，包括氧化铪、氧化锆、氧化铝或硅氧化铪等；所述栅极的材料可以是金属材料，包括W、Cu、Al、Au、Pt、Ti或TiN等。在本发明的其他实施例中，所述栅极与栅介质层之间还可以形成有功函数层。
所述侧墙102用于在后续工艺中保护所述栅极结构101，所述侧墙102的材料可以是氮化硅、氮氧化硅、碳化硅或碳氧化硅等材料。所述侧墙102的厚度为具有足够的厚度对所述栅极结构101起到保护作用。
本实施例中，所述栅极结构101两侧的半导体衬底100内还形成有源漏极(图中未示出)，相邻栅极结构101之间的半导体衬底100内的源漏极为两个栅极结构101所属的晶体管共享。
本实施例中，在所述半导体衬底100上形成栅极结构101之后，再在所述栅极结构101侧壁表面形成所述侧墙102；然后以所述栅极结构101和侧墙102为掩膜；对栅极结构101两侧的半导体衬底100进行离子注入，形成源漏极；然后，再在所述半导体衬底100表面形成介质层200，所述介质层200的表面与栅极结构101的表面齐平。
所述介质层200的材料为氧化硅，可以采用化学气相沉积工艺、等离子体增强化学气相沉积工艺或低压化学气相沉积工艺等方法在半导体衬底100表面形成介质材料层，所述介质材料层表面高于栅极结构101表面；然后对所述介质材料层进行平坦化，形成介质层200，使所述介质层200表面平坦，且与栅极结构101表面齐平。
请参考图13，在所述介质层200、栅极结构101和侧墙102上形成具有开口303的掩膜层302。
所述掩膜层302的材料可以是氮化硅、无定形碳、碳氧化硅、碳化硅或光刻胶等掩膜材料。
本实施例中，所述掩膜层302的材料为光刻胶，形成所述掩膜层302的方法包括：在所述介质层200、栅极结构101和侧墙102上形成光刻胶层之后，对所述光刻胶层进行曝光显影，在所述光刻胶层内形成开口303，从而形成所述掩膜层302。
所述开口303的宽度d1大于相邻栅极结构101之间的介质层200的宽度d2，并且横跨所述相邻栅极结构101之间的介质层200。
本实施例中，在形成所述掩膜层302之前，在所述介质层200、栅极结构101和侧墙102表面形成底部抗反射层301，可以采用旋涂工艺形成所述底部抗反射层301，所述底部抗反射层301能够有效消除光反射形成驻波的抗反射材料，增加后续对光刻胶层进行光刻过程中，曝光能量范围和焦距，减少反射光的散射而造成的图形缺口。
请参考图14，为形成所述掩膜层302之后的俯视示意图。图14中虚线框示出的即为相邻栅极结构101之间的介质层200部分。所述掩膜层302暴露出部分底部抗反射层表面。
请参考图15至图16，沿所述开口303(请参考图13)刻蚀部分深度的介质层200，在所述介质层200内形成第一凹槽201。图16为形成所述第一凹槽201之后的俯视示意图。
可以采用干法刻蚀工艺刻蚀所述介质层200，形成所述第一凹槽201。本实施例中，以所述掩膜层302(请参考图13)为掩膜，沿开口303刻蚀底部抗反射层301，暴露出部分介质层200以及所述介质层200两侧的侧墙102的部分表面，然后继续刻蚀所述介质层200，形成第一凹槽201。所述干法刻蚀工艺可以是等离子体刻蚀工艺，本实施例中，采用的刻蚀气体为CF4，缓冲气体为He，压强为20～200mTorr，其中CF4的流速为50sccm～1000sccm，He的流速为50sccm～1000sccm。在本发明的其他实施例中，还可以采用CF4、CHF3、C2F6等氟基气体中的一种或几种组合作为刻蚀气体。
由于所述开口303的宽度d1(请参考图13)大于相邻栅极结构101之间的介质层200的宽度d2(请参考图13)，所以，沿开口303刻蚀底部抗反射层301之后，不仅暴露出相邻栅极结构101之间的部分介质层200表面，还暴露出该部分介质层200两侧的侧墙102的部分表面。所述介质层200的材料与侧墙102的材料不同，上述干法刻蚀对介质层200具有较高的刻蚀选择性，从而在刻蚀介质层200的过程中，所述侧墙102可以对栅极结构101起到保护作用。
所述第一凹槽201的深度小于栅极结构101的高度，使得所述第一凹槽201的底部与半导体衬底100之间还具有部分厚度的介质层。由于相邻栅极结构之间的间距很小，若所述第一凹槽201的深度较大，会导致形成的第一凹槽201的深宽比过大，后续在所述第一凹槽201内形成第一保护层时，会导致第一保护层的填充难度提高，使形成的第一保护层内具有空洞。本实施例中，所述第一凹槽201的深度可以为
本实施例中，在刻蚀底部抗反射层301以及介质层200的过程中，所述掩膜层302在刻蚀过程中，受到等离子体的轰击，厚度逐渐降低，最终被完全消耗。在本发明的其他实施例中，在形成所述第一凹槽201之后，在底部抗反射层301表面还剩余部分厚度的掩膜层302。
请参考图17至图19，刻蚀去除部分高度的栅极结构101(请参考图15)，形成位于刻蚀后的栅极结构101a顶部的第二凹槽202。图18为刻蚀去除部分高度的栅极结构101之后的俯视示意图，图17为沿图18中割线AA’的剖面示意图，图19为沿图18中割线BB’的剖面示意图。
在刻蚀所述栅极结构101之前，首先采用湿法清洗或灰化工艺去除所述底部抗反射层301，暴露出介质层200、栅极结构101和侧墙102表面。
所述栅极结构101包括栅介质层和位于栅介质层上的栅极，本实施例中，主要对所述栅极结构101中的栅极进行刻蚀，使栅极结构101的高度下降。
可以采用干法或湿法刻蚀工艺对所述栅极结构进行刻蚀。本实施例中，所述栅极的材料为W，采用干法刻蚀工艺对所述栅极进行刻蚀，具体的，所述干法刻蚀工艺为等离子体刻蚀工艺，采用的刻蚀气体包括Cl2和CF4，其中Cl2的流量为10sccm～100sccm，CF4的流量为20sccm～100sccm，压强为10mTorr～50mTorr。所述刻蚀气体对栅极材料有较强的刻蚀选择性，从而在刻蚀过程中，不会对介质层200、侧墙102进行刻蚀。
刻蚀后的栅极结构101a表面低于介质层200和侧墙102表面，在所述栅极结构101a顶部形成第二凹槽202，后续在所述第二凹槽202内形成第二保护层，以在后续形成接触孔的过程中保护所述栅极结构101a。
所述第二凹槽202的深度不能过小，需要确保后续在第二凹槽202内形成的第二保护层具有足够的厚度能够对栅极结构101a顶部起到足够的保护作用；所述第二凹槽202的深度也不能过大，避免栅极结构101a内的栅极厚度过小，影响晶体管的性能，而且，所述第二凹槽202的深度过大还会导致第二凹槽302的深宽度过大，影响后续在所述第二凹槽202内形成的第二保护层202的质量。本实施例中，所述第二凹槽202的深度为使得后续能够在第二凹槽302内形成较高质量的第二保护层，并且使所述第二保护层具有足够的厚度，又不会影响到晶体管的性能。
本实施例中，可以使形成的第二凹槽202的深度与第一凹槽201的深度一致，使得所述第一凹槽201和第二凹槽202的深宽比接近，后续在所述第一凹槽201内形成的第一保护层、第二凹槽202内形成的第二保护层的填充质量接近。
请参考图20至图22，形成填充满第一凹槽201(请参考图17)的第一保护层211、填充满第二凹槽202(请参考图17)的第二保护层212。图21为形成所述第一保护层211、第二保护层212之后的俯视示意图，图20为沿图21中割线CC’的剖面示意图，图22为沿图21中割线DD’的剖面示意图。
形成所述第一保护层211和第二保护层212的方法包括：形成填充满所述第一凹槽201、第二凹槽202并覆盖所述介质层200和侧墙102的保护材料层；以所述介质层200为停止层，对所述保护材料层进行平坦化，形成填充满第一凹槽201的第一保护层211、填充满第二凹槽202的第二保护层212。
所述保护材料层的材料与介质层200的材料不同，所述掩膜材料层300的材料与介质层200的材料不同，两者之间具有较高的刻蚀选择比，从而对所述保护材料层平坦化形成的第一保护层211、第二保护层212在后续刻蚀介质层200形成接触孔的过程中不会受到损伤能够对下方的栅极结构101a以及部分介质层200起到保护作用。
所述保护材料层的材料可以氮化硅、氮氧化硅、碳化硅或碳氧化硅等，本实施例中，所述保护材料层的材料为氮化硅，所述介质层200的材料为氧化硅，两者之间具有较高的刻蚀选择比。
可以采用干法刻蚀工艺或化学机械研磨工艺对所述保护材料层进行平坦化处理，并且，所述平坦化处理以所述介质层200表面作为停止层，去除位于介质层200表面、以及侧墙102表面的保护材料层，形成位于第一凹槽201内的第一保护层211，位于第二凹槽202内的第二保护层212，所述第一保护层211、第二保护层212的表面与所述介质层200的表面齐平。
所述第一保护层211的厚度与第一凹槽201的厚度相同，为所述第二保护层212的厚度与第二凹槽202的厚度相同，为所述第一保护层211和第二保护层212的厚度足够对下方的介质层200、栅极结构101a起到保护作用。
请参考图23至图25，刻蚀相邻栅极结构101a之间、位于第一保护层211两侧的介质层200至半导体衬底100表面，形成接触孔203。图24为形成所述接触孔203之后的俯视示意图，图23为沿图24中割线FF’的剖面示意图，图25为沿图24中割线EE’的剖面示意图。
采用干法刻蚀工艺刻蚀所述介质层200，所述干法刻蚀工艺可以是等离子体刻蚀工艺，本实施例中，采用的刻蚀气体为CF4，缓冲气体为He，压强为20～200mTorr，其中CF4的流速为50sccm～1000sccm，He的流速为50sccm～1000sccm。在本发明的其他实施例中，还可以采用CF4、CHF3、C2F6等氟基气体中的一种或几种组合作为刻蚀气体。由于所述干法刻蚀工艺对介质层200具有较高的刻蚀选择性，而对所述第一保护层211、第二保护层212以及侧墙102的刻蚀速率非常小，所以，在上述刻蚀过程中，所述第二保护层212与侧墙102对栅极结构101a进行保护，所述第一保护层211保护下方的部分介质层200，从而使得形成的接触孔203位于第一保护层211两侧，并且接触孔203之间通过部分介质层200隔离。
在刻蚀过程中，虽然所述侧墙102的刻蚀速率较低，但是由于介质层200的厚度较大，刻蚀时间较长，依旧会对侧墙102造成一定程度的损伤，特别是侧墙102的顶部处。本实施例中，所述侧墙102的厚度为足够抵挡这种损伤，从而能够对栅极结构101a起到较好的保护作用。
本实施例中，所述半导体衬底100包括基底以及位于基底上的鳍部，所述接触孔203暴露出半导体衬底100的位于基底表面的鳍部的顶部表面。
本实施例中，在刻蚀所述介质层200形成接触孔之前，在所述介质层200、侧墙102以及第二保护层212上形成图形化掩膜层，所述图形化掩膜层暴露出位于相邻栅极结构101a之间的介质层200以及第一保护层211，然后再以所述图形化掩膜层为掩膜刻蚀所述相邻栅极结构101a之间、位于第一保护层211两侧的介质层200，从而可以避免对半导体衬底100上其他位置处的介质层200造成刻蚀。所述图形化掩膜层的材料可以是光刻胶层，在形成接触孔203之后，通过灰化或湿法刻蚀工艺去除所述图形化掩膜层。
请参考图26至图27，在所述接触孔203(请参考图23)内形成金属插塞204。图27为形成所述金属插塞204之后的俯视示意图，图26为沿图27中割线GG’的剖面示意图。
所述金属插塞204的形成方法包括：形成填充满所述接触孔203并且覆盖所述介质层200、第一保护层211、第二保护层212、侧墙102的金属材料层；对所述金属材料层进行平坦化，直至暴露出第一保护层211的表面，形成位于接触孔203内的金属插塞。
所述金属材料层的材料可以是W、Al、Cu、Ag或Au等金属材料。本实施例中，所述金属材料层的材料为W。可以采用化学气相沉积工艺、溅射工艺或电镀工艺形成所述金属材料层。
由于所述金属材料层填充满所述接触孔203，并覆盖第一保护层211，所以所述金属材料层为一个连续的整体。后续对所述金属材料层进行平坦化至第一保护层211表面，去除位于介质层200、第二保护层212、第一保护层211以及侧墙102上方的部分金属，使得所述金属材料层断开，形成分别位于第一保护层211两侧的金属插塞204。
在本发明的其他实施例中，为了确保所述第一保护层211两侧的金属插塞204之间充分断开，对所述金属材料层、进行平坦化的停止位置可以低于第一保护层211的表面，在暴露出所述第一保护层211表面之后，继续进行一定深度的过研磨。具体的，在本发明的一个实施例中，对所述金属材料层进行平坦化的停止位置低于所述第一保护层211的表面下方从而确保第一保护层211的两侧的金属插塞204之间可以完全断开。
综上所述，本发明实施例中，提供半导体衬底，所述半导体衬底上形成有若干分立的栅极结构以及位于栅极结构侧壁表面的侧墙；在在所述半导体衬底表面形成介质层，所述介质层的表面与栅极结构表面齐平；然后在所述介质层、栅极结构和侧墙上形成具有开口的掩膜层，并且以所述掩膜层为掩膜，刻蚀介质层形成第一凹槽，再去除所述掩膜层；然后再刻蚀栅极结构形成第二凹槽；在第一凹槽内形成第一保护层、在第二凹槽内形成第二保护层，之后，刻蚀相邻栅极结构之间、位于第一保护层两侧的介质层至半导体衬底表面，形成接触孔。在刻蚀所述介质层形成接触孔的过程中，所述第一保护层保护下方的部分介质层，使得形成的接触孔之间具有部分介质层作为隔离结构，同时所述第二保护层和侧墙保护栅极结构。以所述掩膜层为掩膜刻蚀介质层，形成第一凹槽的过程中，所述掩膜层与介质层之间的距离较小，能够准确的将掩膜层内的开口图形传递到介质层内，从而可以提高形成的接触孔的尺寸的准确性，进而提高形成的半导体结构的性能。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种半导体结构的形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底上形成有若干分立的栅极结构以及位于栅极结构侧壁表面的侧墙，所述栅极结构包括位于半导体衬底表面的栅介质层以及位于栅介质层表面的栅极；
在所述半导体衬底表面形成介质层，所述介质层的表面与栅极结构表面齐平；
在所述介质层、栅极结构和侧墙上形成具有开口的掩膜层，所述开口宽度大于相邻栅极结构之间的介质层的宽度，且横跨相邻栅极结构之间的介质层；
沿所述开口刻蚀部分深度的介质层，在所述介质层内形成第一凹槽；
去除所述图形化掩膜层；
刻蚀去除部分高度的栅极结构，形成位于栅极结构顶部的第二凹槽；
形成填充满第一凹槽的第一保护层、填充满第二凹槽的第二保护层；
刻蚀相邻栅极结构之间、位于第一保护层两侧的介质层至半导体衬底表面，形成接触孔。
2.根据权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第一保护层和第二保护层的方法包括：形成填充满所述第一凹槽、第二凹槽并覆盖所述介质层和侧墙的保护材料层；以所述介质层为停止层，对所述保护材料层进行平坦化，形成填充满第一凹槽的第一保护层、填充满第二凹槽的第二保护层。
3.根据权利要求2所述的半导体结构的形成方法，其特征在于，所述第一保护层的材料为氮化硅、氮氧化硅、碳化硅或碳氧化硅；所述第二保护层的材料为氮化硅、氮氧化硅、碳化硅或碳氧化硅。
4.根据权利要求2所述的半导体结构的形成方法，其特征在于，所述第一保护层的厚度为所述第二保护层的厚度为
5.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述侧墙的厚度为
6.根据权利要求5所述的半导体结构的形成方法，其特征在于，所述侧墙的材料为氮化硅、氮氧化硅、碳化硅或碳氧化硅。
7.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述掩膜层的材料为光刻胶。
8.根据权利要求7所述的半导体结构的形成方法，其特征在于，在形成所述掩膜层之前，在所述介质层、栅极结构和侧墙上形成底部抗反射层。
9.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述第一凹槽的深度为
10.根据权利要求1所述的半导体结构的形成方法，其特征在于，采用干法刻蚀或湿法刻蚀工艺刻蚀所述栅极结构，形成第二凹槽。
11.根据权利要求10所述的半导体结构的形成方法，其特征在于，第二凹槽的深度为
12.根据权利要求10所述的半导体结构的形成方法，其特征在于，所述第二凹槽的深度与第一凹槽深度相同。
13.根据权利要求1所述的半导体结构的形成方法，其特征在于，还包括：在刻蚀相邻栅极结构之间、位于第一保护层两侧的介质层之前，在所述介质层、侧墙以及第二保护层上形成图形化掩膜层，所述图形化掩膜层暴露出位于相邻栅极结构之间的介质层以及第一保护层，以所述图形化掩膜层为掩膜刻蚀所述相邻栅极结构之间的位于第一保护层两侧的介质层。
14.根据权利要求1所述的半导体结构的形成方法，其特征在于，采用干法刻蚀工艺刻蚀所述介质层。
15.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述半导体衬底包括：基底和位于所述基底表面的若干鳍部，所述栅极结构横跨所述鳍部，覆盖鳍部的侧壁和顶部表面。
16.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述栅介质层的材料为氧化铪、氧化锆、氧化铝或硅氧化铪。
17.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述栅极的材料为W、Cu、Al、Au、Pt、Ti或TiN。
18.根据权利要求1所述的半导体结构的形成方法，其特征在于，还包括：形成填充满所述接触孔并且覆盖所述介质层、第一保护层、第二保护层、侧墙的金属材料层；对所述金属材料层进行平坦化，直至暴露出第一保护层的表面，形成位于接触孔内的金属插塞。
19.根据权利要求18所述的半导体结构的形成方法，其特征在于，还包括：对所述金属材料层平坦化的停止位置低于第一保护层的表面。
20.根据权利要求19所述的半导体结构的形成方法，其特征在于，对所述金属材料层进行平坦化的停止位置低位于所述第一保护层表面下方
CN201510125779.4A 2015-03-20 2015-03-20 半导体结构的形成方法 Active CN106033742B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201510125779.4A CN106033742B (zh) 2015-03-20 2015-03-20 半导体结构的形成方法
US15/059,635 US9799564B2 (en) 2015-03-20 2016-03-03 Semiconductor structure having contact holes between sidewall spacers and fabrication method there of
US15/707,543 US10134639B2 (en) 2015-03-20 2017-09-18 Semiconductor structure having contact holes between sidewall spacers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510125779.4A CN106033742B (zh) 2015-03-20 2015-03-20 半导体结构的形成方法

Publications (2)

Publication Number Publication Date
CN106033742A true CN106033742A (zh) 2016-10-19
CN106033742B CN106033742B (zh) 2019-03-29

Family

ID=56923866

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510125779.4A Active CN106033742B (zh) 2015-03-20 2015-03-20 半导体结构的形成方法

Country Status (2)

Country Link
US (2) US9799564B2 (zh)
CN (1) CN106033742B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110349909A (zh) * 2018-04-03 2019-10-18 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9472628B2 (en) * 2014-07-14 2016-10-18 International Business Machines Corporation Heterogeneous source drain region and extension region
US10090249B2 (en) * 2015-12-17 2018-10-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and manufacturing method thereof
US9589807B1 (en) * 2016-05-25 2017-03-07 Globalfoundries Inc. Method for eliminating interlayer dielectric dishing and controlling gate height uniformity
US10510851B2 (en) * 2016-11-29 2019-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Low resistance contact method and structure
KR102492733B1 (ko) 2017-09-29 2023-01-27 삼성디스플레이 주식회사 구리 플라즈마 식각 방법 및 디스플레이 패널 제조 방법
US10707133B2 (en) * 2017-11-30 2020-07-07 Intel Corporation Trench plug hardmask for advanced integrated circuit structure fabrication
CN111403340B (zh) * 2019-01-03 2023-04-18 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010017417A1 (en) * 1995-12-08 2001-08-30 Hideaki Kuroda Semiconductor device with a condductive metal layer engaging not less than fifty percent of a source\drain region
CN1365137A (zh) * 2001-01-11 2002-08-21 世界先进积体电路股份有限公司 一种在半导体基底上形成自行对准的接触窗结构的方法
CN101079393A (zh) * 2006-05-24 2007-11-28 海力士半导体有限公司 使用改进自动校准接触工艺在半导体中形成电接触的方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8835237B2 (en) * 2012-11-07 2014-09-16 International Business Machines Corporation Robust replacement gate integration
CN103915384B (zh) * 2013-01-08 2016-08-10 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US9064814B2 (en) * 2013-06-19 2015-06-23 United Microelectronics Corp. Semiconductor structure having metal gate and manufacturing method thereof
KR102191219B1 (ko) * 2014-05-14 2020-12-16 삼성전자주식회사 반도체 소자 및 이의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010017417A1 (en) * 1995-12-08 2001-08-30 Hideaki Kuroda Semiconductor device with a condductive metal layer engaging not less than fifty percent of a source\drain region
CN1365137A (zh) * 2001-01-11 2002-08-21 世界先进积体电路股份有限公司 一种在半导体基底上形成自行对准的接触窗结构的方法
CN101079393A (zh) * 2006-05-24 2007-11-28 海力士半导体有限公司 使用改进自动校准接触工艺在半导体中形成电接触的方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110349909A (zh) * 2018-04-03 2019-10-18 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN110349909B (zh) * 2018-04-03 2021-07-13 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法

Also Published As

Publication number Publication date
US9799564B2 (en) 2017-10-24
US10134639B2 (en) 2018-11-20
US20180005894A1 (en) 2018-01-04
CN106033742B (zh) 2019-03-29
US20160276283A1 (en) 2016-09-22

Similar Documents

Publication Publication Date Title
CN106033742A (zh) 半导体结构的形成方法
TWI719615B (zh) 半導體裝置的形成方法
CN108735813B (zh) 半导体结构及其形成方法
CN109786330B (zh) 集成电路器件鳍、集成电路及其形成方法
CN105336571B (zh) 自对准多重图形掩膜的形成方法
US11031489B2 (en) Semiconductor device
CN107346759B (zh) 半导体结构及其制造方法
US20160358779A1 (en) Mechanisms for semiconductor device structure
CN106158725A (zh) 半导体结构的形成方法
CN106653841A (zh) 半导体结构及其形成方法
US11949014B2 (en) Fin field effect transistor (FinFet) device structure and method for forming the same
TWI725557B (zh) 半導體裝置的製造方法
CN107230727A (zh) 制作半导体元件的方法
CN104425220A (zh) 图案的形成方法
TW201916122A (zh) 半導體元件的製造方法
CN107039335B (zh) 半导体结构的形成方法
CN104517901A (zh) Cmos晶体管的形成方法
CN103854984A (zh) 一种后栅工艺假栅的制造方法和后栅工艺假栅
CN104979173B (zh) 半导体结构及其形成方法
CN107039334A (zh) 半导体结构的形成方法
CN110246895A (zh) 半导体结构及其形成方法
CN107045981B (zh) 半导体结构的形成方法
CN107799462A (zh) 半导体结构的形成方法
CN113496894B (zh) 半导体结构的形成方法
CN112151380B (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant