CN108155150B - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN108155150B
CN108155150B CN201611110258.2A CN201611110258A CN108155150B CN 108155150 B CN108155150 B CN 108155150B CN 201611110258 A CN201611110258 A CN 201611110258A CN 108155150 B CN108155150 B CN 108155150B
Authority
CN
China
Prior art keywords
layer
initial
forming
work function
semiconductor structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611110258.2A
Other languages
English (en)
Other versions
CN108155150A (zh
Inventor
赵简
赵杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201611110258.2A priority Critical patent/CN108155150B/zh
Publication of CN108155150A publication Critical patent/CN108155150A/zh
Application granted granted Critical
Publication of CN108155150B publication Critical patent/CN108155150B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供一种半导体结构及其形成方法，其中方法包括：提供衬底，衬底包括第一区域和第二区域；在所述第一区域衬底和第二区域衬底上形成介质层，所述第一区域介质层中具有第一开口，所述第二区域介质层中具有第二开口；在所述第一开口和第二开口底部的衬底上形成初始功函数层；在所述第二区域的初始功函数层上形成抗反射涂层和位于所述抗反射涂层上的保护层；以所述抗反射涂层和所述保护层为掩膜刻蚀所述初始功函数层，去除所述第二区域的初始功函数层，形成功函数层；去除所述第二区域的初始功函数层之后，去除所述保护层和抗反射涂层。所述形成方法能够增加所述抗反射涂层的去除效率，减少残余的抗反射涂层材料对所形成半导体结构的影响。

Description

半导体结构及其形成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。
背景技术
随着半导体器件集成度的提高，晶体管的关键尺寸不断缩小，关键尺寸的缩小意味着在芯片上可布置更多数量的晶体管，进而可以提高器件的性能。然而，随着器件面积以及器件之间的距离不断缩小，问题也随之产生。
为了提高半导体器件的集成度，金属栅工艺应运而生，后栅工艺是形成金属栅晶体管的重要方法。同时为了提高半导体器件的集成度，往往将PMOS晶体管和NMOS晶体管形成于同一芯片中。由于NMOS晶体管和PMOS晶体管的功函数层不相同。在通过后栅工艺形成金属栅晶体管的过程中，需要通过抗反射涂层平坦化刻蚀表面，之后需要去除所述抗反射涂层。
然而，现有的半导体结构的形成方法不容易使抗反射涂层去除干净，从而容易影响所形成的半导体结构性能。
发明内容
本发明解决的问题是提供一种半导体结构及其形成方法，能够改善半导体结构性能。
为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供衬底，所述衬底包括第一区域和第二区域；在所述第一区域衬底和第二区域衬底上形成介质层，所述第一区域介质层中具有第一开口，所述第二区域介质层中具有第二开口，所述第一开口和所述第二开口贯穿所述介质层；在所述第一开口和第二开口底部的衬底上形成初始功函数层；在所述第二区域的初始功函数层上形成抗反射涂层和位于所述抗反射涂层上的保护层；以所述抗反射涂层和所述保护层为掩膜刻蚀所述初始功函数层，去除所述第二区域的初始功函数层，形成功函数层；去除所述第二区域的初始功函数层之后，去除所述保护层和抗反射涂层。
可选的，形成所述抗反射涂层和所述保护层的步骤包括：在所述第一区域和第二区域的初始功函数层上形成初始抗反射涂层；在所述第二区域初始抗反射涂层上形成保护层；以所述保护层为掩膜对所述初始抗反射涂层进行刻蚀，去除第一区域的初始抗反射涂层，形成抗反射涂层。
可选的，所述保护层包括：位于所述抗反射涂层上的阻挡层以及位于所述阻挡层上的图形层。
可选的，所述图形层与所述阻挡层的材料不相同，所述阻挡层与所述抗反射涂层的材料不相同。
可选的，所述阻挡层的材料为氧化硅或氮化硅；所述图形层的材料为光刻胶。
可选的，去除所述保护层的步骤包括：去除所述阻挡层；去除所述阻挡层的工艺包括：干法刻蚀工艺或湿法刻蚀工艺。
可选的，形成所述保护层的步骤包括：在所述初始抗反射涂层上形成初始阻挡层；在所述第二区域的初始保护层上形成图形层；以所述图形层为掩膜对所述初始阻挡层进行刻蚀，去除所述第二区域的初始阻挡层，形成阻挡层。
可选的，对所述初始阻挡层进行刻蚀的工艺包括干法刻蚀工艺或湿法刻蚀工艺。
可选的，所述阻挡层的厚度为20埃～100埃。
可选的，形成所述初始抗反射涂层的步骤包括：在所述第一区域和第二区域的初始功函数层上形成初始抗反射膜；对所述初始抗反射膜进行刻蚀，减小所述初始抗反射膜的厚度，形成初始抗反射涂层。
可选的，所述初始抗反射膜表面高于所述介质层顶部表面，所述初始抗反射涂层表面低于或齐平于所述介质层表面。
可选的，对所述初始抗反射膜进行刻蚀的工艺包括：干法刻蚀或湿法刻蚀工艺。
可选的，所述初始抗反射膜的厚度为1800埃～3000埃；所述初始抗反射涂层的厚度为1000埃～1500埃。
可选的，所述保护层的材料为光刻胶；形成所述保护层的工艺包括旋涂工艺。
可选的，所述保护层的厚度为1000埃～4000埃。
可选的，所述抗反射涂层的材料为有机聚合物；所述功函数层的材料为氮化钛或氮化钽。
可选的，去除所述第二区域的初始功函数层的工艺包括湿法刻蚀工艺。
可选的，通过湿法刻蚀工艺去除所述第二区域的初始功函数层的刻蚀液包括：去离子水。
可选的，去除所述抗反射涂层的工艺包括：灰化工艺、干法刻蚀或湿法刻蚀工艺。
相应的，本发明还提供一种半导体结构，其特征在于，包括：衬底，所述衬底包括第一区域和第二区域；位于所述第一区域衬底和第二区域衬底上的介质层，所述第一区域介质层中具有第一开口，所述第二区域介质层中具有第二开口，所述第一开口和所述第二开口贯穿所述介质层；位于所述第一开口底部的衬底上的功函数层。
与现有技术相比，本发明的技术方案具有以下优点：
本发明技术方案提供的半导体结构的形成方法中，在对所述功函数层进行刻蚀之前，所述抗反射涂层上具有保护层。所述保护层能够在刻蚀所述功函数层的过程中保护所述抗反射涂层，防止刻蚀反应物与所述抗反射涂层发生反应，避免在所述抗反射涂层上形成不容易去除的材料。因此，所述形成方法能够增加所述抗反射涂层的去除效率，减少抗反射涂层的残余，从而能够减少残余的抗反射涂层材料对所形成半导体结构的影响，进而能够改善半导体结构性能。
进一步，所述保护层包括：阻挡层和位于所述阻挡层上的图形层。在刻蚀所述初始抗反射涂层的过程中，所述阻挡层受图形层的保护，不容易被去除。在刻蚀所述初始功函数层的过程中，所述阻挡层能够保护所述抗反射涂层，防止所述抗反射涂层与刻蚀所述初始功函数层的反应物反应，避免在所述抗反射涂层上形成不容易去除的材料。因此，所述形成方法能够减少所述功函数层上残余的抗反射涂层材料，从而改善所形成半导体结构性能。
进一步，对所述初始抗反射涂层进行刻蚀，能够使所述抗反射涂层表面低于所述介质层表面，从而使所述抗反射涂层的厚度减小。因此，在对所述初始抗反射涂层进行刻蚀的过程中刻蚀量较小，从而对所述保护层的刻蚀损耗较小，使所述保护层能够在刻蚀所述初始功函数层的过程中保护所述抗反射涂层，防止所述抗反射涂层与刻蚀所述初始功函数层的反应物反应，进而避免在所述抗反射涂层上形成不容易去除的材料。由此可见，所述形成方法能够增加所述抗反射涂层的去除效率，减少抗反射涂层的残余，从而能够减少残余的抗反射涂层材料对所形成半导体结构的影响，进而能够改善半导体结构性能。
附图说明
图1至图12是本发明的半导体结构的形成方法一实施例各步骤的结构示意图；
图13至图23是本发明的半导体结构的形成方法另一实施例各步骤的结构示意图。
具体实施方式
半导体结构的形成方法存在诸多问题，例如：所形成的半导体结构的性能较差。
现结合一种半导体结构的形成方法，分析所述形成方法形成的半导体结构性能较差的原因：
提供衬底，所述衬底包括第一区域和第二区域，所述第一区域和第二区域衬底上具有介质层，所述第一区域介质层中具有第一开口，所述第二区域介质层中具有第二开口；在所述第一开口和第二开口底部上形成初始功函数层；在所述第一开口和第二开口中形成初始抗反射涂层；在所述第二区域的初始抗反射涂层上形成图形化的光刻胶；以所述光刻胶为掩膜刻蚀所述初始抗反射涂层，去除所述第一区域的初始抗反射涂层，形成抗反射涂层；以所述抗反射涂层为掩膜刻蚀所述初始功函数层，去除所述第一开口底部的初始功函数层，形成功函数层；去除所述第一开口底部的功函数层之后，去除所述抗反射涂层。
其中，由于所述第一开口和第二开口的深度较大，所述第一开口与所述第二开口中的初始抗反射涂层的厚度较大，去除所述第一区域的初始抗反射涂层的过程中的刻蚀量较大，从而使所述第二区域的初始抗反射涂层上的光刻胶容易被去除，使所述抗反射涂层暴露出来。去除所述第一区域衬底上的初始功函数层的工艺包括湿法刻蚀，刻蚀反应物包括去离子水。在去除所述第一区域衬底上的初始功函数层的过程中，去离子水容易与暴露出来的抗反射涂层发生反应，在所述抗反射涂层表面形成一层水质膜。在去除所述抗反射涂层的过程中，所述水质膜对所述抗反射涂层形成保护，使所述抗反射涂层不容易被彻底去除，从而容易使所述第一区域的功函数层上残留较多的抗反射涂层材料，进而影响所形成的半导体结构性能。
为解决所述技术问题，本发明提供了一种半导体结构的形成方法，包括：提供衬底，所述衬底包括第一区域和第二区域；在所述第一区域衬底和第二区域衬底上形成介质层，所述第一区域介质层中具有第一开口，所述第二区域介质层中具有第二开口，所述第一开口和所述第二开口贯穿所述介质层；在所述第一开口和第二开口底部的衬底上形成初始功函数层；在所述第二区域的初始功函数层上形成抗反射涂层和位于所述抗反射涂层上的保护层；以所述抗反射涂层和所述保护层为掩膜刻蚀所述初始功函数层，去除所述第二区域的初始功函数层，形成功函数层；去除所述第二区域的初始功函数层之后，去除所述保护层和抗反射涂层
其中，在对所述功函数层进行刻蚀之前，所述抗反射涂层上具有保护层。所述保护层能够在刻蚀所述功函数层的过程中保护所述抗反射涂层，防止刻蚀反应物与所述抗反射涂层发生反应，避免在所述抗反射涂层上形成不容易去除的材料。因此，所述形成方法能够增加所述抗反射涂层的去除效率，减少抗反射涂层的残余，从而能够减少残余的抗反射涂层材料对所形成半导体结构的影响，进而能够改善半导体结构性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图1至图12是本发明半导体结构的形成方法一实施例各步骤的结构示意图。
请参考图1，提供衬底101，所述衬底101包括第一区域A和第二区域B。
所述第一区域A用于形成NMOS晶体管，所述第二区域B用于形成PMOS晶体管。在其他实施例中，所述第一区域还可以用于形成PMOS晶体管，所述第二区域还可以用于形成NMOS晶体管。
本实施例中，所述衬底101为平面衬底。在其他实施例中，所述衬底还可以包括：基底和位于所述基底上的鳍部。
后续在所述第一区域A衬底101和第二区域B衬底101上形成介质层，所述第一区域A介质层中具有第一开口，所述第二区域II介质层中具有第二开口。
本实施例中，所述半导体结构由后栅工艺形成。所述第一区域A衬底101和第二区域B衬底101上具有介质层，所述第一区域A介质层中具有第一开口，所述第二区域B介质层中具有第二开口。本实施例中，形成所述第一开口、第二开口和所述介质层的步骤如图1和图2所示。
继续参考图1，在所述第一区域A衬底101上形成第一伪栅极结构110，在所述第二区域B衬底101上形成第二伪栅极结构120；在所述衬底101上形成介质层103，所述介质层103覆盖所述第一伪栅极结构110和第二伪栅极结构120侧壁。
本实施例中，所述第一伪栅极结构110和第二伪栅极结构120的材料包括多晶硅。在其他实施例中，所述第一伪栅极结构和第二伪栅极结构的材料包括锗或硅锗。
本实施例中，所述介质层103的材料为氧化硅或氮氧化硅。
本实施例中，形成所述介质层103之前，所述形成方法还包括：在所述第一伪栅极结构110和第二伪栅极结构120两侧的衬底101中形成源漏掺杂区。
请参考图2，去除所述第一伪栅极结构110(如图1所示)，在所述介质层103中形成第一开口111；去除所述第二伪栅极结构120(如图1所示)，在所述介质层103中形成第二开口121。
所述第一开口111和第二开口121用于后续容纳栅极结构。
本实施例中，去除所述第一伪栅极结构110和第二伪栅极结构120的工艺包括：干法刻蚀工艺或湿法刻蚀工艺。
如果所述第一开口111和第二开口121的深度过小，容易使后续形成的栅极结构在垂直于所述衬底101表面的方向上的尺寸过小，从而容易影响所形成的半导体结构性能。具体的，本实施例中，所述第一开口111和第二开口121的深度为800埃～1500埃。
请参考图3，在所述第一开口111和第二开口121底部的衬底101上形成初始功函数层150。
所述初始功函数层150用于后续形成功函数层，从而调节所形成PMOS晶体管的阈值电压。
本实施例中，所述初始功函数层150位于所述第一开口111和第二开口121底部和侧壁表面。
本实施例中，所述初始功函数层150的材料为氮化钛或氮化钽。
本实施例中，形成所述初始功函数层150的工艺包括化学气相沉积工艺。
后续在所述第二区域B的初始功函数层150上形成抗反射涂层和位于所述抗反射涂层上的保护层。本实施例中，形成所述抗反射涂层和所述保护层的步骤如图4至图8所示。
请参考图4，在所述第一区域A和第二区域B衬底101上形成初始抗反射涂层130。
所述初始抗反射涂层130用于后续对光刻胶进行曝光的过程中，减少光的漫反射。
如果所述初始抗反射涂层130的厚度过小，不利于减少光的漫反射；如果所述初始抗反射涂层130的厚度过大，容易延长后续刻蚀所述初始抗反射涂层130的刻蚀量，从而容易增加对后续的图形层和保护层的损耗。具体的，本实施例中，所述初始抗反射涂层130的厚度为1000埃～1500埃。
本实施例中，所述初始抗反射涂层130位于所述第一开口111(如图3所示)和第二开口121(如图3所示)中，以及所述介质层103上。
本实施例中，所述初始抗反射涂层130的材料为有机聚合物。
本实施例中，形成初始抗反射涂层130的工艺包括旋涂工艺。
后续在所述第二区域B初始抗反射涂层130上形成保护层。
本实施例中，所述保护层包括：位于后续形成的抗反射涂层上的阻挡层以及位于所述阻挡层上的图形层。
本实施例中，形成所述保护层的步骤如图5至图7所示。
请参考图5，在所述初始抗反射涂层130上形成初始阻挡层140。
所述初始阻挡层140用于形成阻挡层，在后续刻蚀所述初始功函数层150的过程中，对所述第二区域B的初始抗反射涂层130进行保护。
本实施例中，所述初始阻挡层140的材料为氧化硅。所述初始阻挡层140的形成工艺的温度较低，不容易损伤所述初始抗反射涂层。在其他实施例中，所述保护层的材料还可以为氮化硅。
本实施例中，形成所述初始阻挡层140的工艺包括低温化学气相沉积工艺。
如果所述初始阻挡层140的厚度过大容易给后续的刻蚀工艺带来困难；如果所述初始阻挡层140的厚度过小，不利于对后续形成的抗反射涂层进行充分保护。具体的，本实施例中，所述初始阻挡层140的厚度为20埃～100埃。
请参考图6，在所述第二区域B初始阻挡层140上形成图形层104。
所述图形层104后续用做刻蚀初始抗反射涂层130的掩膜。
本实施例中，所述图形层104为光刻胶。
本实施例中，形成所述图形层104的工艺包括：在所述第一区域A和第二区域B的阻挡层140上初始图形层；对所述初始图形层进行曝光，去除所述第一区域A阻挡层140上的初始图形层，形成图形层104。
本实施例中，形成所述初始图形层的工艺包括旋涂工艺。
由于工艺条件的限制，所述图形层104的厚度不能过大。如果所述图形层104的厚度过小，不利于对所述第二区域B初始抗反射涂层130进行保护。具体的，本实施例中，所述图形层204的厚度为1000埃～4000埃。
请参考图7，以所述图形层104为掩膜刻蚀所述初始阻挡层140(如图6所示)，去除所述第一区域A的初始阻挡层140，形成阻挡层141。
所述阻挡层141用于在后续刻蚀所述初始功函数层150的过程中，保护所述第二区域B的抗反射涂层，避免在所述抗反射涂层上形成水质膜。
本实施例中，刻蚀所述初始阻挡层140的工艺包括：干法刻蚀工艺。
本实施例中，所述阻挡层141的材料与所述初始阻挡层140的材料相同。具体的，所述阻挡层141的材料为氧化硅。在其他实施例中，所述保护层的材料还可以为氮化硅。
本实施例中，所述阻挡层141的厚度与所述初始阻挡层140的厚度相同。具体的，所述保护层的厚度为20埃～100埃。
请参考图8，以所述保护层为掩膜对所述初始抗反射涂层130(如图7所示)进行刻蚀，去除所述第一区域A的初始抗反射涂层130，形成抗反射涂层131。
所述抗反射涂层131用于后续刻蚀所述初始功函数层150的过程中，对所述第一区域A的初始功函数层150进行保护。
本实施例中，对所述初始抗反射涂层130进行刻蚀的工艺包括干法刻蚀工艺。
需要说明的是，由于所述初始抗反射涂层130的厚度较大，在对所述初始抗反射涂层130进行刻蚀的过程中，所述图形层104也容易受到刻蚀而被去除。由于所述初始抗反射涂层130与所述阻挡层141的刻蚀选择比较大，因此所述阻挡层141不容易被去除。
请参考图9，以所述抗反射涂层131和所述保护层为掩膜刻蚀所述初始功函数层150(如图8所示)，去除所述第二区域B的初始功函数层150，形成功函数层151。
所述功函数层151用于调节后续形成的PMOS晶体管的阈值电压。
本实施例中，刻蚀所述初始功函数层150的工艺包括湿法刻蚀工艺。
本实施例中，刻蚀所述初始功函数层150的反应物包括去离子水。
需要说明的是，在通过湿法刻蚀工艺刻蚀所述初始功函数层150的过程中，所述阻挡层141能够保护所述抗反射涂层131，防止刻蚀反应物与所述抗反射涂层131发生反应，避免在所述抗反射涂层131上形成不容易去除的水质膜。由此可见，所述形成方法能够增加所述抗反射涂层131的去除效率，减少抗反射涂层131材料的残余，从而能够减少残余的抗反射涂层131材料对所形成半导体结构的影响，进而能够改善半导体结构性能。
请参考图10，去除所述第二区域B的初始功函数层150(如图9所示)之后，去除所述保护层。
本实施例中，在刻蚀所述初始抗反射涂层130的过程中，所述图形层104被去除。去除所述保护层的步骤包括去除所述阻挡层141(如图9所示)。
本实施例中，去除所述阻挡层141的工艺包括：干法刻蚀工艺和湿法刻蚀工艺。
继续参考图10，去除所述保护层之后，去除所述抗反射涂层131(如图9所示)。
本实施例中，去除所述抗反射涂层131的工艺包括灰化工艺。在其他实施例中，还可以通过湿法刻蚀或干法刻蚀去除所述抗反射涂层。
需要说明的是，由于所述抗反射涂层131表面不具有水质膜，所述抗反射涂层131的去除较容易。因此，所述形成方法能够彻底去除所述抗反射涂层131，从而改善所形成半导体结构性能。
请参考图11，在所述第一区域A衬底101上和所述功函数层151上形成功函数膜152。
所述功函数膜152用于调节所形成PMOS晶体管和NMOS晶体管的阈值电压。
本实施例中，所述功函数膜152的材料为钛、钽或钛铝。
本实施例中，形成功函数膜152的工艺包括化学气相沉积工艺或物理气相沉积工艺。
请参考图12，在所述功函数膜152上形成栅极结构160。
本实施中，所述栅极结构160的材料为金属，例如，Al、Cu、Ag、Au、Ni、Ti、W、WN或WSi。
本实施中，形成栅极结构160的工艺包括化学气相沉积工艺或物理气相沉积工艺。
综上，本实施例提供的半导体结构的形成方法中，在对所述功函数层进行刻蚀之前，在所述抗反射涂层具有部分厚度的保护层。所述保护层能够在刻蚀所述功函数层的过程中保护所述抗反射涂层，防止刻蚀反应物与所述抗反射涂层发生反应，避免在所述抗反射涂层上形成不容易去除的材料。由此可见，所述形成方法能够增加所述抗反射涂层的去除效率，减少抗反射涂层的残余，从而能够减少残余的抗反射涂层材料对所形成半导体结构的影响，进而能够改善半导体结构性能。
进一步，所述保护层包括：阻挡层和位于所述阻挡层上的图形层。在刻蚀所述初始抗反射涂层的过程中，所述阻挡层受图形层的保护，不容易被去除，从而能够在刻蚀所述初始功函数层的过程中，保护所述抗反射涂层，防止所述抗反射涂层与刻蚀所述初始功函数层的反应物反应，避免在所述抗反射涂层上形成不容易去除的材料。
图13至图23是本发明的半导体结构形成方法另一实施例各步骤的结构示意图。
请参考图13，提供衬底200，所述衬底200包括第一区域I和第二区域II。
所述第一区域I用于形成NMOS晶体管，所述第二区域II用于形成PMOS晶体管。在其他实施例中，所述第一区域还可以用于形成PMOS晶体管，所述第二区域还可以用于形成NMOS晶体管。
本实施例中，所述衬底200为平面衬底。在其他实施例中，所述衬底还可以包括：基底和位于所述基底上的鳍部。
后续在所述第一区域I和第二区域II衬底200上形成介质层，所述第一区域I介质层中具有第一开口，所述第二区域II介质层中具有第二开口，所述第一开口和第二开口贯穿所述介质层。
本实施例中，所述半导体结构由后栅工艺形成。形成所述介质层、第一开口和第二开口的步骤如图13和图14所示。
继续参考图13，在所述第一区域I衬底200上形成第一伪栅极结构210，在所述第二区域II衬底200上形成第二伪栅极结构220；在所述衬底200上形成介质层203，所述介质层203覆盖所述第一伪栅极结构210和第二伪栅极结构220侧壁。
本实施例中，所述第一伪栅极结构110和第二伪栅极结构120的材料包括多晶硅。在其他实施例中，所述第一伪栅极结构和第二伪栅极结构的材料包括锗或硅锗。
本实施例中，所述介质层203的材料为氧化硅或氮氧化硅。
本实施例中，形成所述介质层203之前，所述形成方法还包括：在所述第一伪栅极结构210和第二伪栅极结构220两侧的衬底200中形成源漏掺杂区201。
请参考图14，去除所述第一伪栅极结构210(如图13所示)，在所述介质层203中形成第一开口211；去除所述第二伪栅极结构220(如图13所示)，在所述介质层203中形成第二开口221。
所述第一开口211和第二开口221用于后续容纳栅极结构。
本实施例中，去除所述第一伪栅极结构210和第二伪栅极结构220的工艺包括：干法刻蚀工艺或湿法刻蚀工艺。
本实施例中，所述第一开口211和第二开口221的深度过小，容易使后续形成的栅极结构在垂直于所述衬底200的方向上的尺寸过小，从而容易影响所形成的半导体结构性能。具体的，所述第一开口211和第二开口221的深度为1000埃～1500埃。
请参考图15，在所述第一开口211和第二开口221底部的衬底200上形成初始功函数层250。
所述初始功函数层250用于后续形成功函数层，从而调节所形成PMOS晶体管的阈值电压。
本实施例中，所述初始功函数层250位于所述第一开口211和第二开口221底部和侧壁表面。
本实施例中，所述初始功函数层250的材料为氮化钛或氮化钽。
本实施例中，形成所述初始功函数层250的工艺包括化学气相沉积工艺。
后续在所述第二区域II初始功函数层250上形成抗反射涂层和保护层。本实施例中，形成所述抗反射涂层和所述保护层的步骤如图16至图19所示。
后续在所述第一开口211(如图15所示)和第二开口212(如图15所示)中形成初始抗反射涂层。本实施例中，形成所述初始抗反射涂层的步骤如图16和图17所示。
请参考图16，在所述第一开口211和第二开口212中形成初始抗反射膜230。
本实施例中，所述初始抗反射膜230表面高于所述介质层203表面。
所述初始抗反射膜230用于后续对初始图形层进行曝光的过程中，减少光的漫反射。
如果所述初始抗反射膜230的厚度过小，不利于减少光的漫反射；如果所述初始抗反射膜230的厚度过大，容易延长后续刻蚀所述初始抗反射膜230的时间，从而容易增加后续的图形层和保护层的损耗。具体的，本实施例中，所述初始抗反射膜230的厚度为1800埃～3000埃。
本实施例中，所述初始抗反射膜230位于所述第一开口211(如图15所示)和第二开口221(如图15所示)中，以及所述介质层203上。
本实施例中，所述初始抗反射膜230的材料为有机聚合物。
本实施例中，形成初始抗反射膜230的工艺包括旋涂工艺。
请参考图17，对所述初始抗反射膜230进行刻蚀，减小所述初始抗反射膜230的厚度，形成初始抗反射涂层231。
所述初始抗反射涂层231后续用于形成抗反射涂层，从而在后续刻蚀初始功函数层250的过程中，保护所述第二区域II的初始功函数层250。
需要说明的是，对所述初始抗反射膜230进行刻蚀，能够减小所述初始抗反射膜230的厚度，从而能够缩短后续对初始抗反射涂层进行刻蚀的时间，进而能够减少抗反射涂层表面的水质膜，进而后续能够彻底去除抗反射涂层，改善所形成半导体结构性能。
本实施例中，对所述初始抗反射膜230进行刻蚀的工艺包括干法刻蚀工艺。
本实施例中，所述初始抗反射涂层231表面齐平于所述介质层203表面。在其他实施例中，所述初始抗反射涂层表面还可以低于所述介质层表面。
如果去除所述初始抗反射膜230的厚度过大，不容易降低后续曝光过程中光的漫反射；如果去除所述初始抗反射膜230的厚度过小，不容易减少后续刻蚀所述初始抗反射涂层的时间，从而不容减少所述抗反射涂层表面的水质膜。本实施例中，使所述初始抗反射涂层231表面与所述介质层203表面平齐。具体的，去除的所述初始抗反射膜230的厚度为800埃～1500埃，所述初始抗反射涂层231的厚度为1000埃～1500埃。
请参考图18，在所述第二区域B初始抗反射涂层231上形成保护层261。
本实施例中，所述保护层261位于所述第二区域B的初始抗反射涂层231上。
所述保护层261后续用做刻蚀所述初始抗反射涂层231的掩膜，并在后续刻蚀所述初始功函数层250的过程中保护所述第二区域B的抗反射涂层。
本实施例中，所述保护层261的材料为光刻胶。
本实施例中，形成所述保护层261的步骤包括：在所述初始抗反射层231和所述介质层203上形成初始保护层；对所述初始保护层进行曝光，去除所述第一区域I初始抗反射涂层231上的初始保护层，形成保护层261。
本实施例中，形成初始保护层的工艺包括旋涂工艺。
由于工艺条件的限制，所述保护层261的厚度不能过大；如果所述保护层261的厚度过小，不利于对所述第二区域B初始抗反射涂层231进行保护。具体的，本实施例中，所述保护层261的厚度为1000埃～4000埃。
请参考图19，以所述保护层261为掩膜刻蚀所述初始抗反射涂层231，去除所述第一区域I的初始抗反射涂层231，形成抗反射涂层232。
需要说明的是，由于所述初始抗反射涂层231的厚度较小，在刻蚀所述初始抗反射涂层231的过程中，刻蚀量较小，所述保护层261不容易被去除。因此，所述抗反射涂层232上仍然具有保护层261，能够使所述保护层261在后续刻蚀所述初始功函数层250的过程中，保护所述第二区域B的抗反射涂层232。
本实施例中，刻蚀所述初始抗反射涂层231的工艺包括：干法刻蚀工艺或湿法刻蚀工艺。
请参考图20，以所述抗反射涂层232和所述保护层261为掩膜刻蚀所述初始功函数层250(如图19所示)，去除所述第一区域I的初始功函数层250，形成功函数层251。
所述功函数层251用于调节后续形成的PMOS晶体管的阈值电压。
本实施例中，刻蚀所述初始功函数层250的工艺包括湿法刻蚀工艺。
本实施例中，刻蚀所述初始功函数层250的刻蚀液包括去离子水。
需要说明的是，在通过湿法刻蚀工艺刻蚀所述初始功函数层250的过程中，所述保护层261能够保护所述抗反射涂层232，防止刻蚀反应物与所述抗反射涂层231发生反应，避免在所述抗反射涂层232上形成不容易去除的水质膜。由此可见，所述形成方法能够增加所述抗反射涂层232的去除效率，减少抗反射涂层232的残余，从而能够减少残余的抗反射涂层232材料对所形成半导体结构的影响，进而能够改善半导体结构性能。
请参考图21，去除所述第二区域II的初始功函数层250(如图19所示)之后，去除所述保护层261和抗反射涂层232。
本实施例中，去除所述保护层261的工艺包括：灰化工艺、干法刻蚀工艺和湿法刻蚀工艺。
本实施例中，去除所述抗反射涂层232的工艺包括灰化工艺、干法刻蚀工艺和湿法刻蚀工艺。
需要说明的是，由于所述抗反射涂层232表面不具有水质膜，所述抗反射涂层232的去除较容易。因此，所述形成方法能够彻底去除所述抗反射涂层232，从而改善所形成半导体结构性能。
请参考图22，在所述第一区域I衬底200上和所述功函数层251上形成功函数膜252。
所述功函数膜252用于调节所形成PMOS晶体管和NMOS晶体管的阈值电压。
本实施例中，所述功函数膜252的材料为钛、钽或钛铝。
本实施例中，形成功函数膜252的工艺包括化学气相沉积工艺或物理气相沉积工艺。
请参考图23，在所述功函数膜252上形成栅极结构260。
本实施中，所述栅极结构260的材料为金属，例如，Al、Cu、Ag、Au、Ni、Ti、W、WN或WSi。
本实施中，形成栅极结构260的工艺包括化学气相沉积工艺或物理气相沉积工艺。
综上，本发明实施例提供的半导体结构的形成方法中，对所述初始抗反射涂层进行刻蚀，能够使所述抗反射涂层表面低于所述介质层表面，从而所述抗反射涂层的厚度较小，在刻蚀所述初始抗反射涂层的过程中，减小对初始保护层的损耗，从而形成保护层。所述保护层能够在刻蚀所述初始功函数层的过程中保护所述抗反射涂层，防止所述抗反射涂层与刻蚀所述初始功函数层的反应物反应，避免在所述抗反射涂层上形成不容易去除的材料。由此可见，所述形成方法能够增加所述抗反射涂层的去除效率，减少抗反射涂层的残余，从而能够减少残余的抗反射涂层材料对所形成半导体结构的影响，进而能够改善半导体结构性能。
本发明的实施例还提供一种由图1至图12所示的半导体结构的形成方法形成的半导体结构。
所述半导体结构包括：衬底101，所述衬底101包括第一区域A和第二区域B；位于所述第一区域A衬底100和第二区域B衬底100上的介质层103，所述第一区域A介质层103中具有第一开口，所述第二区域B介质层103中的第二开口，所述第一开口和所述第二开口贯穿所述介质层103；位于所述第一开口底部的衬底100上的功函数层151。
本实施例中，所述半导体结构还包括：位于所述第一开口底部衬底100和所述第二开口底部的功函数层151上的功函数膜152；位于所述第一开口和第二开口中的栅极结构160。
所述衬底101、栅极结构、功函数层151和功函数膜152的材料与上一实施例所述的衬底101、栅极结构、功函数层151和功函数膜152的材料相同。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (17)

1.一种半导体结构的形成方法，其特征在于，包括：
提供衬底，所述衬底包括第一区域和第二区域；
在所述第一区域衬底和第二区域衬底上形成介质层，所述第一区域介质层中具有第一开口，所述第二区域介质层中具有第二开口，所述第一开口和所述第二开口贯穿所述介质层；
在所述第一开口和第二开口底部的衬底上形成初始功函数层；
在所述第一区域和第二区域的初始功函数层上形成初始抗反射膜；
对所述初始抗反射膜进行刻蚀，减小所述初始抗反射膜的厚度，在所述第一区域和第二区域的初始功函数层上形成初始抗反射涂层；
在所述第二区域初始抗反射涂层上形成保护层；
以所述保护层为掩膜对所述初始抗反射涂层进行刻蚀，去除第一区域的初始抗反射涂层，在所述第二区域的初始功函数层上形成抗反射涂层；
以所述抗反射涂层和所述保护层为掩膜刻蚀所述初始功函数层，去除所述第一区域的初始功函数层，形成功函数层；
去除所述第一区域的初始功函数层之后，去除所述保护层和抗反射涂层。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述保护层包括：位于所述抗反射涂层上的阻挡层以及位于所述阻挡层上的图形层。
3.如权利要求2所述的半导体结构的形成方法，其特征在于，所述图形层与所述阻挡层的材料不相同，所述阻挡层与所述抗反射涂层的材料不相同。
4.如权利要求2所述的半导体结构的形成方法，其特征在于，所述阻挡层的材料为氧化硅或氮化硅；所述图形层的材料为光刻胶。
5.如权利要求2所述的半导体结构的形成方法，其特征在于，去除所述保护层的步骤包括：去除所述阻挡层；去除所述阻挡层的工艺包括：干法刻蚀工艺或湿法刻蚀工艺。
6.如权利要求2所述的半导体结构的形成方法，其特征在于，形成所述保护层的步骤包括：在所述初始抗反射涂层上形成初始阻挡层；在所述第二区域的初始保护层上形成图形层；以所述图形层为掩膜对所述初始阻挡层进行刻蚀，去除所述第一区域的初始阻挡层，形成阻挡层。
7.如权利要求6所述的半导体结构的形成方法，其特征在于，对所述初始阻挡层进行刻蚀的工艺包括干法刻蚀工艺或湿法刻蚀工艺。
8.如权利要求2所述的半导体结构的形成方法，其特征在于，所述阻挡层的厚度为20埃～100埃。
9.如权利要求1所述的半导体结构的形成方法，其特征在于，所述初始抗反射膜表面高于所述介质层顶部表面，所述初始抗反射涂层表面低于或齐平于所述介质层表面。
10.如权利要求1所述的半导体结构的形成方法，其特征在于，对所述初始抗反射膜进行刻蚀的工艺包括：干法刻蚀或湿法刻蚀工艺。
11.如权利要求1所述的半导体结构的形成方法，其特征在于，所述初始抗反射膜的厚度为1800～3000；所述初始抗反射涂层的厚度为800埃～1500埃。
12.如权利要求1所述的半导体结构的形成方法，其特征在于，所述保护层的材料为光刻胶；形成所述保护层的工艺包括旋涂工艺。
13.如权利要求12所述的半导体结构的形成方法，其特征在于，所述保护层的厚度为1000埃～4000埃。
14.如权利要求1所述的半导体结构的形成方法，其特征在于，所述抗反射涂层的材料为有机聚合物；所述功函数层的材料为氮化钛或氮化钽。
15.如权利要求1所述的半导体结构的形成方法，其特征在于，去除所述第一区域的初始功函数层的工艺包括湿法刻蚀工艺。
16.如权利要求15所述的半导体结构的形成方法，其特征在于，通过湿法刻蚀工艺去除所述第一区域的初始功函数层的刻蚀液包括：去离子水。
17.如权利要求1所述的半导体结构的形成方法，其特征在于，去除所述抗反射涂层的工艺包括：灰化工艺、干法刻蚀或湿法刻蚀工艺。
CN201611110258.2A 2016-12-02 2016-12-02 半导体结构及其形成方法 Active CN108155150B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611110258.2A CN108155150B (zh) 2016-12-02 2016-12-02 半导体结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611110258.2A CN108155150B (zh) 2016-12-02 2016-12-02 半导体结构及其形成方法

Publications (2)

Publication Number Publication Date
CN108155150A CN108155150A (zh) 2018-06-12
CN108155150B true CN108155150B (zh) 2020-07-10

Family

ID=62467981

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611110258.2A Active CN108155150B (zh) 2016-12-02 2016-12-02 半导体结构及其形成方法

Country Status (1)

Country Link
CN (1) CN108155150B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102201365A (zh) * 2010-03-22 2011-09-28 中芯国际集成电路制造(上海)有限公司 用于制造半导体器件的方法
CN105244318A (zh) * 2014-07-09 2016-01-13 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置
CN105448671A (zh) * 2014-08-30 2016-03-30 中芯国际集成电路制造(上海)有限公司 半导体结构及返工方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9548372B2 (en) * 2015-01-29 2017-01-17 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with tunable work function

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102201365A (zh) * 2010-03-22 2011-09-28 中芯国际集成电路制造(上海)有限公司 用于制造半导体器件的方法
CN105244318A (zh) * 2014-07-09 2016-01-13 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置
CN105448671A (zh) * 2014-08-30 2016-03-30 中芯国际集成电路制造(上海)有限公司 半导体结构及返工方法

Also Published As

Publication number Publication date
CN108155150A (zh) 2018-06-12

Similar Documents

Publication Publication Date Title
CN106920771B (zh) 金属栅晶体管源漏区接触塞的制作方法
US9425053B2 (en) Block mask litho on high aspect ratio topography with minimal semiconductor material damage
KR20050026319A (ko) 리세스 채널을 가지는 트랜지스터 제조 방법
CN109559978B (zh) 半导体结构及其形成方法
US10804135B1 (en) Semiconductor structure and formation method thereof
CN108807377B (zh) 半导体器件及其形成方法
US9093387B1 (en) Metallic mask patterning process for minimizing collateral etch of an underlayer
CN110783193A (zh) 半导体结构及其形成方法
CN111128691B (zh) 半导体装置的制造方法及其接触插塞的制造方法
US10510548B2 (en) Semiconductor structure
US11302534B2 (en) Semiconductor structure with gate dielectric layer and fabrication method thereof
CN108155150B (zh) 半导体结构及其形成方法
US11444116B2 (en) Method for forming image sensor
US11362006B2 (en) Semiconductor device and method of manufacture
CN111863614B (zh) 半导体结构及其形成方法
US6703297B1 (en) Method of removing inorganic gate antireflective coating after spacer formation
CN111081547B (zh) 半导体器件及其形成方法
CN107591369B (zh) 半导体结构的形成方法
US7183223B1 (en) Methods for forming small contacts
CN112018034A (zh) 半导体结构及其形成方法
US11887896B2 (en) Semiconductor device and method of manufacture
US11329144B2 (en) Semiconductor structure and fabrication method thereof
CN109979822B (zh) 半导体器件及其形成方法
CN107799409B (zh) 半导体结构的形成方法
CN117712039A (zh) 半导体结构的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant