CN106298507B - 图案化方法 - Google Patents

图案化方法 Download PDF

Info

Publication number
CN106298507B
CN106298507B CN201510295058.8A CN201510295058A CN106298507B CN 106298507 B CN106298507 B CN 106298507B CN 201510295058 A CN201510295058 A CN 201510295058A CN 106298507 B CN106298507 B CN 106298507B
Authority
CN
China
Prior art keywords
layer
mask
mask layer
shaped
protruding portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510295058.8A
Other languages
English (en)
Other versions
CN106298507A (zh
Inventor
王子嵩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lijing Jicheng Electronic Manufacturing Co Ltd
Original Assignee
Powerchip Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Powerchip Technology Corp filed Critical Powerchip Technology Corp
Publication of CN106298507A publication Critical patent/CN106298507A/zh
Application granted granted Critical
Publication of CN106298507B publication Critical patent/CN106298507B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3088—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明公开一种图案化方法。提供材料层。在材料层上形成依序包括第一掩模层与第一光致抗蚀剂层的多个掩模结构。在材料层上共形地形成覆盖掩模结构的第二掩模层。在掩模结构间形成第一牺牲层。移除部分第二掩模层而暴露第一光致抗蚀剂层，以于掩模结构间形成第一U型掩模层。移除第一光致抗蚀剂层与第一牺牲层。在材料层上共形地形成具有第一表面与低于第一表面的第二表面的第三掩模层。在第三掩模层的第二表面上形成第二牺牲层。移除部分第三掩模层而暴露第一U型掩模层的突出部，以形成第二U型掩模层。以第二U型掩模层的突出部为掩模，对材料层图案化。

Description

图案化方法
技术领域
本发明涉及一种制造方法，且特别是涉及一种图案化方法。
背景技术
随着半导体元件正以更高的集成度为目标而朝向微型化的元件发展，必须缩小半导体元件尺寸以增进其集成度。为了缩小半导体元件的尺寸，减小线宽、减小线距与提高图案转移的精确度是必需解决的课题。通过改进光刻制作工艺为其中一种解决上述课题的手段，通过现有浸润式光刻(Immersion Lithography)，可得到较小的线宽或线距，但欲得到更小的线宽或线距需使用具有极紫外光(EUV,Extreme Ultraviolet)的曝光技术。然而，上述曝光技术却无法用于大量生产而且需要高昂的设备成本。
自对准双重图案化(SADP,Self-Aligned Double Patterning)为另一种解决上述课题的手段。通过在掩模图案的侧壁上形成第一间隙壁，移除掩模图案并在第一间隙壁侧壁形成第二间隙壁，最后将第一间隙壁移除，以第二间隙壁作为掩模进行图案化制作工艺的技术。通过自对准双重图案化，可以使所得到的线宽或线距缩小至一般的光刻蚀刻制作工艺的线宽或线距的一半。
然而，传统的自对准双重图案化制作工艺中，由于第一间隙壁左右两边不对称，导致后续形成第二间隙壁时，其形状受第一间隙壁的形状影响，使第二间隙壁左右两边不对称的情况更严重。而在后续以第二间隙壁作为掩模进行图案化制作工艺时，无法精确地将图案转移至待图案化的材料层。
发明内容
本发明的目的在于提供一种图案化方法，可精确地将图案转移至待图案化的材料层。
为达上述目的，本发明提供一种图案化方法，包括下列步骤。提供材料层。在材料层上形成多个掩模结构，掩模结构由材料层起依序包括第一掩模层与第一光致抗蚀剂层。在材料层上共形地形成覆盖掩模结构的第二掩模层。至少于掩模结构之间的第二掩模层上形成第一牺牲层。移除部分第二掩模层而暴露出第一光致抗蚀剂层，以于相邻的掩模结构之间形成第一U型掩模层。移除第一光致抗蚀剂层与第一牺牲层。在第一掩模层与第一U型掩模层上共形地形成第三掩模层，其中第三掩模层具有第一表面与第二表面，第一表面高于第二表面。至少于第三掩模层的第二表面上形成第二牺牲层。移除部分第三掩模层而暴露出第一U型掩模层的突出部，以于第一U型掩模层的突出部之间形成第二U型掩模层。以第二U型掩模层的突出部为掩模，对材料层进行图案化。
依照本发明的一实施例所述，在上述的图案化方法中，对材料层进行图案化方法包括下列步骤。以第二U型掩模层的突出部为掩模，移除第一U型掩模层的突出部与第二牺牲层。移除位于第二U型掩模层的突出部之间的第二U型掩模层、未被第二U型掩模层的突出部覆盖的第一掩模层、第一U型掩模层与材料层。
依照本发明的一实施例所述，在上述的图案化方法中，在材料层上形成掩模结构的步骤包括下列步骤。在材料层上依序形成第一掩模材料层与第一光致抗蚀剂层。以第一光致抗蚀剂层为掩模移除部分第一掩模材料层。
依照本发明的一实施例所述，在上述的图案化方法中，第一掩模层与第二掩模层的材料可为相同材料。
照发明的一实施例所述，在上述的图案化方法中，第三掩模层的材料例如是不同于第一掩模层的材料与第二掩模层的材料。
依照本发明的一实施例所述，在上述的图案化方法中，第一U型掩模层的突出部与第二U型掩模层的突出部的形状包括矩形。
依照本发明的一实施例所述，在上述的图案化方法中，第一掩模层、第二掩模层与第三掩模层的形成方法分别包括化学气相沉积法或原子层沉积法。
依照本发明的一实施例所述，在上述的图案化方法中，第一牺牲层与第二牺牲层的形成方法分别包括旋转涂布法。
依照本发明的一实施例所述，在上述的图案化方法中，移除部分第二掩模层与移除部分第三掩模层的方法分别包括干式蚀刻法。
依照本发明的一实施例所述，在上述的图案化方法中，移除第一光致抗蚀剂层、第一牺牲层与第二牺牲层的方法分别包括湿式蚀刻法、干式蚀刻法或等离子体清洗法。
基于上述，本发明的图案化方法中，通过使用U型掩模层的突出部作为掩模，可精确地将所需的图案转移至待图案化的材料层。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附的附图作详细说明如下。
附图说明
图1A到图1H为本发明的一实施例所绘示的一种对材料层进行图案化的剖面示意图；
图2A到图2K为本发明的另一实施例所绘示的一种对材料层进行图案化的剖面示意图。
符号说明
110、210：材料层
111、211：掩模结构
112、116、130、212、216、230：掩模层
114、214：光致抗蚀剂层
118、136、218、236：牺牲层
120、140、220、240：U型掩模层
122、142、222、242：突出部
132、134、232、234、235：表面
124、144、224、244：底部
213：预保留区域
219、237、239、246：图案化光致抗蚀剂层
具体实施方式
图1A到图1H为依照本发明的一实施例所绘示的一种对材料层进行图案化的剖面示意图。
请参照图1A，首先，提供材料层110。材料层110例如是基底或位于基底上的材料层。材料层110例如是硅基底、多晶硅、金属或金属硅化物等。材料层110的形成方法例如是化学气相沉积法。
在材料层110上形成多个掩模结构111，掩模结构111由材料层110起依序包括掩模层112与光致抗蚀剂层114。形成掩模结构111的方法例如是先于材料层110上依序形成掩模材料层(未绘示)与光致抗蚀剂层114，再以光致抗蚀剂层114为掩模移除部分掩模材料层而形成。光致抗蚀剂层114的形成方法例如是进行光刻制作工艺而形成。掩模材料层的形成方法例如是化学气相沉积法或原子层沉积法，掩模材料层的材料例如是氮化硅或氧化硅。在此实施例中，掩模材料层的材料例如是氮化硅。
请参照图1B，在材料层110上共形地形成覆盖掩模结构111的掩模层116。掩模层116的形成方法例如是化学气相沉积法或原子层沉积法，掩模层116的材料例如是氮化硅或氧化硅，其中掩模层116的材料与掩模层112的材料可为相同材料。在此实施例中，掩模层116的材料例如是氮化硅。在使用原子层沉积法形成掩模层116时，可在常温或室温进行制作工艺，所以能确保在形成覆盖于其上的掩模层116的过程中，掩模结构111中的光致抗蚀剂114不易因高温产生分解或形变，使掩模层116能维持所需的形状，而有助于后续形成的U型掩模层120(请参照图1C)与U型掩模层140(请参照图1F)也维持所需的形状，使得在以U型掩模层140的突出部142为掩模进行图案化时，可精确地将所需的图案转移至待图案化的材料层110。
接着，至少于掩模结构111之间的掩模层116上形成牺牲层118。在此实施例中，牺牲层118是以完全覆盖掩模层116为例来进行说明。牺牲层118的形成方法例如是旋转涂布法(Spin Coating)，牺牲层118的材料例如可采用底部抗反射层(BARC,Bottom Anti-Reflective Coating)的材料，如有机材料。
请参照图1C，移除部分掩模层116而暴露出光致抗蚀剂层114，以于相邻的掩模结构111之间形成U型掩模层120。U型掩模层120例如是具有2个突出部122与1个底部124。在移除部分掩模层116的过程中，同时会移除至少一部分的牺牲层118。在此实施例中，是以在掩模结构111之间的掩模层116上残留有牺牲层118为例来进行说明。因此，可通过牺牲层118来保护U型掩模层120的突出部122的下部与U型掩模层120的底部124。在移除部分掩模层116而形成U型掩模层120的过程中，虽然U型掩模层120的突出部122的上部可能有少量的损耗，但突出部122的形状基本上可维持所需的形状，例如是近似于矩形，而有助于后续形成的U型掩模层140(请参照图1F)也维持所需的形状，使得在以U型掩模层140的突出部142为掩模进行图案化时，可精确地将所需的图案转移至待图案化的材料层110。移除部分掩模层116的方法例如是干式蚀刻法。
请参照图1D，移除光致抗蚀剂层114与牺牲层118。移除光致抗蚀剂层114与牺牲层118的方法例如是湿式蚀刻法、干式蚀刻法或等离子体清洗法。在此实施例中，光致抗蚀剂层114与牺牲层118是以同时移除为例来进行说明，但本发明并不以此为限。在其他实施中，可先移除牺牲层118再移除光致抗蚀剂层114，也可先移除光致抗蚀剂层114再移除牺牲层118。于此技术领域具有通常知识者可依照制作工艺需求来决定移除光致抗蚀剂层114与牺牲层118的先后顺序。
接着，在掩模层112与U型掩模层120上共形地形成掩模层130，其中掩模层130具有表面132与表面134，表面132高于表面134。掩模层130的形成方法例如是化学气相沉积法或原子层沉积法，掩模层130的材料例如是氮化硅或氧化硅。掩模层130的材料例如是不同于掩模层112的材料与掩模层116的材料。在此实施例中，掩模层130的材料例如是氧化硅。
请参照图1E，至少于掩模层130的表面134上形成牺牲层136。在此实施例中，牺牲层136是以完全覆盖掩模层130为例来进行说明。牺牲层136的形成方法例如是旋转涂布法，牺牲层136的材料例如可采用底部抗反射层的材料，如有机材料。
请参照图1F，移除部分掩模层130而暴露出U型掩模层120的突出部122，以于U型掩模层120的突出部122之间形成U型掩模层140。U型掩模层140例如是具有2个突出部142与1个底部144。在移除部分部分掩模层130的过程中，同时会移除至少一部分的牺牲层136。在此实施例中，是以在掩模层130的表面134上残留有牺牲层136为例来进行说明。因此，可通过牺牲层136来保护U型掩模层140的突出部142的下部与U型掩模层140的底部144。在移除部分掩模层130而形成U型掩模层140的过程中，虽然U型掩模层140的突出部142的上部可能有少量的损耗，但突出部142的形状基本上可维持所需的形状，例如是近似于矩形，由此在以U型掩模层140的突出部142为掩模进行图案化时，可精确地将所需的图案转移至待图案化的材料层110。移除部分掩模层130的方法例如是干式蚀刻法。
请参照图1G，以U型掩模层140的突出部142为掩模，移除U型掩模层120的突出部122与牺牲层136。移除U型掩模层120的突出部122的方法例如是干式蚀刻法。移除牺牲层136的方法例如是湿式蚀刻法、干式蚀刻法或等离子体清洗法。在此实施例中，U型掩模层120的突出部122与牺牲层136是以同时移除为例来进行说明，但本发明并不以此为限。在其他实施中，可先移除U型掩模层120的突出部122再移除牺牲层136，也可先移除牺牲层136再移除U型掩模层120的突出部122。于此技术领域具有通常知识者可依照制作工艺需求来决定移除U型掩模层120的突出部122与牺牲层136的先后顺序。
请参照图1H，以U型掩模层140的突出部142为掩模，移除位于U型掩模层140的突出部142之间的U型掩模层140(亦即，图1G中U型掩模层140的底部144)、未被U型掩模层140的突出部142覆盖的掩模层112、U型掩模层120与材料层110。移除位于U型掩模层140的突出部142之间的U型掩模层140、未被U型掩模层140的突出部142覆盖的掩模层112、U型掩模层120与材料层110的方法例如是干式蚀刻法。
此外，在移除未被U型掩模层140的突出部142覆盖的掩模层112、U型掩模层120与材料层110的过程中，经图案化的掩模层112与U型掩模层120也可作为硬掩模(Hard Mask)，而将图案转移至材料层110。依据后续制作工艺的需求，可保留部分位于经图案化材料层110上的掩模层112与U型掩模层120(如图1H所示)，或完全移除掩模层112与U型掩模层120。
由图1G与图1H可知，可通过U型掩模层140的突出部142为掩模，对材料层110进行图案化。然而，对材料层110进行图案化的方法并不限于图1G与图1H的方式，只要是以U型掩模层140的突出部142为掩模来对材料层110进行图案化即属于本发明所保护的范围。
在本实施例中，掩模结构111的宽度可设定为3F，掩模结构111之间的距离可设定为5F，掩模层112、掩模层116、掩模层130的厚度可设定为F，而使得转移至材料层110上的图案的特征尺寸(Feature Size)为F。当然，本发明的精神不局限于此，可依据最后线宽或线距的需求，调整上述实施例的参数，例如各掩模结构的宽度、各掩模结构之间的距离、掩模层的厚度。
基于上述实施例可知，在上述图案化方法中，通过使用U型掩模层140的突出部142作为掩模，可精确地将所需的图案转移至待图案化的材料层110。
图2A到图2K为依照本发明的另一实施例所绘示的一种对材料层进行图案化的剖面示意图。
请参照图2A，提供材料层210。材料层210例如是基底或设置于基底上的材料层。材料层210的材料例如是硅基底、多晶硅、金属或金属硅化物。材料层210的形成方法例如是化学气相沉积法。
然后，在材料层210上形成多个掩模结构211，掩模结构211由材料层210起依序包括掩模层212与光致抗蚀剂层214。材料层210中虚线框起的预保留区域213为经图案化制作工艺后需保留下来的较大区域的材料层210。形成多个掩模结构211的方法例如是先于材料层210上依序形成掩模材料层(未绘示)与光致抗蚀剂层214，再以光致抗蚀剂层214为掩模移除部分掩模材料层而形成。光致抗蚀剂层214的形成方法例如是进行光刻制作工艺而形成。掩模材料层的形成方法例如是化学气相沉积法或原子层沉积法，掩模材料层的材料例如是氮化硅或氧化硅。在此实施例中，掩模材料层的材料例如是氮化硅。
请参照图2B，在材料层210上共形地形成覆盖掩模结构211的掩模层216。掩模层216的形成方法例如是化学气相沉积法或原子层沉积法，掩模层216的材料例如是氮化硅或氧化硅，其中掩模层216的材料与掩模层212的可为相同材料。在此实施例中，掩模层216的材料例如是氮化硅。在使用原子层沉积法形成掩模层216时，可在常温或室温进行制作工艺，所以能确保在形成覆盖于其上的掩模层216的制作工艺中，掩模结构211中的光致抗蚀剂214不易因高温产生分解或形变，使掩模层216能维持所需的形状，而有助于后续形成的U型掩模层220(请参照图2C)与U型掩模层240(请参照图2F)也维持所需的形状，使得在以U型掩模层240的突出部242为掩模进行图案化时，可精确地将所需的图案转移至材料层210。
接着，至少于掩模结构211之间的掩模层216上形成牺牲层218。在此实施例中，牺牲层218是以完全覆盖掩模层216为例来进行说明。牺牲层218的形成方法例如是旋转涂布法，牺牲层218的材料例如可采用底部抗反射层的材料，如有机材料。
然后，在牺牲层218上形成图案化光致抗蚀剂层219，其中图案化光致抗蚀剂层219至少覆盖预保留区域213中的掩模结构211。图案化光致抗蚀剂层219的形成方法例如是进行光刻制作工艺而形成。
请参照图2C，以图案化光致抗蚀剂层219为掩模，移除部分掩模层216而暴露出光致抗蚀剂层214，以于未被图案化光致抗蚀剂层219覆盖的相邻的掩模结构211之间形成U型掩模层220。U型掩模层220例如是具有2个突出部222与1个底部224。在移除部分掩模层216的过程中，同时会移除至少一部分的牺牲层218。在此实施例中，是以在掩模结构211之间的掩模层216上残留有牺牲层218以及保留图案化光致抗蚀剂层219下方的牺牲层218、掩模结构211与掩模层216为例来进行说明。因此，可通过牺牲层218来保护U型掩模层220的突出部222的下部与U型掩模层220的底部224。在移除部分掩模层216而形成U型掩模层220的过程中，虽然U型掩模层220的突出部222的上部可能有少量的损耗，但突出部222的形状基本上可维持所需的形状，例如是近似于矩形，而有助于后续形成的U型掩模层240(请参照图2F)也维持所需求的形状，使得在以U型掩模层240的突出部242为掩模进行图案化时，可精确地将所需的图案转移至待图案化的材料层210。移除部分掩模层216的方法例如是干式蚀刻法。
请参照图2D，移除图案化光致抗蚀剂层219、所暴露出的光致抗蚀剂层214与牺牲层218。其中，预保留区域213中的光致抗蚀剂层214受其上方掩模层216的保护而未经移除。移除图案化光致抗蚀剂层219、所暴露出的光致抗蚀剂层214与牺牲层218的方法例如是湿式蚀刻法、干式蚀刻法或等离子体清洗法。在此实施例中，图案化光致抗蚀剂层219、所暴露出的光致抗蚀剂层214与牺牲层218是以同时移除为例来进行说明，但本发明并不以此为限。于此技术领域具有通常知识者可依照制作工艺需求来决定移除图案化光致抗蚀剂层219、所暴露出的光致抗蚀剂层214与牺牲层218的先后顺序。
接着，在掩模层212、掩模层216与U型掩模层220上共形地形成掩模层230，其中掩模层230具有表面232、表面234与表面235，表面235高于表面232，且表面232高于表面234。掩模层230的形成方法例如是化学气相沉积法或原子层沉积法，掩模层230的材料例如是氮化硅或氧化硅。掩模层230的材料例如是不同于掩模层212的材料与掩模层216的材料。在此实施例中，掩模层230的材料例如是氧化硅。
请参照图2E，至少于掩模层230的表面234上形成牺牲层236。在此实施例中，牺牲层236是以完全覆盖掩模层230为例来进行说明。牺牲层236的形成方法例如是旋转涂布法，牺牲层236的材料例如可采用底部抗反射层的材料，如有机材料。
接着，在牺牲层236上形成图案化光致抗蚀剂层237，其中图案化光致抗蚀剂层237至少覆盖预保留区域213中的掩模层230的表面232上方的牺牲层236。图案化光致抗蚀剂层237的形成方法例如是进行光刻制作工艺而形成。
请参照图2F，以图案化光致抗蚀剂层237为掩模，移除部分掩模层230而暴露出U型掩模层220的突出部222，以于U型掩模层220的突出部222之间形成U型掩模层240。U型掩模层240例如是具有2个突出部242与1个底部244。在移除部分掩模层230的过程中，同时会移除一部分的牺牲层236。在此实施例中，是以在掩模层230的表面234上残留有牺牲层236以及保留图案化光致抗蚀剂层237下的牺牲层236、掩模层230、掩模层216与掩模结构211为例来进行说明。因此，可通过牺牲层236来保护U型掩模层240的突出部242的下部与U型掩模层240的底部244。在移除部分掩模层230而形成U型掩模层240的过程中，虽然U型掩模层240的突出部242的上部可能有少量的损耗，但突出部242的形状基本上可维持所需的形状，例如是近似于矩形，由此在以U型掩模层240的突出部242为掩模进行图案化时，可精确地将所需的图案转移至待图案化的材料层210。移除部分掩模层230的方法例如是干式蚀刻法。
请参照图2G，以U型掩模层240的突出部242为掩模，移除暴露出的U型掩模层220的突出部222、图案化光致抗蚀剂层237与牺牲层236。移除U型掩模层220的突出部222的方法例如是干式蚀刻法。移除图案化光致抗蚀剂层237与牺牲层236的方法例如分别是湿式蚀刻法、干式蚀刻法或等离子体清洗法。在此实施例中，暴露出的U型掩模层220的突出部222、图案化光致抗蚀剂层237与牺牲层236是以同时移除为例来进行说明，但本发明并不以此为限。于此技术领域具有通常知识者可依照制作工艺需求来决定移除暴露出的U型掩模层220的突出部222、图案化光致抗蚀剂层237与牺牲层236的先后顺序。
请参照图2H，在掩模层230上形成图案化光致抗蚀剂层239，其中图案化光致抗蚀剂层239至少覆盖预保留区域213中的掩模层230的表面234。图案化光致抗蚀剂层239的形成方法例如是进行光刻制作工艺而形成。
请参照图2I，在预保留区域213以外的区域中，以U型掩模层240的突出部242为掩模，移除位于U型掩模层240的突出部242之间的U型掩模层240(亦即图2H中U型掩模层240中底部244)、未被U型掩模层240的突出部242覆盖的掩模层212、掩模层216、U型掩模层220与材料层210。同时，由于在预保留区域213中的材料层210上具有掩模结构211、掩模层216、掩模层230与图案化光致抗蚀剂239作为掩模，因此部分掩模层212与掩模层216未被移除而保留下来。移除位于U型掩模层240的突出部242之间的U型掩模层240、未被U型掩模层240的突出部242覆盖的掩模层212、掩模层216、U型掩模层220与材料层210的方法例如是干式蚀刻法。
此外，在移除未被U型掩模层240的突出部242覆盖的掩模层212、掩模层216、U型掩模层220与材料层210的过程中，经图案化的掩模层212、掩模层216与U型掩模层220也可作为硬掩模(Hard Mask)，而将图案转移至材料层110。依据后续制作工艺的需求，可保留部分位于经图案化材料层210上的掩模层212、掩模层216与U型掩模层220(如图2I所示)，或完全移除掩模层212、掩模层216与U型掩模层220。
由图2H与图2I可知，可通过U型掩模层240的突出部242为掩模，对材料层210进行图案化。然而，对材料层210进行图案化的方法并不限于图2H与图2I的方式，只要是以U型掩模层240的突出部242为掩模来对材料层210进行图案化即属于本发明所保护的范围。
在本实施例中，掩模结构211的宽度可设定为3F，掩模结构211之间的距离可设定为5F，掩模层212、掩模层216、掩模层230的厚度例如是F，而使得转移至材料层210上的图案的特征尺寸为F。当然，本发明的精神不局限于此，可依据最后线宽与线距的需求，调整上述实施例的参数，例如各掩模结构的宽度、各掩模结构之间的距离、掩模层的厚度、图案化光致抗蚀剂层的宽度。
预保留区域213的宽度可通过后续的光刻、蚀刻制作工艺再进行调整。请参照图2J，在材料层210上形成图案化光致抗蚀剂层246。图案化光致抗蚀剂层246的形成方法例如是进行光刻制作工艺而形成。接着，请参照图2K，以图案化光致抗蚀剂层246为掩模，移除部分掩模层212、216、220与部分材料层210。移除部分材料层210的方法例如是干式蚀刻法。接着，移除图案化光致抗蚀剂层246。移除图案化光致抗蚀剂层246的方法例如是湿式蚀刻法、干式蚀刻法或等离子体清洗法。通过此方法即可调整预保留区域213的宽度以及移除不需要的部分材料层210的部分。
基于上述实施例可知，在上述图案化方法中，通过使用U型掩模层240的突出部242作为掩模，可精确地将所需的图案转移至待图案化的材料层210。
虽然结合以上实施例公开了本发明，然而其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，可作些许的更动与润饰，故本发明的保护范围应当以附上的权利要求所界定的为准。

Claims (9)

1.一种图案化方法，包括：
提供材料层；
在所述材料层上形成多个掩模结构，所述掩模结构由所述材料层起依序包括第一掩模层与第一光致抗蚀剂层；
在所述材料层上共形地形成覆盖所述掩模结构的第二掩模层；
至少于所述掩模结构之间的所述第二掩模层上形成第一牺牲层；
移除部分所述第二掩模层而暴露出所述第一光致抗蚀剂层，以于相邻的所述掩模结构之间形成第一U型掩模层；
移除所述第一光致抗蚀剂层与所述第一牺牲层；
在所述第一掩模层与所述第一U型掩模层上共形地形成第三掩模层，其中所述第三掩模层具有第一表面与第二表面，所述第一表面高于所述第二表面；
至少于所述第三掩模层的所述第二表面上形成第二牺牲层；
移除部分所述第三掩模层而暴露出所述第一U型掩模层的突出部，以于所述第一U型掩模层的突出部之间形成第二U型掩模层；以及
以所述第二U型掩模层的突出部为掩模，对所述材料层进行图案化，
其中对所述材料层进行图案化方法包括：
以所述第二U型掩模层的突出部为掩模，移除所述第一U型掩模层的突出部与所述第二牺牲层；以及
移除位于所述第二U型掩模层的突出部之间的所述第二U型掩模层、未被所述第二U型掩模层的突出部覆盖的所述第一掩模层、所述第一U型掩模层与所述材料层。
2.如权利要求1所述的图案化方法，其中于所述材料层上形成所述掩模结构的步骤包括：
在所述材料层上依序形成第一掩模材料层与所述第一光致抗蚀剂层；以及
以所述第一光致抗蚀剂层为掩模移除部分所述第一掩模材料层。
3.如权利要求1所述的图案化方法，其中所述第一掩模层与所述第二掩模层的材料相同。
4.如权利要求1所述的图案化方法，其中所述第三掩模层的材料不同于所述第一掩模层的材料与所述第二掩模层的材料。
5.如权利要求1所述的图案化方法，其中所述第一U型掩模层的突出部与所述第二U型掩模层的突出部的形状包括矩形。
6.如权利要求1所述的图案化方法，其中所述第一掩模层、所述第二掩模层与所述第三掩模层的形成方法分别包括化学气相沉积法或原子层沉积法。
7.如权利要求1所述的图案化方法，其中所述第一牺牲层与所述第二牺牲层的形成方法分别包括旋转涂布法。
8.如权利要求1所述的图案化方法，其中移除部分所述第二掩模层与移除部分所述第三掩模层的方法分别包括干式蚀刻法。
9.如权利要求1所述的图案化方法，其中移除所述第一光致抗蚀剂层、所述第一牺牲层与所述第二牺牲层的方法分别包括湿式蚀刻法、干式蚀刻法或等离子体清洗法。
CN201510295058.8A 2015-05-15 2015-06-02 图案化方法 Active CN106298507B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW104115557 2015-05-15
TW104115557A TWI555082B (zh) 2015-05-15 2015-05-15 圖案化方法

Publications (2)

Publication Number Publication Date
CN106298507A CN106298507A (zh) 2017-01-04
CN106298507B true CN106298507B (zh) 2018-10-26

Family

ID=56995239

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510295058.8A Active CN106298507B (zh) 2015-05-15 2015-06-02 图案化方法

Country Status (3)

Country Link
US (1) US9460933B1 (zh)
CN (1) CN106298507B (zh)
TW (1) TWI555082B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10049877B1 (en) * 2017-05-25 2018-08-14 Nanya Technology Corporation Patterning method
US10636658B1 (en) * 2019-01-23 2020-04-28 Micron Technology, Inc. Methods of forming patterns, and methods of patterning conductive structures of integrated assemblies
CN117751427A (zh) * 2021-09-01 2024-03-22 华为技术有限公司 自对准四重图案化半导体装置的制作方法以及半导体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103594336A (zh) * 2012-08-13 2014-02-19 中芯国际集成电路制造(上海)有限公司 一种双重图形化方法
CN103794475A (zh) * 2012-10-30 2014-05-14 中芯国际集成电路制造(上海)有限公司 自对准三重图形化方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7998874B2 (en) * 2006-03-06 2011-08-16 Samsung Electronics Co., Ltd. Method for forming hard mask patterns having a fine pitch and method for forming a semiconductor device using the same
US8852851B2 (en) * 2006-07-10 2014-10-07 Micron Technology, Inc. Pitch reduction technology using alternating spacer depositions during the formation of a semiconductor device and systems including same
KR100752674B1 (ko) * 2006-10-17 2007-08-29 삼성전자주식회사 미세 피치의 하드마스크 패턴 형성 방법 및 이를 이용한반도체 소자의 미세 패턴 형성 방법
US7919413B2 (en) * 2007-08-06 2011-04-05 Industrial Technology Research Institute Methods for forming patterns
US8029688B2 (en) * 2008-01-07 2011-10-04 Samsung Electronics Co., Ltd. Method of fine patterning semiconductor device
KR101518333B1 (ko) * 2008-12-15 2015-05-11 삼성전자주식회사 더블 패터닝 공정을 이용하는 반도체 소자의 패턴 형성 방법
KR101543330B1 (ko) * 2009-08-05 2015-08-11 삼성전자주식회사 반도체 소자의 제조 방법
TWI506754B (zh) * 2011-01-27 2015-11-01 Macronix Int Co Ltd 積體電路圖案及方法
US20130189845A1 (en) * 2012-01-19 2013-07-25 Applied Materials, Inc. Conformal amorphous carbon for spacer and spacer protection applications
US8524605B1 (en) 2012-04-16 2013-09-03 Vigma Nanoelectronics Fabrication and mask design methods using spatial frequency sextupling technique
CN103594373B (zh) 2012-08-17 2017-03-08 中国科学院微电子研究所 半导体器件制造方法
JP2016513883A (ja) * 2013-03-15 2016-05-16 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 極端な共形性を有するカーボンフィルム堆積、背景技術
US9223924B2 (en) * 2013-10-02 2015-12-29 Taiwan Semiconductor Manufacturing Co., Ltd. Method and system for multi-patterning layout decomposition
US20150132959A1 (en) * 2013-11-08 2015-05-14 Leonard TEDESCHI Pattern formation and transfer directly on silicon based films
TWI531032B (zh) * 2013-11-21 2016-04-21 力晶科技股份有限公司 記憶體線路結構以及其半導體線路製程

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103594336A (zh) * 2012-08-13 2014-02-19 中芯国际集成电路制造(上海)有限公司 一种双重图形化方法
CN103794475A (zh) * 2012-10-30 2014-05-14 中芯国际集成电路制造(上海)有限公司 自对准三重图形化方法

Also Published As

Publication number Publication date
CN106298507A (zh) 2017-01-04
TWI555082B (zh) 2016-10-21
US9460933B1 (en) 2016-10-04
TW201640581A (zh) 2016-11-16

Similar Documents

Publication Publication Date Title
KR102250656B1 (ko) 반도체 소자의 패턴 형성 방법
US9368348B2 (en) Self-aligned patterning process
TWI473143B (zh) 在半導體裝置中形成微型圖案之方法
US8309463B2 (en) Method for forming fine pattern in semiconductor device
TWI471903B (zh) 使用間隙物罩幕以倍增頻率之方法
KR101564474B1 (ko) 고밀도 패턴 형성 방법
US7709396B2 (en) Integral patterning of large features along with array using spacer mask patterning process flow
US9536778B2 (en) Self-aligned double patterning process for metal routing
WO2017053316A1 (en) Methods of forming etch masks for sub-resolution substrate patterning
US9064813B2 (en) Trench patterning with block first sidewall image transfer
US7910443B2 (en) Method involving trimming a hard mask in the peripheral region of a semiconductor device
TWI508131B (zh) 形成精細圖案之方法
CN109585279B (zh) 一种自对准双层图形的形成方法
CN106298507B (zh) 图案化方法
KR20070069914A (ko) 반도체 소자의 미세 패턴 형성 방법
JP2009239030A (ja) 半導体装置の製造方法
CN104167348A (zh) 形成间隔物图案掩模的方法
CN107403719B (zh) 在半导体器件中形成图形的方法
CN106610563B (zh) 掩膜版及双重图形化法的方法
US7939451B2 (en) Method for fabricating a pattern
KR100798738B1 (ko) 반도체 소자의 미세 패턴 제조 방법
US9348230B2 (en) Method of manufacturing semiconductor device
TWI473205B (zh) 接觸窗開口的形成方法
KR100695434B1 (ko) 반도체 소자의 미세 패턴 형성방법
US9606432B2 (en) Alternating space decomposition in circuit structure fabrication

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20190626

Address after: Hsinchu Science Park, Taiwan, China

Patentee after: Lijing Jicheng Electronic Manufacturing Co., Ltd.

Address before: Hsinchu Science Park, Taiwan, China

Patentee before: Powerflash Technology Corporation

TR01 Transfer of patent right