CN106610563B - 掩膜版及双重图形化法的方法 - Google Patents

掩膜版及双重图形化法的方法 Download PDF

Info

Publication number
CN106610563B
CN106610563B CN201510690769.5A CN201510690769A CN106610563B CN 106610563 B CN106610563 B CN 106610563B CN 201510690769 A CN201510690769 A CN 201510690769A CN 106610563 B CN106610563 B CN 106610563B
Authority
CN
China
Prior art keywords
pattern
photoetching
projected
substrate
hard mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510690769.5A
Other languages
English (en)
Other versions
CN106610563A (zh
Inventor
余云初
沈忆华
潘见
傅丰华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201510690769.5A priority Critical patent/CN106610563B/zh
Publication of CN106610563A publication Critical patent/CN106610563A/zh
Application granted granted Critical
Publication of CN106610563B publication Critical patent/CN106610563B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

一种掩膜版以及双重图形化的方法,其中掩膜版包括:提供第一掩膜版,第一掩膜版的第一区域内具有若干分立的第一图形,第一掩膜版的第二区域内具有若干分立的第二图形,第一图形投影于基底表面的图形为第一投影图形;提供第二掩膜版,第二掩膜版的第三区域内具有若干分立的第三图形,第二掩膜版的第四区域内具有若干分立的第四图形,第三图形投影于基底表面的图形为第三投影图形,其中,任一所述第三投影图形与至少一个第一投影图形相邻,且所述第一投影图形与相邻的第三投影图形之间具有重合部分。本发明改善形成的目标图形的位置精确度和形貌精确度。

Description

掩膜版及双重图形化法的方法
技术领域
本发明涉及半导体制造技术领域,特别涉及一种掩膜版及双重图形化的方法。
背景技术
半导体制造领域中常用的图形化方法为光刻(photolithography),它使用光敏光刻胶材料和可控制的曝光在衬底表面形成三维图形,例如,一种常见的图形是由金属、半导体材料或绝缘材料构成的线条,相邻两个线条具有间距(pitch),所述间距等于线条的宽度(Linewidth)与相邻两个线条之间的空隙(space)宽度之和,相邻两个线条之间的间距大小可用来作为判断光刻能力的标准。
随着半导体器件关键尺寸的不断减小,传统光刻工艺条件下利用一个掩膜版作为掩膜形成图形化工艺遇到了物理限制,相邻的线条间距过小,会产生光学邻近效应,导致相邻线条粘连的现象。
双重图形化法(Double Patterning)能够改善光学邻近效应产生的问题,该方法可以增加在衬底上形成的图形密度、进一步缩小相邻线条之间的间距,从而能够消除光刻工艺给半导体制造领域带来的限制。双重图形化法的核心思想是将一套高密度的图形分解为两套分立的、密度低一些的图形,具体的,将需要形成的图形拆分成第一图形和第二图形,然后分别在掩膜版上进行第一图形化形成第一图形,进行第二图形化形成第二图形,最终形成完整图形。通过从双重图形化法能够避免在曝光过程中由于相邻图形间距过小而导致的光学邻近效应。
然而,现有技术采用双重图形化法形成的图形质量仍有待提高。
发明内容
本发明解决的问题是提供一种掩膜版、以及进行双重图形化法的方法,改善形成的图形位置精确度和形貌精确度。
为解决上述问题,本发明提供一种掩膜版,包括:包括第一区域和第二区域的第一掩膜版,所述第一掩膜版的第一区域内具有若干分立的第一图形,所述第一掩膜版的第二区域内具有若干分立的第二图形,所述第一图形投影于基底表面的图形为第一投影图形;包括第三区域和第四区域的第二掩膜版,所述第三区域投影于基底表面的图形与第一区域投影于基底表面的图形相互重合,所述第四区域投影于基底表面的图形与第二区域投影于基底表面的图形相互重合,所述第二掩膜版的第三区域内具有若干分立的第三图形,所述第二掩膜版的第四区域内具有若干分立的第四图形,所述第三图形投影于基底表面的图形为第三投影图形,任一所述第三投影图形至少与一第三投影图形相邻,且所述第一投影图形与相邻的第三投影图形之间具有重合部分。
可选的,确定所述第一图形和第二图形的特征尺寸差值范围的方法包括:在采用第一掩膜版传递第一图形获得第一光刻图形、传递第二图形获得第二光刻图形的工艺过程中,采用光学邻近校正技术进行图形补偿,第一图形与第一光刻图形之间的误差在预设误差范围内,第二图形与第二光刻图形之间的误差在预设误差范围内。
可选的,确定所述第三图形和第四图形的特征尺寸差值的方法包括:在采用第二掩膜版传递第三图形获得第三光刻图形、传递第四图形获得第四光刻图形的工艺过程中,采用光学邻近校正技术进行图形补偿,第三图形与第三光刻图形之间的误差在预设误差范围内,第四图形与第四光刻之间的误差在预设误差范围内。
可选的,所述第一图形为条状图形或折线状图形;所述第三图形为条状图形或折线状图形。
可选的,所述第一图形为条状图形,所述第三图形为条状图形,所述第一图形具有第一宽度尺寸,所述第三图形具有第三宽度尺寸。
可选的,所述第一宽度尺寸等于第三宽度尺寸,且所述重合部分的宽度尺寸与第一宽度尺寸相同。
可选的,所述第一宽度尺寸小于第三宽度尺寸,且所述重合部分的宽度尺寸小于第一宽度尺寸。
可选的,所述第一宽度尺寸大于或小于第三宽度尺寸,所述重合部分的宽度尺寸小于等于第一宽度尺寸与第三宽度尺寸中的较小值。
可选的,所述第二图形投影于基底表面的图形为第二投影图形,所述第四图形投影于基底表面的图形为第四投影图形,其中,任一所述第二投影图形与相邻的第四投影图形之间不重合。
本发明还提供一种采用上述掩膜版进行双重图形化的方法,包括:提供基底、位于基底表面的硬掩膜层,所述硬掩膜层表面涂布有第一光刻胶膜,其中,所述硬掩膜层包括第一硬掩膜层以及位于第一硬掩膜层表面的第二硬掩膜层;采用第一掩膜版对所述第一光刻胶膜进行第一光刻工艺,将第一图形传递至第一光刻胶膜内获得第一光刻图形,将第二图形传递至第一光刻胶膜内获得第二光刻图形,其中,所述第一光刻图形投影于基底表面的图形为第一投影光刻图形;以所述具有第一光刻图形和第二光刻图形的第一光刻胶膜为掩膜,对所述第二硬掩膜层进行刻蚀直至暴露出第一硬掩膜层表面;去除所述第一光刻胶膜;在所述第一硬掩膜层表面以及剩余第二硬掩膜层表面涂布第二光刻胶膜;采用第二掩膜版对所述第二光刻胶膜进行第二光刻工艺,将第三图形传递至第二光刻胶膜内获得第三光刻图形,将第四图形传递至第二光刻胶膜内获得第四光刻图形,其中,所述第三光刻图形投影于基底表面的图形为第三投影光刻图形,任一所述第三光刻投影图形与相邻的第一光刻投影图形之间具有重合部分;以所述具有第三光刻图形和第四光刻图形的第二光刻胶膜为掩膜,对所述第一硬掩膜层进行刻蚀直至暴露出基底表面,形成图形化的硬掩膜层;去除所述第二光刻胶膜;以所述图形化的硬掩膜层为掩膜,对所述基底进行刻蚀,在所述基底内形成第一目标图形、第二目标图形和第四目标图形,其中,所述第二目标图形与第二图形相对应,第四目标图形与第四图形相对应,第一目标图形与第一图形和第三图形相对应,所述第一目标图形尺寸大于第二目标图形尺寸,所述第一目标图形尺寸大于第四目标图形尺寸。
可选的,所述第一硬掩膜层的材料与第二硬掩膜层的材料不同。
可选的,所述第一硬掩膜层的材料为氧化硅、氮化硅、氮氧化硅、碳化硅、碳氮化硅、氮化硼、氮化钽或氮化钛;所述第二硬掩膜层的材料为氧化硅、氮化硅、氮氧化硅、碳化硅、碳氮化硅、氮化硼、氮化钽或氮化钛。
可选的,所述第一硬掩膜层的材料为氧化硅;所述第二硬掩膜层的材料为氮化硅。
可选的,在对所述第一硬掩膜层进行刻蚀直至暴露出基底表面的工艺过程中,还对第二光刻胶膜暴露出的部分厚度的第二硬掩膜层进行刻蚀。
可选的,所述第一目标图形为条状图形或折线状图形。
本发明还提供一种采用上述掩膜版进行双重图形化法的方法,包括:提供基底以及位于基底表面的硬掩膜层,所述硬掩膜层表面涂布有第一光刻胶膜;采用第一掩膜版对所述第一光刻胶膜进行第一光刻工艺,将第一图形传递至第一光刻胶膜内获得第一光刻图形,将第二图形传递至第一光刻胶膜内获得第二光刻图形,其中,所述第一光刻图形投影于基底表面的图形为第一光刻投影图形;在进行第一光刻工艺之后,在所述硬掩膜层表面以及第一光刻胶膜表面涂布第二光刻胶膜;采用第二掩膜版对所述第二光刻胶膜进行第二光刻工艺,将第三图形传递至第二光刻胶膜内获得第三光刻图形,将第四图形传递至第二光刻胶膜内获得第四光刻图形,其中,所述第三光刻图形投影于基底表面的图形为第三光刻投影图形,任一所述第三光刻投影图形与相邻的第一光刻投影图形之间具有重合部分;在进行所述第一光刻工艺和第二光刻工艺之后,以所述第一光刻胶膜和第二光刻胶膜为掩膜,对所述硬掩膜层进行刻蚀直至暴露出基底表面,形成图形化的硬掩膜层;以所述图形化的硬掩膜层为掩膜,对所述基底进行刻蚀,在所述基底内形成第一目标图形、第二目标图形和第四目标图形,其中,所述第二目标图形与第二图形相对应,第四目标图形与第四图形相对应,第一目标图形与第一图形和第三图形相对应,所述第一目标图形尺寸大于第二目标图形尺寸,所述第一目标图形尺寸大于第四目标图形尺寸。
可选的,所述硬掩膜层的材料为氧化硅、氮化硅、氮氧化硅、碳化硅、碳氮化硅、氮化硼、氮化钽或氮化钛。
可选的,所述第一目标图形为条状图形或折线状图形。
可选的,在进行所述第一光刻工艺之后、涂布所述第二光刻胶膜之前,还包括步骤:对所述第一光刻胶膜进行图形固化处理。
可选的,采用紫外照射法或加热法进行所述图形固化处理。
与现有技术相比,本发明的技术方案具有以下优点:
本发明提供的掩膜版的技术方案中,第一掩膜版内具有第一图形和第二图形,第一图形投影于基底表面的图形为第一投影图形;第二掩膜版内具有第三图形和第四图形,第三图形投影于基底表面的图形为第三投影图形,其中,任一所述第三投影图形与至少一个第一投影图形相邻,且所述第一投影图形与相邻的第三投影图形之间具有重合部分,使得本发明能够通过第一图形和第三图形能够定义出尺寸较大的第一目标图形,通过第二图形定义第二目标图形,通过第四图形定义第四目标图形。由于第一目标图形尺寸至少大于第一图形尺寸和第三图形尺寸中的较大值,通过设置第一图形尺寸、第二图形尺寸、第三图形尺寸和第四图形尺寸,能够使第一目标图形的尺寸大于第二目标图形尺寸和第四目标图形尺寸,从而能够获得尺寸相差较大的目标图形。
并且,与第一目标图形尺寸和第二图形尺寸的差值相比,第一图形尺寸与第二图形尺寸的差值更小,因此本发明提高第一掩膜版中图形密度均匀性,使得第一掩膜版中的图形尺寸差较小,从而减小了图形密度不均造成的光刻偏差。同样的,与第一目标图形尺寸与第四图形尺寸的差值相比,第三图形与第四图形尺寸的差值更小,因此本发明提高第二掩膜版中图形密度均匀性,使得第二掩膜版中图形尺寸差较小,从而减小了图形密度不均造成的光刻偏差。因此,通过采用本发明提供的掩膜版形成的第一目标图形、第二目标图形和第三目标图形均具有较高的位置精确度和形貌精确度。
进一步,本发明中确定所述第一图形和第二图形的特征尺寸差值范围的方法包括:在采用第一掩膜版传递第一图形获得第一光刻图形、传递第二图形获得第二光刻图形的工艺过程中,采用光学邻近校正技术进行图形补偿,第一图形与第一光刻图形之间的误差在预设误差范围内,第二图形与第二光刻图形之间的误差在预设误差范围内。从而保证第一掩膜版内的图形在光学邻近校正技术能够进行图形补偿的范围内,提高第一掩膜版进行光刻工艺形成的光刻图形质量。
进一步,确定所述第三图形和第四图形的特征尺寸差值的方法包括:在采用第二掩膜版传递第三图形获得第三光刻图形、传递第四图形获得第四光刻图形的工艺过程中,采用光学邻近校正技术进行图形补偿,第三图形与第三光刻图形之间的误差在预设误差范围内,第四图形与第四光刻之间的误差在预设误差范围内。从而保证第二掩膜版内的图形在光学邻近校正技术能够进行图形补偿的范围内,提高第二掩膜版进行光刻工艺形成的光刻图形质量。
本发明还提供一种采用上述掩膜版进行双重图形化的方法,利用Litho-Etch-Litho-Etch技术,在基底内形成第一目标图形、第二目标图形和第三目标图形,获得了尺寸较大的第一目标图形,且改善了第一目标图形、第二目标图形和第三目标图形的位置精确度和形貌精确度。
本发明还提供一种采用上述掩膜版进行双重图形化的方法,利用Litho-Litho-Etch技术,在基底内形成第一目标图形、第二目标图形和第三目标图形,获得了尺寸较大的第一目标图形,且改善了第一目标图形、第二目标图形和第三目标图形的位置精确度和形貌精确度。
附图说明
图1为半导体器件中栅极结构与金属互连层的位置关系俯视图;
图2至图3为本发明一实施例提供的掩膜版的俯视结构示意图;
图4至图8为本发明一实施例提供的第一掩膜版和第二掩膜版中图形投影于基底表面的示意图;
图9至图15为本发明一实施例提供的进行双重图形化过程的结构示意图;
图16至图21为本发明又一实施例提供的进行双重图形化过程的结构示意图。
具体实施方式
由背景技术可知,现有技术采用双重图形化法形成的图形质量有待提高。
以形成半导体器件中与栅极结构电连接的金属互连层为例,参考图1,提供栅极结构101、以及与第一栅极结构101电连接的第一金属互连层110、以及与第二栅极结构102电连接的第二金属互连层120,其中,第一金属互连层110中具有横跨若干个第一栅极结构101的结构。形成所述第一金属互连层110和第二金属互连层110的方法通常为双重图形化法,包括:提供具有第一图形的第一掩膜版,所述第一掩膜版用于定义第一金属互连层110的图形;提供具有第二图形的第二掩膜版,所述第二掩膜版用于定义第二金属互连层120的图形。
然而,采用上述方法形成的第一金属互连层110和第二金属互连层120的图形位置精确度和形貌精确度均较差。研究发现,横跨若干第一栅极结构101的第一金属互连层110的尺寸明显大于横跨单个第一栅极结构101的第一金属互连层110的尺寸,使得第一掩膜版内的图形密度差异性较大。
在实际的光刻过程中,往往会由于图形密度不均而导致光刻过程中图形发生偏差,这主要是由于图形密度较大区域的光刻过程中接受的光线多,相邻图形之间间距较低,透过掩膜版的光学之间存在衍射作用,而图形密度较低的区域接受的光线较少,衍射作用不明显,从而造成两个区域曝光图形之间的差异性较大。同时,在刻蚀过程中,由于图形密度不均匀还会出现刻蚀负载效应,刻蚀剂的浓度和刻蚀速率成正比,和所需刻蚀的面积大小成反比。图形密度较大区域需刻蚀的面积大,刻蚀剂的浓度下降,导致刻蚀速率下降,从而使得图形密度较大区域刻蚀速率小于图形密度较小区域,从而使得实际形成的图形与目标图形发生偏差。
因此,图形密度带来的光刻差异性和刻蚀负载效应对图形的准确度影响较大。由于双重图形工艺将图形拆分为两台图形,从而进一步降低了图形的密度,使得低密度区的密度更低,进一步放大了光刻差异性和刻蚀负载效应,从而影响双重图形化法形成的图形精确度。
若能够将第一掩膜版内的特征尺寸较大的第一图形进行拆分,将特征尺寸较大的第一图形拆分成第一子图形和第二子图形,将第一子图形和特征尺寸较小的第一图形写入第一掩膜版,将第二子图形和第二图形写入第二掩膜版,在采用第一掩膜版和第二掩膜版进行光刻工艺之后,仍然能够获得定义横跨多个第一栅极结构101的第一金属互连层110的图形,且还能够获得定义横跨单个第一栅极结构101的第一金属互连层110的图形,同时还能够获得定义与第二栅极结构102连接的第二金属互连层120的图形,则能够避免光刻过程中图形密度不均造成的图形形貌精确度差和图形位置精确度差的问题,改善形成的第一金属互连层110和第二金属互连层120的形貌。
为解决上述问题,本发明提供一种掩膜版,包括:提供包括第一区域和第二区域的第一掩膜版,所述第一掩膜版的第一区域内具有若干分立的第一图形,所述第一掩膜版的第二区域内具有若干分立的第二图形,所述第一图形投影于基底表面的图形为第一投影图形;提供包括第三区域和第四区域的第二掩膜版,所述第三区域投影于基底表面的图形与第一区域投影于基底表面的图形相互重合,所述第四区域投影于基底表面的图形与第二区域投影于基底表面的图形相互重合,所述第二掩膜版的第三区域内具有若干分立的第三图形,所述第二掩膜版的第四区域内具有若干分立的第四图形,所述第三图形投影于基底表面的图形为第三投影图形,其中,任一所述第一投影图形与相邻的第三投影图形之间具有重合部分。
本发明通过第一图形和第三图形能够定义出尺寸较大的第一目标图形,通过第二图形定义第二目标图形,通过第四图形定义第四目标图形,且第一目标图形的尺寸大于第二目标图形尺寸和第四目标图形尺寸,从而能够获得尺寸相差较大的目标图形。并且,提高第一掩膜版中图形密度均匀性,使得第一掩膜版中的图形尺寸差较小,从而减小了图形密度不均造成的光刻偏差;并且,提高第二掩膜版中图形密度均匀性,使得第二掩膜版中图形尺寸差较小,从而减小了图形密度不均造成的光刻偏差。因此,通过采用本发明提供的掩膜版形成的第一目标图形、第二目标图形和第三目标图形均具有较高的位置精确度和形貌精确度。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
图2至图3为本发明一实施例提供的掩膜版的俯视结构示意图。
本发明提供的掩膜版包括第一掩膜版和第二掩膜版,以下将对所述第一掩膜版和第二掩膜版进行详细描述。
参考图2,包括第一区域I和第二区域II的第一掩膜版201,所述第一掩膜版201的第一区域I具有若干分立的第一图形202,所述第一掩膜版201的第二区域II具有若干分立的第二图形203。
本实施例中,所述第一区域I与第二区域II为相邻的区域,所述第一掩膜版201内还能够具有除第一区域I和第二区域II以外的区域。所述第一图形202投影于基底表面的图形为第一投影图形。
所述第一图形202与后续第二掩膜版中的图形共同定义的图形为需要在基底内形成的第一目标图形。所述第二图形203定义的图形为需要在基底内形成的第二目标图形,因此,在确定了需要在基底内形成的第二目标图形的特征尺寸(CD,Critical Dimension)之后,能够确定第二图形203的特征尺寸。
本实施例中,所述第一图形202为条状图形,所述第一图形202具有第一宽度尺寸,所述第二图形203为条状图形,所述第二图形203具有第二宽度尺寸,其中,第二图形203的宽度尺寸依据在基底内形成的第二目标图形的宽度尺寸确定,所述第一图形202的宽度尺寸依据在基底内形成的第一目标图形的宽度尺寸确定。
为了提高采用第一掩膜版201进行光刻工艺形成的图形的质量,所述第一图形202的长度尺寸还受到第二图形203的特征尺寸的影响。具体的,确定所述第一图形202和第二图形203的特征尺寸差值范围的方法包括:在采用所述第一掩膜版201传递第一图形202获得第一光刻图形、传递第二图形203获得第二光刻图形的工艺过程中,采用光学邻近校正技术(OPC,OpticalProximity Correction)进行图形补偿(compensation),第一图形202与第一光刻图形之间的误差在预设误差范围内,第二图形203与第二光刻图形之间的误差在预设误差范围内。
因此,结合采用上述方法以及第二图形203的特征尺寸,能够获得第一图形202的特征尺寸,从而获取第一图形202的长度尺寸以及节距(pitch)。
本实施例中,所述第二区域II的第二图形203的数量根据第二目标图形的数量来确定,以1个作为示例,在其他实施例中,所述第二图形的数量能够为2个、4个或7个等若干个。以所述第一区域I的第一图形202的数量为3个作为示例,在其他实施例中,所述第一图形的数量能够为1个、4个或8个等若干个。
在其他实施例中,所述第一图形还能够为折线状图形,所述第二图形还能够为折线状图形。
参考图3,包括第三区域III和第四区域IV的第二掩膜版204,所述第二掩膜版204的第三区域III具有若干分立的第三图形205,所述第二掩膜版204的第四区域IV具有若干分立的第四图形206。
本实施例中,所述第三区域III和第四区域IV为相邻的区域,所述第三区域III投影于基底表面的图形与第一区域I(参考图2)投影于基底表面的图形相互重合,所述第四区域IV投影于基底表面的图形与第二区域II(参考图2)投影于基底表面的图形相互重合。其中,所述第三图形205投影于基底表面的图形为第三投影图形。所述第二掩膜版204还能够包括除第三区域III和第四区域IV以外的其他区域。
所述第三图形205与第一掩膜版201(参考图2)中的第一图形202(参考图2)共同定义的图形为需要在基底内形成的第一目标图形,因此,任一所述第三投影图形与至少一个第一投影图形相邻,且第三投影图形与相邻的第一投影图形之间具有重合部分,从而使得第一图形202和第三图形205能够共同定义出需要在基底内形成的第一目标图形。本实施例中,所述第一投影图形与第三投影图形的位置平行、且交错排布。
所述第四图形206定义的图形为需要在基底内形成的第四目标图形,因此,在确定了需要在基底内形成的第四目标图形的特征尺寸之后,能够确定第四图形206的特征尺寸。
本实施例中,所述第三图形205为条状图形,所述第三图形205具有第三宽度尺寸,所述第四图形206为条状图形,所述第四图形206具有第四宽度尺寸,其中,所述第四图形206的第四宽度尺寸依据在基底内形成的第四目标图形的宽度尺寸确定,所述第三图形203的宽度尺寸依据在基底内形成的第一目标图形的宽度尺寸确定。
为了提高采用第二掩膜版204进行光刻工艺形成的图形的质量,所述第三图形205的长度尺寸还受到第四图形206的特征尺寸的影响。具体的,确定所述第三图形205和第四图形206的特征尺寸差值的方法包括:在采用第二掩膜版204传递第三图形205获得第三光刻图形、传递第四图形206获得第四光刻图形的工艺过程中,采用光学邻近校正技术进行图形补偿,第三图形205与第三光刻图形之间的误差在预设误差范围内,第四图形206与第四光刻之间的误差在预设误差范围内。
因此,结合采用上述方法以及第四图形206的特征尺寸,能够获得第三图形205的特征尺寸,从而获得第三图形205的长度尺寸以及节距。
本实施例中,所述第四区域IV的第四图形206的数量根据第四目标图形的数量来确定,以2个作为示例,在其他实施例中,所述第四图形的数量还能够为1个、5个或10个等若干个。以所述第三区域III的第三图形205的数量为2个作为示例,在其他实施例中,所述第三图形的数量还能够为1个、4个、8个等若干个。
在其他实施例中,所述第三图形还能够为折线状图形,所述第四图形还能够为折线状图形。
本实施例中,第一图形202投影于基底表面的图形为第一投影图形,第三图形205投影于基底表面的图形为第三投影图形,任一所述第三投影图形与至少一个第一投影图形相邻,且第三投影图形与相邻的第一投影图形之间具有重合部分,从而使得第一投影图形与第三投影图形相互连接,进而定义出需要在基底内形成的第一目标图形,其中,重合部分投影于基底表面的图形为重合投影部分。为了便于描述第一图形202、第二图形203、第三图形205和第四图形206的相互关系,以下将结合图4至图8进行描述。
第一图形202投影于基底表面的图形为第一投影图形212,第二图形203投影于基底表面的图形为第二投影图形213,第三图形205投影于基底表面的图形为第三投影图形215,第四图形206投影于基底表面的图形为第四投影图形216,图4至图8为一实施例提供的第一掩膜版和第二掩膜版中图形投影于基底表面的示意图,主要示出了第一投影图形212、第二投影图形213、第三投影图形215、第四投影图形216以及重合投影部分225之间位置关系。
在一实施例中,结合参考图2至图4,所述第一图形202的第一宽度尺寸等于第三图形205的第三宽度尺寸,且重合部分的宽度尺寸与第一宽度尺寸相同。相应的,第一投影图形212的宽度尺寸等于第三投影图形215的宽度尺寸,重合投影部分225的宽度尺寸与第一投影图形212的宽度尺寸相同。所述第一投影图形212和第三投影图形215共同定义出在基底301内形成的第一目标图形。
在另一实施例中,参考图2、图3及图5,所述第一图形202的第一宽度尺寸等于第三图形205的宽度尺寸,且重合部分的宽度尺寸小于第一宽度尺寸。相应的,第一投影图形212的宽度尺寸等于第三投影图形215的宽度尺寸,重合投影部分225的宽度尺寸小于第一投影图形212的宽度尺寸。
所述第一宽度尺寸还能够大于或小于第三宽度尺寸,所述重合部分的宽度尺寸小于等于第一宽度尺寸与第三宽度尺寸中的较小值。
具体的,在一个实施例中,参考图2、图3、图6至图7,所述第一图形202的第一宽度尺寸大于第三图形205的第三宽度尺寸,所述重合部分的宽度尺寸小于等于第三宽度尺寸。相应的,第一投影图形212的宽度尺寸大于第三投影图形215的宽度尺寸,所述重合投影部分225的宽度尺寸小于等于第三投影图形215的宽度尺寸。
在另一实施例中,参考图2、图3及图8,所述第一图形202的第一宽度尺寸小于第三图形205的第三宽度尺寸,所述重合部分的宽度尺寸小于等于第一宽度尺寸。相应的,第一投影图形212的宽度尺寸小于第三投影图形215的宽度尺寸,所述重合投影部分225的宽度尺寸小于等于第一投影图形212的宽度尺寸。
所述第二图形203投影于基底301表面的图形为第二投影图形213,所述第四图形206投影于基底301表面的图形为第四投影图形216。本实施例中,任一所述第二投影图形213与相邻的第四投影图形216之间不重合,在其他实施例中,第二投影图形与相邻的第四投影图形之间也能够具有重合部分。
本发明实施例中,通过第一掩膜版内的第一图形和第二掩膜版内的第三图形共同定义第一目标图形,所述第一目标图形的尺寸大于第一图形尺寸以及第二图形尺寸,从而能够获得尺寸较大的第一目标图形尺寸。
并且,第一掩膜版内的第一图形的尺寸较小,因此减小了第一掩膜版内第一图形和第二图形的尺寸差异性。第一图形经光刻工艺将图形传递至第一光刻图形,第二图形将光刻工艺将图形传递至第二光刻图形,提高了第一掩膜版内的图形密度均匀性,进而避免采用第一掩膜版进行光刻工艺出现的偏差,从而使得第一光刻图形和第二光刻图形具有较高的位置精确度和形貌精确度,进而提高第一目标图形和第二目标图形的位置精确度和形貌精确度。
同样的,第二掩膜版内的第三图形的尺寸较小,使得第二掩膜版内的第三图形和第四图形的尺寸差异性小,第三图形经光刻工艺将图形传递至第三光刻图形,第四图形经光刻工艺将图形传递至第四图形,从而提高第二掩膜版内的图形密度均匀性,进而避免采用第二掩膜版进行光刻工艺出现的偏差,从而使得第三光刻图形和第四光刻图形具有较高的位置精确度和形貌精确度,进而提高第一目标图形和第四目标图形的位置精确度和形貌精确度。
综上,采用本发明提供的掩膜版,能够获得尺寸较大的第一目标图形,且第一目标图形、第二目标图形和第四目标图形均具有较高的位置精确度和形貌精确度。
本发明一实施例还提供一种采用上述掩膜版进行双重图形化的方法。图9至图15为本发明一实施例提供的对半导体结构进行双重图形化过程的结构示意图。
参考图9,提供基底301、位于基底301表面的硬掩膜层,所述硬掩膜层表面涂布有第一光刻胶膜304,其中,所述硬掩膜层包括第一硬掩膜层302以及位于第一硬掩膜层302表面的第二硬掩膜层303。
所述基底301的材料为硅、锗、锗化硅、碳化硅、砷化镓或镓化铟,所述基底301还能够为绝缘体上的硅衬底。所述基底301上还能够形成有半导体器件,例如,NMOS器件、PMOS器件、CMOS器件、电阻器、电容器或电感器等。
本实施例中,所述基底301的材料为硅,所述基底301上还形成有栅极结构(未图示),且所述栅极结构表面覆盖有金属层(未图示),后续图形化所述金属层形成与栅极结构电连接的金属互连层。
所述第一硬掩膜层302的材料为氧化硅、氮化硅、氮氧化硅、碳化硅、碳氮化硅、氮化硼、氮化钽或氮化钛;所述第二硬掩膜层303的材料为氧化硅、氮化硅、氮氧化硅、碳化硅、碳氮化硅、氮化硼、氮化钽或氮化钛。
所述第一硬掩膜层302的材料与第二硬掩膜层303的材料不同,从而使得后续刻蚀工艺对第一硬掩膜层302和第二硬掩膜层303具有刻蚀选择比。本实施例中,所述第一硬掩膜层302的材料为氧化硅,所述第二硬掩膜层303的材料为氮化硅。
参考图2和图10,采用第一掩膜版201对所述第一光刻胶膜304(参考图9)进行第一光刻工艺,将第一图形202传递至第一光刻胶膜304内获得第一光刻图形312,将第二图形传203递至第一光刻胶膜304内获得第二光刻图形313,其中,所述第一光刻图形312投影于基底301表面的图形为第一光刻投影图形。
所述第一光刻工艺包括曝光处理以及显影处理。由于第一图形202和第二图形203之间的尺寸相差较小,使得第一掩膜版201内的图形密度均匀性好,从而提高第一光刻工艺精度,使得第一光刻图形312和第二光刻图形313具有较高的位置精确度和形貌精确度。
参考图11,以所述具有第一光刻图形312(参考图10)和第二光刻图形313(参考图10)的第一光刻胶膜304(参考图9)为掩膜,对所述第二硬掩膜层303(参考图10)进行刻蚀直至暴露出第一硬掩膜层302表面。
本实施例中,采用干法刻蚀工艺,将第一光刻图形312传递至第二硬掩膜层303内获得第一刻蚀图形322,将第二光刻图形313传递至第二硬掩膜层303内获得第二刻蚀图形323。
接着,去除所述第一光刻胶膜304。
参考图12,在所述第一硬掩膜层302表面以及剩余第二硬掩膜层303(参考图10)表面涂布第二光刻胶膜305。
参考图3至图8、及图13,采用第二掩膜版204对所述第二光刻胶膜305(参考图12)进行第二光刻工艺,将第三图形205传递至第二光刻胶膜305内获得第三光刻图形315,将第四图形206传递至第二光刻胶膜305内获得第四光刻图形316,其中,所述第三光刻图形315投影于基底301表面的图形为第三投影图形,任一所述第三光刻投影图形与至少一个第一光刻投影图形相邻,且所述第三光刻投影图形与相邻的第一光刻投影图形之间具有重合部分。
本实施例中,第一刻蚀图形322投影于基底301表面的图形为第一刻蚀投影图形,因此,任一所述第三光刻投影图形与相邻的第一刻蚀投影图形之间具有重合部分。
由于第三图形205和第四图形206之间的尺寸相差较小,使得第二掩膜版204内的图形密度均匀性好,从而提高第二光刻工艺精度,使得第三光刻图形315和第四光刻图形316具有较高的位置精确度和形貌精确度。
参考图14,以所述具有第三光刻图形315(参考图13)和第四光刻图形316(参考图13)的第二光刻胶膜305(参考图12)为掩膜,对所述第一硬掩膜层302和剩余第二硬掩膜层303进行刻蚀直至暴露出基底301表面,形成图形化的硬掩膜层。
在以第二光刻胶膜305为掩膜,对第一硬掩膜层302和剩余第二硬掩膜层303进行刻蚀的过程中,刻蚀工艺对第一硬掩膜层302的刻蚀速率大于对剩余第二硬掩膜层303的刻蚀速率,因此第一刻蚀图形322对其底部的第一硬掩膜层302起到保护作用,第二刻蚀图形323对其底部的第一硬掩膜层302起到保护作用。因此,在对所述第一硬掩膜层302进行刻蚀直至暴露出基底301表面的工艺过程中,还对第二光刻胶膜305暴露出的部分第二硬掩膜层303进行刻蚀。
所述图形化的硬掩膜层包括:位于第一刻蚀图形322下方的第一硬掩膜层302、以及位于第三光刻图形315下方的第一硬掩膜层302,位于第四光刻图形316下方的第一硬掩膜层302,位于第二刻蚀图形323下方的第一硬掩膜层302,第一刻蚀图形322,以及第二刻蚀图形323。
任一所述第一刻蚀图形322投影于基底301表面的图形与相邻的第三光刻图形315投影于基底301表面的图形具有重合部分,从而使得位于第一刻蚀图形322下方的第一硬掩膜层302、以及位于第三光刻图形315下方的第一硬掩膜层302为连续的。
其中,位于第一刻蚀图形322下方的第一硬掩膜层302、以及位于第三光刻图形315下方的第一硬掩膜层302定义基底301内待形成的第一目标图形,位于第二刻蚀图形323下方的第一硬掩膜层302定义基底301内待形成的第二目标图形,位于第四光刻图形316下方的第一硬掩膜层302定义基底301内待形成的第四目标图形。
去除所述第二光刻胶膜305。
参考图15,以所述图形化的硬掩膜层为掩膜,对所述基底301进行刻蚀,在所述基底301内形成第一目标图形331、第二目标图形332和第四目标图形334,其中,所述第二目标图形332与第二图形203(参考图2)相对应,第四目标图形334与第四图形206(参考图3)相对应,第一目标图形331与第一图形202(参考图2)和第三图形205(参考图3)相对应。
本实施例采用了Litho-Etch-Litho-Etch的双重图形化法,在基底301内形成了第一目标图形331、第二目标图形332和第四目标图形334。由于在以第一图形202为基础进行第一光刻工艺形成的第一光刻图形312具有较高位置精确度和形貌精确度,以第三图形205为基础进行第二光刻工艺形成的第三光刻图形315具有较高位置精确度和形貌精确度,使得本实施中形成的第一目标图形331既能够具有较大的图形尺寸,还具有较高的位置精确度和形貌精确度,第一目标图形331的图形尺寸大于第二目标图形332的图形尺寸,所述第一目标图形331尺寸大于第四目标图形334尺寸。同样的,在以第二图形203为基础进行第一光刻工艺形成的第二光刻图形313具有较高位置精确度和形貌精确度,使得形成的第二目标图形332也具有较高的位置精确度和形貌精确度;以第四图形206为基础进行第二光刻工艺形成的第四光刻图形316具有较高位置精确度和形貌精确度,因此本发明形成的第四目标图形334也具有较高的位置精确度和形貌精确度。
作为一个具体实施例,以图形化的硬掩膜层,对基底301进行刻蚀的方法为:对基底301中与栅极结构相连接的金属互连膜进行刻蚀,在金属互连膜内形成第一目标图形331、第二目标图形332和第四目标图形334,从而形成与栅极结构电连接的若干分立的金属互连层。
本发明又一实施例还提供一种采用上述掩膜版进行双重图形化的方法。图16至图21为本发明又一实施例提供的对半导体结构进行双重图形化过程的结构示意图。
参考图16,提供基底401以及位于基底401表面的硬掩膜层402,所述硬掩膜层402表面涂布有第一光刻胶膜403。
参考图2及17,采用第一掩膜版201对所述第一光刻胶膜403(参考图16)进行第一光刻工艺,将第一图形202传递至第一光刻胶膜403内获得第一光刻图形412,将第二图形203传递至第一光刻胶膜403内获得第二光刻图形413,其中,所述第一光刻图形412投影于基底401表面的图形为第一光刻投影图形。
由于第一图形202和第二图形203之间的尺寸相差较小,使得第一掩膜版201内的图形密度均匀性好,从而提高第一光刻工艺精度,使得第一光刻图形412和第二光刻图形413具有较高的位置精确度和形貌精确度。
参考图18,在进行第一光刻工艺之后,在所述硬掩膜层402表面以及第一光刻胶膜403表面涂布第二光刻胶膜404。
本发明在形成第二光刻胶膜404之前,还对第一光刻胶膜403进行图形固化(Patterning cure)处理,采用紫外照射固化法或加热固化法进行所述图形固化处理。
参考图3至图8、及图19,采用第二掩膜版对所述第二光刻胶膜404进行第二光刻工艺,将第三图形205传递至第二光刻胶膜404内获得第三光刻图形415,将第四图形206传递至第二光刻胶膜404内获得第四光刻图形416,其中,所述第三光刻图形415投影于基底401表面的图形为第三光刻投影图形,任一所述第三光刻投影图形与至少一个第一光刻投影图形相邻,且所述第三光刻投影图形与相邻的第一光刻投影图形之间具有重合部分。
由于第三图形205和第四图形206之间的尺寸相差较小,使得第二掩膜版204内的图形密度均匀性好,从而提高第二光刻工艺精度,使得第三光刻图形415和第四光刻图形416具有较高的位置精确度和形貌精确度。
参考图20,在进行所述第一光刻工艺和第二光刻工艺之后,以所述第一光刻胶膜403和第二光刻胶膜404为掩膜,对所述硬掩膜层402进行刻蚀直至暴露出基底401表面,形成图形化的硬掩膜层402。
所述图形化的硬掩膜层402包括:位于第一光刻图形412下方的硬掩膜层402、位于第三光刻图形415下方的硬掩膜层402、位于第二光刻图形413下方的硬掩膜层402、以及位于第四光刻图形416下方的硬掩膜层402。
任一所述第一光刻投影图形与相邻的第三光刻投影图形之间具有重合部分,从而使得位于第一光刻图形412下方的硬掩膜层402、以及位于第三光刻图形415下方的硬掩膜层402为连续的。
其中,位于第一光刻图形412下方的硬掩膜层402、以及位于第三光刻图形415下方的硬掩膜层402定义基底401内待形成的第一目标图形,位于第二光刻图形413下方的硬掩膜层402定义基底401内待形成的第二目标图形,位于第四光刻图形416下方的硬掩膜层402定义基底401内待形成的第四目标图形。
去除所述第一光刻胶膜403和第二光刻胶膜404。
参考图21,以所述图形化的硬掩膜层402为掩膜,对所述基底401进行刻蚀,在所述基底内形成第一目标图形441、第二目标图形442和第四目标图形444,其中,所述第二目标图形442与第二图形203(参考图2)相对应,所述第四目标图形444与第四图形206(参考图3)相对应,所述第一目标图形441与第一图形202(参考图2)和第三图形203(参考图3)相对应。
本实施例采用了Litho-Litho-Etch的双重图形化法,在基底401内形成了第一目标图形441、第二目标图形442和第四目标图形444。由于在以第一图形202为基础进行第一光刻工艺形成的第一光刻图形412具有较高的位置精确度和形貌精确度,以第三图形205为基础进行第二光刻工艺形成的第三光刻图形415具有较高位置精确度和形貌精确度,使得本实施例中形成的第一目标图形441既能够具有较大的图形尺寸,还具有较高的位置精确度和形貌精确度,第一目标图形441的图形尺寸大于第二目标图形442的图形尺寸,所述第一目标图形441尺寸大于第四目标图形444尺寸。同样的,在以第二图形203为基础进行第一光刻工艺形成的第二光刻图形413具有较高的位置精确度和形貌精确度,使得形成的第二目标图形442也具有较高的位置精确度和形貌精确度;以第四图形206为基础进行第二光刻工艺形成的第四光刻图形416具有较高位置精确度和形貌精确度,因此本发明形成的第四目标图形444也具有较高的位置精确度和形貌精确度。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (19)

1.一种掩膜版,其特征在于,包括:
包括第一区域和第二区域的第一掩膜版,所述第一掩膜版的第一区域内具有若干分立的第一图形,所述第一掩膜版的第二区域内具有若干分立的第二图形,所述第一图形投影于基底表面的图形为第一投影图形;
包括第三区域和第四区域的第二掩膜版,所述第三区域投影于基底表面的图形与第一区域投影于基底表面的图形相互重合,所述第四区域投影于基底表面的图形与第二区域投影于基底表面的图形相互重合,所述第二掩膜版的第三区域内具有若干分立的第三图形,所述第二掩膜版的第四区域内具有若干分立的第四图形,所述第三图形投影于基底表面的图形为第三投影图形,其中,任一所述第三投影图形与至少一个第一投影图形相邻,且所述第一投影图形与相邻的第三投影图形之间具有重合部分;
所述第一投影图形与所述第三投影图形相互连接定义出在基底内的第一目标图形;
所述第一目标图形与所述第二图形的尺寸差大于所述第一图形与所述第二图形的尺寸差。
2.如权利要求1所述的掩膜版,其特征在于,确定所述第一图形和第二图形的特征尺寸差值范围的方法包括:在采用第一掩膜版传递第一图形获得第一光刻图形、传递第二图形获得第二光刻图形的工艺过程中,采用光学邻近校正技术进行图形补偿,第一图形与第一光刻图形之间的误差在预设误差范围内,第二图形与第二光刻图形之间的误差在预设误差范围内。
3.如权利要求1所述的掩膜版,其特征在于,所述第三图形与所述第四图形的尺寸差小于所述第一目标图形与所述第四图形的尺寸差,确定所述第三图形和第四图形的特征尺寸差值的方法包括:在采用第二掩膜版传递第三图形获得第三光刻图形、传递第四图形获得第四光刻图形的工艺过程中,采用光学邻近校正技术进行图形补偿,第三图形与第三光刻图形之间的误差在预设误差范围内,第四图形与第四光刻之间的误差在预设误差范围内。
4.如权利要求1所述的掩膜版,其特征在于,所述第一图形为条状图形或折线状图形;所述第三图形为条状图形或折线状图形。
5.如权利要求1所述的掩膜版,其特征在于,所述第一图形为条状图形,所述第三图形为条状图形,所述第一图形具有第一宽度尺寸,所述第三图形具有第三宽度尺寸。
6.如权利要求5所述的掩膜版,其特征在于,所述第一宽度尺寸等于第三宽度尺寸,且所述重合部分的宽度尺寸与第一宽度尺寸相同。
7.如权利要求5所述的掩膜版,其特征在于,所述第一宽度尺寸小于第三宽度尺寸,且所述重合部分的宽度尺寸小于第一宽度尺寸。
8.如权利要求5所述的掩膜版,其特征在于,所述第一宽度尺寸大于或小于第三宽度尺寸,所述重合部分的宽度尺寸小于等于第一宽度尺寸与第三宽度尺寸中的较小值。
9.如权利要求1所述的掩膜版,其特征在于,所述第二图形投影于基底表面的图形为第二投影图形,所述第四图形投影于基底表面的图形为第四投影图形,其中,任一所述第二投影图形与相邻的第四投影图形之间不重合。
10.一种采用如权利要求1-9任一项所述的掩膜版进行双重图形化的方法,其特征在于,包括:
提供基底、位于基底表面的硬掩膜层,所述硬掩膜层表面涂布有第一光刻胶膜,其中,所述硬掩膜层包括第一硬掩膜层以及位于第一硬掩膜层表面的第二硬掩膜层;
采用第一掩膜版对所述第一光刻胶膜进行第一光刻工艺,将第一图形传递至第一光刻胶膜内获得第一光刻图形,将第二图形传递至第一光刻胶膜内获得第二光刻图形,其中,所述第一光刻图形投影于基底表面的图形为第一光刻投影图形;
以所述具有第一光刻图形和第二光刻图形的第一光刻胶膜为掩膜,对所述第二硬掩膜层进行刻蚀直至暴露出第一硬掩膜层表面;
去除所述第一光刻胶膜;
在所述第一硬掩膜层表面以及剩余第二硬掩膜层表面涂布第二光刻胶膜;
采用第二掩膜版对所述第二光刻胶膜进行第二光刻工艺,将第三图形传递至第二光刻胶膜内获得第三光刻图形,将第四图形传递至第二光刻胶膜内获得第四光刻图形,其中,所述第三光刻图形投影于基底表面的图形为第三光刻投影图形,任一所述第三光刻投影图形与至少一个第一光刻投影图形相邻,且所述第三光刻投影图形与相邻的第一光刻投影图形之间具有重合部分;
以所述具有第三光刻图形和第四光刻图形的第二光刻胶膜为掩膜,对所述第一硬掩膜层进行刻蚀直至暴露出基底表面,形成图形化的硬掩膜层;
去除所述第二光刻胶膜;
以所述图形化的硬掩膜层为掩膜,对所述基底进行刻蚀,在所述基底内形成第一目标图形、第二目标图形和第四目标图形,其中,所述第二目标图形与第二图形相对应,第四目标图形与第四图形相对应,第一目标图形与第一图形和第三图形相对应,所述第一目标图形尺寸大于第二目标图形尺寸,所述第一目标图形尺寸大于第四目标图形尺寸。
11.如权利要求10所述的双重图形化的方法,其特征在于,所述第一硬掩膜层的材料与第二硬掩膜层的材料不同。
12.如权利要求11所述的双重图形化的方法,其特征在于,所述第一硬掩膜层的材料为氧化硅、氮化硅、氮氧化硅、碳化硅、碳氮化硅、氮化硼、氮化钽或氮化钛;所述第二硬掩膜层的材料为氧化硅、氮化硅、氮氧化硅、碳化硅、碳氮化硅、氮化硼、氮化钽或氮化钛。
13.如权利要求10所述的双重图形化的方法,其特征在于,所述第一硬掩膜层的材料为氧化硅;所述第二硬掩膜层的材料为氮化硅。
14.如权利要求10所述的双重图形化的方法,其特征在于,在对所述第一硬掩膜层进行刻蚀直至暴露出基底表面的工艺过程中,还对第二光刻胶膜暴露出的部分厚度的第二硬掩膜层进行刻蚀。
15.如权利要求10所述的双重图形化的方法,其特征在于,所述第一目标图形为条状图形或折线状图形。
16.一种采用如权利要求1-9任一项所述的掩膜版进行双重图形化的方法,其特征在于,包括:
提供基底以及位于基底表面的硬掩膜层,所述硬掩膜层表面涂布有第一光刻胶膜;
采用第一掩膜版对所述第一光刻胶膜进行第一光刻工艺,将第一图形传递至第一光刻胶膜内获得第一光刻图形,将第二图形传递至第一光刻胶膜内获得第二光刻图形,其中,所述第一光刻图形投影于基底表面的图形为第一光刻投影图形;
在进行第一光刻工艺之后,在所述硬掩膜层表面以及第一光刻胶膜表面涂布第二光刻胶膜;
采用第二掩膜版对所述第二光刻胶膜进行第二光刻工艺,将第三图形传递至第二光刻胶膜内获得第三光刻图形,将第四图形传递至第二光刻胶膜内获得第四光刻图形,其中,所述第三光刻图形投影于基底表面的图形为第三光刻投影图形,任一所述第三光刻投影图形与至少一个第一光刻投影图形相邻,且所述第三光刻投影图形与相邻的第一光刻投影图形之间具有重合部分;
在进行所述第一光刻工艺和第二光刻工艺之后,以所述第一光刻胶膜和第二光刻胶膜为掩膜,对所述硬掩膜层进行刻蚀直至暴露出基底表面,形成图形化的硬掩膜层;
以所述图形化的硬掩膜层为掩膜,对所述基底进行刻蚀,在所述基底内形成第一目标图形、第二目标图形和第四目标图形,其中,所述第二目标图形与第二图形相对应,第四目标图形与第四图形相对应,第一目标图形与第一图形和第三图形相对应,所述第一目标图形尺寸大于第二目标图形尺寸,所述第一目标图形尺寸大于第四目标图形尺寸。
17.如权利要求16所述的双重图形化的方法,其特征在于,所述硬掩膜层的材料为氧化硅、氮化硅、氮氧化硅、碳化硅、碳氮化硅、氮化硼、氮化钽或氮化钛。
18.如权利要求16所述的双重图形化的方法,其特征在于,所述第一目标图形为条状图形或折线状图形。
19.如权利要求16所述的双重图形化的方法,其特征在于,在进行所述第一光刻工艺之后、涂布所述第二光刻胶膜之前,还包括步骤:对所述第一光刻胶膜进行图形固化处理。
CN201510690769.5A 2015-10-22 2015-10-22 掩膜版及双重图形化法的方法 Active CN106610563B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510690769.5A CN106610563B (zh) 2015-10-22 2015-10-22 掩膜版及双重图形化法的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510690769.5A CN106610563B (zh) 2015-10-22 2015-10-22 掩膜版及双重图形化法的方法

Publications (2)

Publication Number Publication Date
CN106610563A CN106610563A (zh) 2017-05-03
CN106610563B true CN106610563B (zh) 2020-10-09

Family

ID=58610367

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510690769.5A Active CN106610563B (zh) 2015-10-22 2015-10-22 掩膜版及双重图形化法的方法

Country Status (1)

Country Link
CN (1) CN106610563B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112946995A (zh) * 2019-12-10 2021-06-11 中芯国际集成电路制造(上海)有限公司 掩膜版以及半导体结构的形成方法
CN113075856A (zh) * 2020-01-06 2021-07-06 中芯国际集成电路制造(上海)有限公司 掩膜版图形、掩膜版以及半导体结构的形成方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101034672A (zh) * 2006-03-07 2007-09-12 国际商业机器公司 形成栅极图形的双重曝光双重抗蚀剂层工艺
CN102468136A (zh) * 2010-11-19 2012-05-23 中芯国际集成电路制造(上海)有限公司 双重图形化方法
US20120146195A1 (en) * 2010-12-09 2012-06-14 Hynix Semiconductor Inc. Overlay vernier mask pattern, formation method thereof, semiconductor device including overlay vernier pattern, and formation method thereof
CN103400753A (zh) * 2013-08-14 2013-11-20 上海华力微电子有限公司 双重曝光制作高均匀度栅极线条的方法
CN103426810A (zh) * 2012-05-15 2013-12-04 中芯国际集成电路制造(上海)有限公司 后段制程中双重图形化方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07159970A (ja) * 1993-12-01 1995-06-23 Hitachi Ltd 位相シフトマスクおよび露光方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101034672A (zh) * 2006-03-07 2007-09-12 国际商业机器公司 形成栅极图形的双重曝光双重抗蚀剂层工艺
CN102468136A (zh) * 2010-11-19 2012-05-23 中芯国际集成电路制造(上海)有限公司 双重图形化方法
US20120146195A1 (en) * 2010-12-09 2012-06-14 Hynix Semiconductor Inc. Overlay vernier mask pattern, formation method thereof, semiconductor device including overlay vernier pattern, and formation method thereof
CN103426810A (zh) * 2012-05-15 2013-12-04 中芯国际集成电路制造(上海)有限公司 后段制程中双重图形化方法
CN103400753A (zh) * 2013-08-14 2013-11-20 上海华力微电子有限公司 双重曝光制作高均匀度栅极线条的方法

Also Published As

Publication number Publication date
CN106610563A (zh) 2017-05-03

Similar Documents

Publication Publication Date Title
US7651950B2 (en) Method for forming a pattern of a semiconductor device
KR20180045892A (ko) 분해능이하 기판 패터닝을 위한 에칭 마스크를 형성하는 방법
KR20070122049A (ko) 이중 노광 공정을 이용한 미세 패턴 형성방법
KR100912990B1 (ko) 반도체 소자의 미세 패턴 형성방법
KR20180100699A (ko) 메모리 핀 패턴을 형성하기 위한 방법 및 시스템
KR20120126442A (ko) 반도체 소자의 패턴 형성 방법
US10734284B2 (en) Method of self-aligned double patterning
CN106610563B (zh) 掩膜版及双重图形化法的方法
US20030186138A1 (en) Photomask and method for forming micro patterns of semiconductor device using the same
KR101096270B1 (ko) 스페이서 패터닝을 이용한 반도체소자의 미세패턴 형성방법
JP2009239030A (ja) 半導体装置の製造方法
TWI581055B (zh) 形成光罩的方法
US20120135341A1 (en) Method for double patterning lithography and photomask layout
US9977324B2 (en) Phase shift mask and method of forming patterns using the same
US9329471B1 (en) Achieving a critical dimension target based on resist characteristics
KR20090103520A (ko) 노광마스크 및 이를 이용한 반도체 소자의 형성 방법
US20080076047A1 (en) Method of forming image contour for predicting semiconductor device pattern
US20160343567A1 (en) Method of forming non-continuous line pattern and non-continuous line pattern structure
US20080182415A1 (en) Semiconductor device and method for fabricating the same
TWI518444B (zh) 輔助圖案之製作方法
KR20110101404A (ko) 반도체 소자의 제조 방법
US8057987B2 (en) Patterning method of semiconductor device
US8728721B2 (en) Methods of processing substrates
KR100915064B1 (ko) 오버레이 버니어 및 그 형성 방법
JP2007123356A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant