KR100752674B1 - 미세 피치의 하드마스크 패턴 형성 방법 및 이를 이용한반도체 소자의 미세 패턴 형성 방법 - Google Patents

미세 피치의 하드마스크 패턴 형성 방법 및 이를 이용한반도체 소자의 미세 패턴 형성 방법 Download PDF

Info

Publication number
KR100752674B1
KR100752674B1 KR1020060101029A KR20060101029A KR100752674B1 KR 100752674 B1 KR100752674 B1 KR 100752674B1 KR 1020060101029 A KR1020060101029 A KR 1020060101029A KR 20060101029 A KR20060101029 A KR 20060101029A KR 100752674 B1 KR100752674 B1 KR 100752674B1
Authority
KR
South Korea
Prior art keywords
hard mask
pattern
mask layer
forming
sacrificial
Prior art date
Application number
KR1020060101029A
Other languages
English (en)
Inventor
고차원
조한구
남정림
여기성
박준수
이지영
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060101029A priority Critical patent/KR100752674B1/ko
Priority to US11/727,124 priority patent/US7732341B2/en
Priority to TW096128422A priority patent/TWI426344B/zh
Application granted granted Critical
Publication of KR100752674B1 publication Critical patent/KR100752674B1/ko
Priority to JP2007266078A priority patent/JP5121383B2/ja
Priority to US12/759,771 priority patent/US8003543B2/en
Priority to US13/181,655 priority patent/US8278221B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3088—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches

Abstract

미세 피치의 하드마스크 패턴 형성 방법 및 이를 이용한 반도체 소자의 미세 패턴 형성 방법에 관하여 개시한다. 하드마스크 패턴을 형성하기 위하여, 기판상에 제1 하드마스크층을 형성한다. 제1 하드마스크층 위에 복수의 제1 희생 패턴을 형성한다. 제1 희생 패턴중 상호 인접한 2개의 제1 희생 패턴 사이에 리세스가 형성된 상면을 가지는 제2 하드마스크층을 형성한다. 리세스 내에 제2 희생 패턴을 형성한다. 제1 희생 패턴의 상면을 노출시키고 제1 희생 패턴 및 제2 희생 패턴을 제거한다. 제2 하드마스크층의 상부를 식각 마스크로 하여 제2 하드마스크층 및 제1 하드마스크층을 식각하여 하드마스크 패턴을 형성한다. 하드마스크 패턴을 식각 마스크로 이용하여 반도체 소자의 미세 패턴을 형성하기 위하여, 하드마스크 패턴을 이용하여 질화막 패턴을 형성한 후, 이를 식각 마스크로 이용하여 상기 기판을 식각하여 상기 기판에 트렌치를 형성한다. 또한, 하드마스크 패턴 위에 개구가 형성된 마스크 패턴을 형성한 후, 개구를 통해 노출되는 하드마스크 패턴을 식각 마스크로 하여 절연막을 식각하여 콘택홀을 형성한다.
하드마스크, 미세 피치, 더블 패터닝, 콘택홀, DC

Description

미세 피치의 하드마스크 패턴 형성 방법 및 이를 이용한 반도체 소자의 미세 패턴 형성 방법 {Method of forming fine pitch hardmask and method of fine patterns of semiconductor device}
도 1a 내지 도 1h는 본 발명의 바람직한 실시예에 따른 하드마스크 패턴 형성 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.
도 2a 내지 도 2f는 본 발명의 제1 실시예에 따른 반도체 소자의 미세 패턴형성 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.
도 3은 본 발명에 따른 반도체 소자의 미세 패턴 형성 방법에 따라 구현 가능한 콘택홀 패턴의 레이아웃이다.
도 4a 및 도 4b 내지 도 7a 내지 도 7b는 본 발명의 제2 실시예에 따른 반도체 소자의 미세 패턴형성 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.
도 8a 내지 도 8f는 본 발명의 제2 실시예에 따른 반도체 소자의 미세 패턴형성 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.
<도면의 주요 부분에 대한 부호의 설명>
10: 기판, 20: 제1 하드마스크층, 20a: 낮은 표면부, 30: 제1 희생 패턴, 40: 제2 하드마스크층, 42: 리세스, 50: 제2 희생막, 50a: 제2 희생 패턴, 60: 하 드마스크 패턴, 100: 반도체 기판, 110: 패드 산화막, 122: 질화막, 122a: 질화막 패턴, 160: 트렌치, 170: 절연막, 200: 반도체 기판, 210: 층간절연막, 210a: 층간절연막 패턴, 210h: 콘택홀, 220: 하드마스크 패턴, 224: 스페이스, 230: 마스크 패턴, 230a: 개구, 250: 콘택홀 패턴.
본 발명은 하드마스크 패턴 형성 방법 및 반도체 소자의 미세 패턴 형성 방법에 관한 것으로, 특히 더블 패터닝 (double patterning) 공정을 이용하여 기존의 노광 설비의 해상 한계를 초월하는 미세 피치의 하드마스크 패턴을 형성하는 방법 및 이를 이용한 반도체 소자의 미세 패턴 형성 방법에 관한 것이다.
고집적화된 반도체 소자를 제조하는 데 있어서 패턴 미세화가 필수적이다. 좁은 면적에 많은 소자를 집적시키기 위하여는 개별 소자의 크기를 가능한 한 작게 형성하여야 하며, 이를 위하여는 형성하고자 하는 패턴들 각각의 폭과 상기 패턴들 사이의 간격과의 합인 피치(pitch)를 작게 하여야 한다. 최근, 반도체 소자의 디자인 룰 (design rule)이 급격하게 감소됨에 따라 반도체 소자 구현에 필요한 패턴 형성을 형성하기 위한 포토리소그래피 공정에 있어서 해상 한계로 인하여 미세 피치를 가지는 패턴을 형성하는 데 한계가 있다. 특히, 기판상에 형성되는 단위 소자들을 전기적으로 연결시키는 콘택을 형성하기 위하여 절연막에 콘택홀을 형성할 때, 좁은 면적 내에 미세 피치로 밀집하여 형성되는 복수의 콘택홀을 형성하기 위 하여 포토리소그래피 공정을 이용하는 경우에는 해상 한계로 인하여 미세 피치를 가지는 원하는 콘택홀 패턴을 형성하는 데 한계가 있다.
상기와 같은 포토리소그래피 공정에서의 해상 한계를 극복하기 위하여, 더불 패터닝 (double patterning) 기술이 제안되었다. 통상적인 더블 패터닝 기술에서는 먼저 포토리소그래피 공정을 이용하여 소정 피치로 반복 형성되는 중심 패턴을 형성한 후, 상기 중심 패턴의 양측벽에 각각 스페이서를 형성하고, 상기 스페이서들을 하드 마스크로 이용하여 피식각막을 패터닝한다. 그러나, 이와 같은 방법으로 형성된 스페이서를 하드마스크로 이용하는 경우에는, 상기 중심 패턴의 좌, 우측에 각각 형성되는 한 쌍의 스페이서에서 좌, 우측 스페이서 각각의 두께가 균일하지 않게 된다. 통상적으로, 좌, 우측의 스페이서 두께를 균일하게 하기 위하여 원하는 두께 이상의 큰 두께를 가지는 스페이서를 형성하게 된다. 따라서, 이를 하드마스크로 사용하고 난 후, 다시 제거하는 데 있어서 어려움이 따른다. 또한, 스페이서 형태로 형성된 하드마스크는 하나의 패턴을 중심으로 하여 상기 패턴을 포위하는 형상을 가진다. 따라서, 상기 스페이서를 이용하여 라인 패턴을 구현하고자 하는 경우, 상기 스페이서를 개별 라인 패턴으로 분리하기 위한 별도의 트리밍(trimming) 공정이 요구된다.
또한, 지금까지는 콘택홀 형성을 위한 레이아웃(layout) 설계시, 콘택홀 치수 자체로 설계하지 않고, 상기 콘택홀을 한정하는 주위 패턴의 치수를 설계하고, 상기 주위 패턴의 설계 치수에 대한 치수 정밀도를 평가함으로써 간접적으로 상기 콘택홀의 치수 정밀도를 평가하였다. 그 결과, 실제 소자에 구현되는 콘택홀의 치 수 정밀도가 상기 주위 패턴의 정밀도에 의존하게 되고, 상기 주위 패턴에서 치수 오차가 발생하면 경우에 따라 실제 구현되는 콘택홀 패턴에서는 상기 주위 패턴의 치수 오차의 2 배의 오차가 발생되는 결과를 야기하게 된다. 따라서, 원하는 치수 정밀도를 가지는 최종 콘택홀 패턴을 구현하기 위하여, 레이아웃 설계에 따른 주위 패턴 치수의 오차 한계 및 CD 균일도 (critical dimension uniformity)를 매우 엄격하게 제어하여야 할 필요가 있다. 그러나, 디자인룰 (design rule)이 30 nm 또는 그 이하인 미세 패턴을 구현하여야 하는 고집적 반도체 소자 제조시에는 CD 균일도를 원하는 수준으로 제어하는 데 한계가 있으며, 이를 만족시키지 못함으로써 야기되는 제품 불량이 다량 발생되어 생산성이 저하되는 원인으로 작용하고 있다.
본 발명의 목적은 상기한 종래 기술에서의 문제점을 해결하고자 하는 것으로, 포토리소그래피 공정에서의 해상 한계를 초월하는 미세 피치의 패턴을 구현하는 데 있어서 식각 마스크로 사용될 수 있는 미세 피치의 하드마스크 패턴 형성 방법을 제공하는 것이다.
본 발명의 다른 목적은 포토리소그래피 공정에서의 해상 한계를 초월하는 미세 피치의 패턴을 형성하는 데 있어서 다양한 패턴을 우수한 CD 균일도로 형성할 수 있는 반도체 소자의 미세 패턴 형성 방법을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명에 따른 하드마스크 패턴 형성 방법에서는 기판상에 제1 하드마스크층을 형성한다. 상기 제1 하드마스크층 위에 제1 피 치로 반복 형성되는 복수의 제1 희생 패턴을 형성한다. 상기 복수의 제1 희생 패턴중 상호 인접한 2개의 제1 희생 패턴 사이에 리세스(recess)가 형성된 상면을 가지는 제2 하드마스크층을 상기 제1 희생 패턴 및 상기 제1 하드마스크층 위에 형성한다. 상기 리세스 내에 제2 희생 패턴을 형성한다. 상기 제1 희생 패턴의 상면이 노출되도록 상기 제2 하드마스크층의 일부를 제거한다. 상기 제1 희생 패턴 및 제2 희생 패턴을 제거한다. 상기 제2 하드마스크층의 상부를 식각 마스크로 하여 상기 제2 하드마스크층 및 제1 하드마스크층을 식각하여 상기 기판상에 상기 제1 하드마스크층 및 제2 하드마스크층의 잔류 부분으로 이루어지는 하드마스크 패턴을 형성한다.
상기 제1 하드마스크층 및 제2 하드마스크층은 상기 제1 희생 패턴 및 상기 제2 희생 패턴과는 서로 다른 식각 특성을 가지는 물질로 이루어진다.
상기 제1 희생 패턴 및 제2 희생 패턴은 상호 동일한 수평면상에 형성될 수 있다.
본 발명에 따른 하드마스크 패턴 형성 방법에서, 상기 복수의 제1 희생 패턴을 형성한 후 상기 제2 하드마스크층을 형성하기 전에 상기 제1 희생 패턴들 사이에서 노출되는 상기 제1 하드마스크층을 그 상면으로부터 제1 두께 만큼 제거하여 상기 제1 하드마스크층의 상면에 낮은 표면부를 형성하는 단계를 더 포함할 수 있다. 이 경우, 상기 제2 하드마스크층은 상기 제1 희생 패턴과 상기 낮은 표면부를 각각 상기 제1 두께로 균일하게 덮도록 형성될 수 있다.
상기 제2 하드마스크층의 일부를 제거하기 위하여 습식 또는 건식 식각 방법 을 이용할 수 있다.
상기 다른 목적을 달성하기 위하여, 본 발명의 제1 양태에 따른 반도체 소자의 미세 패턴 형성 방법에서는, 기판상의 피식각막 위에 제1 하드마스크층을 형성한다. 상기 제1 하드마스크층 위에 제1 피치로 반복 형성되는 복수의 제1 희생 패턴을 형성한다. 상기 복수의 제1 희생 패턴중 상호 인접한 2개의 제1 희생 패턴 사이에 리세스가 형성된 상면을 가지는 제2 하드마스크층을 상기 제1 희생 패턴 및 상기 제1 하드마스크층 위에 형성한다. 상기 리세스 내에 제2 희생 패턴을 형성한다. 상기 제1 희생 패턴의 상면이 노출되도록 상기 제2 하드마스크층의 일부를 제거한다. 상기 제1 희생 패턴 및 제2 희생 패턴을 제거한다. 상기 제2 하드마스크층의 상부를 식각 마스크로 이용하여 상기 제2 하드마스크층 및 제1 하드마스크층을 식각하여 상기 제1 하드마스크층 및 제2 하드마스크층의 잔류 부분으로 이루어지는 복수의 하드마스크 패턴을 형성한다. 상기 복수의 하드마스크 패턴을 식각 마스크로 이용하여 상기 피식각막을 식각하여 상기 제1 피치의 1/2인 피치로 반복 형성되는 복수의 미세 패턴을 형성한다.
본 발명의 제1 양태에 따른 반도체 소자의 미세 패턴 형성 방법에서, 상기 제1 하드마스크층 및 상기 제2 하드마스크층은 산화막으로 이루어질 수 있다. 이 경우, 상기 제1 하드마스크층을 형성하기 전에, 상기 피식각막 위에 질화막을 형성하는 단계를 더 포함할 수 있다. 또한, 상기 복수의 미세 패턴을 형성하는 단계는 상기 복수의 하드마스크 패턴을 식각 마스크로 이용하여 상기 질화막을 식각하여 상기 피식각막 위에 질화막 패턴을 형성하는 단계와, 상기 질화막 패턴을 식각 마 스크로 이용하여 상기 피식각막을 식각하여 상기 복수의 미세 패턴을 형성하는 단계를 포함할 수 있다.
또한, 본 발명의 제1 양태에 따른 반도체 소자의 미세 패턴 형성 방법에서. 상기 피식각막을 식각한 후, 상기 질화막 패턴을 식각 마스크로 이용하여 상기 기판을 식각하여 상기 기판에 트렌치를 형성하는 단계와, 상기 트렌치 내부를 절연막으로 채워 소자분리 영역을 형성하는 단계를 더 포함할 수 있다.
본 발명의 제1 양태에 따른 반도체 소자의 미세 패턴 형성 방법에서, 상기 복수의 미세 패턴은 소정 피치로 반복 배치되는 콘택홀 패턴을 구성할 수 있다. 상기 콘택홀 패턴을 형성하기 위하여, 상기 복수의 하드마스크 패턴을 형성한 후, 피식각막을 식각하기 전에, 상기 복수의 하드마스크 패턴중 일부와 상기 피식각막의 소정 영역을 노출시키는 개구가 형성되어 있는 마스크 패턴을 상기 복수의 하드마스크 패턴 및 상기 피식각막 위에 형성한다. 상기 마스크 패턴의 개구를 통해 노출되는 하드마스크 패턴과 상기 마스크 패턴을 식각 마스크로 이용하여 상기 개구를 통해 노출되는 피식각막을 식각하여 콘택홀을 형성한다. 상기 마스크 패턴의 개구는 상기 하드마스크 패턴의 연장 방향으로 제1 폭 만큼 상기 하드마스크 패턴을 노출시키도록 형성될 수 있다. 그리고, 상기 개구의 제1 폭에 의해 상기 콘택홀의 장축 방향의 폭이 결정될 수 있다.
또한, 상기 다른 목적을 달성하기 위하여, 본 발명의 제2 양태에 따른 반도체 소자의 미세 패턴 형성 방법에서는, 기판상의 절연막 위에 제1 막 및 제1 하드마스크층을 형성한다. 상기 제1 하드마스크층 위에 제1 피치로 반복 형성되는 복수 의 제1 희생 패턴을 형성한다. 상기 복수의 제1 희생 패턴중 상호 인접한 2개의 제1 희생 패턴 사이에 리세스가 형성된 상면을 가지는 제2 하드마스크층을 상기 제1 희생 패턴 및 상기 제1 하드마스크층 위에 형성한다. 상기 리세스 내에 제2 희생 패턴을 형성한다. 상기 제1 희생 패턴이 상면이 노출되도록 상기 제2 하드마스크층의 일부를 제거하여 상기 제2 하드마스크층의 상부에 복수의 돌출부를 형성한다. 상기 제1 희생 패턴 및 제2 희생 패턴을 제거하여 상기 제2 하드마스크층의 돌출부 측벽을 노출시킨다. 상기 제1 하드마스크층의 일부와 상기 제2 하드마스크층의 일부를 노출시키는 개구가 형성되어 있는 마스크 패턴을 상기 제1 하드마스크층 및 상기 제2 하드마스크층 위에 형성한다. 상기 마스크 패턴과 상기 제2 하드마스크층의 돌출부를 식각 마스크로 이용하여 상기 제2 하드마스크층 및 제1 하드마스크층을 식각하여 상기 제1 하드마스크층 및 제2 하드마스크층의 잔류 부분으로 이루어지는 복수의 하드마스크 패턴을 형성한다. 상기 마스크 패턴과 상기 복수의 하드마스크 패턴을 식각 마스크로 이용하여 상기 제1 막을 식각하여 복수의 제1 막 패턴을 형성한다. 상기 마스크 패턴과 상기 제1 막 패턴을 식각 마스크로 이용하여 상기 절연막을 식각하여 복수의 콘택홀을 형성한다.
상기 제2 하드마스크층 상부의 돌출부는 소정 방향으로 연장되는 라인 패턴 형상을 가질 수 있다. 그리고, 상기 마스크 패턴의 개구는 상기 돌출부의 연장 방향으로 제1 폭 만큼 상기 제2 하드마스크 패턴을 노출시키도록 형성될 수 있다. 상기 개구의 제1 폭에 의해 상기 콘택홀의 장축 방향의 폭이 결정될 수 있다.
본 발명에 의하면, 미세 피치로 반복 형성되는 복수의 콘택홀을 형성하기 위 한 하드마스크를 형성하는 데 있어서 포토리소그래피 공정에 의해 먼저 형성되는 제1 희생 패턴과, 상기 제1 희생 패턴에 의해 셀프얼라인되는 제2 희생 패턴의 형성되는 위치가 최종적으로 구현하고자 하는 콘택홀의 위치로 되므로, 콘택홀 형성을 위한 레이아웃 설계시, 형성하고자 하는 콘택홀 치수 자체로 레이아웃을 설계할 수 있다. 따라서, 콘택홀의 CD 균일도가 주위 패턴의 설계 치수에 대한 치수 정밀도에 의존하여 불량하게 되는 것을 방지할 수 있으며, 반도체 소자 제조에 필요한 레이아웃 설계가 용이하게 된다. 또한, 본 발명에 따른 하드마스크 패턴 형성 방법에서는 미세 피치로 반복 형성되는 하드마스크 패턴이 동시에 형성되므로, 상기 하드마스크 패턴중 상호 인접한 패턴이 시차를 두고 각각 다른 공정을 통해 형성되는 경우에 비해 하드마스크 패턴의 전체적인 CD 균일도를 향상시킬 수 있다.
다음에, 본 발명의 바람직한 실시예들에 대하여 첨부 도면을 참조하여 상세히 설명한다.
도 1a 내지 도 1h는 본 발명의 바람직한 실시예에 따라 미세 피치의 하드마스크 패턴을 형성하는 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.
도 1a를 참조하면, 기판(10)상에 제1 하드마스크층(20)을 형성한다. 그리고, 통상의 포토리소그래피 공정을 이용하여 상기 제1 하드마스크층(20) 위에 복수의 제1 희생 패턴(30)을 형성한다.
상기 제1 희생 패턴(30)은 최종적으로 형성하고자 하는 하드마스크 패턴의 피치(P) 보다 2배 큰 제1 피치(2P)를 가지도록 형성된다. 상기 제1 희생 패턴(30) 의 제1 폭(W1)은 상기 제1 피치(2P)의 1/4인 값을 가지도록 설계될 수 있다. 상기 제1 희생 패턴(30)은 예를 들면 상기 기판(10)상에서 상기 제1 피치(2P)를 가지고 소정의 방향으로 반복 형성되는 복수의 라인 패턴으로 이루어질 수 있다.
상기 제1 하드마스크층(20)은 피식각막의 재료 및 형성하고자 하는 패턴의 용도에 따라 다양한 물질로 이루어질 수 있다. 예를 들면, 상기 기판(10)에 활성 영역을 정의하기 위한 트렌치를 형성하고자 하는 경우에는 상기 하드마스크층(20)은 산화막, 질화막, 또는 이들의 조합으로 이루어질 수 있다. 또는, 상기 기판(10)상의 피식각막(도시 생략)이 절연막 또는 도전막인 경우, 상기 피식각막 재료에 따라 식각 선택비를 제공할 수 있는 물질로 이루어질 수 있다.
상기 제1 하드마스크층(20) 및 상기 제1 희생 패턴(30)은 각각 식각 특성이 서로 다른 물질, 즉 소정의 식각 조건에 대하여 서로 다른 식각 선택비를 가지는 물질로 이루어진다. 예를 들면, 상기 제1 하드마스크층(20)은 열산화막, CVD (chemical vapor deposition) 산화막, USG막 (undoped silicate glass film) 및 HDP 산화막 (high density plasma oxide film)으로 이루어지는 군에서 선택되는 적어도 하나의 산화막으로 이루어질 수 있다. 또는, 상기 제1 하드마스크층(20)은 질화막, 예를 들면 SiON, SiN, SiBN 및 BN으로 이루어지는 군에서 선택되는 적어도 하나의 막으로 이루어질 수도 있다. 또는, 상기 하드마스크층(20)은 위에서 예시된 질화막들 중에서 선택되는 하나의 질화막과 위에서 예시된 산화막들중에서 선택되는 하나의 산화막의 적층 구조로 이루어질 수도 있다. 또는, 상기 제1 하드마스크 층(20)은 폴리실리콘막으로 이루어질 수도 있다.
상기 제1 하드마스크층(20)이 산화막 또는 질화막으로 형성된 경우, 상기 제1 희생 패턴(30)은 폴리실리콘막으로 이루어질 수 있다. 또는, 상기 제1 하드마스크층(20)이 질화막으로 이루어진 경우, 상기 제1 희생 패턴(30)은 평탄도 특성이 우수한 산화막, 예를 들면 SOG막 (silicon on glass film) 또는 FOX막 (flowable oxide film)으로 이루어질 수 있다. 상기 제1 희생 패턴(30)의 구성 재료는 상기 제1 하드마스크층(20)의 재료 및 상기 기판(10)에 형성된 피식각막(도시 생략)의 재료를 고려하여 결정할 수 있다.
도 1b를 참조하면, 상기 복수의 제1 희생 패턴(30) 사이에서 노출되는 상기 제1 하드마스크층(20)을 그 상면으로부터 제1 두께(d) 만큼 제거하여 상기 제1 하드마스크층(30)의 낮은 표면부(20a)를 형성한다. 바람직하게는, 상기 제1 두께(d)는 상기 제1 희생 패턴(30)의 제1 폭(W1)과 동일한 치수를 가지도록 한다.
상기 제1 하드마스크층(20)의 상면에 상기 낮은 표면부(20a)를 형성하기 위하여 건식 식각 공정을 행할 수 있다, 예를 들면, 도 1a를 참조하여 설명한 상기 제1 희생 패턴(30) 형성 공정에서, 상기 제1 희생 패턴(30) 형성을 위한 건식 식각 공정시 상기 제1 희생 패턴(30)이 형성된 후 연속적으로 과도 식각을 행하여 상기 낮은 표면부(20a)가 형성되도록 할 수 있다. 다른 방법으로서, 상기 낮은 표면부(20a)를 형성하기 위한 별도의 건식 식각 공정을 행할 수도 있다.
도 1c를 참조하면, 상기 제1 하드마스크층(20) 및 제1 희생 패턴(30) 위에 제2 하드마스크층(40)을 형성한다. 상기 제2 하드마스크층(40)은 상기 복수의 제1 희생 패턴(30)중 상호 인접한 2개의 제1 희생 패턴(30) 사이에서 제2 폭(W2)의 리세스(recess)(42)가 형성된 상면을 가진다. 상기 제2 폭(W2)이 상기 제1 피치(2P)의 1/4인 값을 가지도록 상기 제2 하드마스크층(40)의 두께를 결정할 수 있다. 바람직하게는, 상기 제2 하드마스크층(40)중 상기 제1 희생 패턴(30)의 양 측벽 위에 형성되는 부분의 두께, 즉 제3 폭(W3)이 상기 제1 피치(2P)의 1/4인 값을 가지도록 설계될 수 있다.
상기 제2 하드마스크층(40)은 상기 제1 희생 패턴(30)의 상면 및 양 측벽과, 상기 제1 하드마스크층(20)의 낮은 표면부(20a)를 각각 균일한 두께로 덮도록 형성될 수 있다. 바람직하게는, 상기 제2 하드마스크층(40)은 상기 제1 희생 패턴(30)의 상면 및 양 측벽과 상기 제1 하드마스크층(20)에 형성된 낮은 표면부(20a)를 각각 상기 제1 두께(d)와 동일한 두께로 균일하게 덮도록 형성된다. 또한 바람직하게는, 상기 제2 하드마스크층(40)에 의해 한정되는 상기 리세스(42)의 제2 폭(W2)이 상기 제1 희생 패턴(30)의 제1 폭(W1)과 동일한 치수를 가지도록 상기 제2 하드마스크층(40)의 두께를 결정한다.
상기 제2 하드마스크층(40)은 상기 제1 하드마스크층(20)과 유사한 식각 특성을 가지는 물질로 이루어질 수 있다. 예를 들면, 상기 제2 하드마스크층(40)은 상기 제1 하드마스크층(20) 구성 물질과 동일한 물질로 이루어질 수 있다. 또는, 상기 제2 하드마스크층(40)은 상기 제1 하드마스크층(20)과 식각 특성은 유사하나 상호 다른 물질로 이루어질 수도 있다. 예를 들면, 상기 제1 하드 마스크층(20) 및 제2 하드마스크층(40)은 각각 산화막으로 이루어질 수 있다. 바람직하게는, 상기 제2 하드마스크층(40)은 ALD (atomic layer deposition) 방법에 의하여 형성된 산화막으로 이루어진다. 또는, 상기 제1 희생 패턴(30)이 폴리실리콘막 또는 산화막으로 형성된 경우, 상기 제2 하드마스크층(40)은 ALD 방법에 의하여 형성된 질화막으로 이루어질 수 있다. 또는, 상기 제1 희생 패턴(30)이 폴리실리콘막 또는 질화막으로 형성된 경우, 상기 제2 하드마스크층(40)은 ALD 방법에 의하여 형성된 산화막으로 형성될 수 있다. 또는, 상기 제1 희생 패턴(30)이 산화막 또는 질화막으로 형성된 경우, 상기 제2 하드마스크층(40)은 ALD 방법에 의하여 형성된 폴리실리콘막으로 형성될 수 있다.
도 1d를 참조하면, 상기 제2 하드마스크층(40)이 형성된 기판(10) 위에 제2 희생막(50)을 형성한다. 상기 제2 희생막(50)은 상기 제1 희생 패턴(30)과 식각 특성이 동일하거나 유사한 물질로 이루어질 수 있다. 예를 들면, 상기 제2 하드마스크층(40)이 산화막 또는 질화막으로 이루어진 경우, 상기 제2 희생막(50)은 폴리실리콘막으로 이루어질 수 있다.
상기 제2 희생막(50)을 형성함으로써 상기 리세스(42)는 상기 제2 희생막(50)으로 완전히 채워지게 된다. 상기 제2 하드마스크층(40)의 두께 즉 제3 폭(W3)이 상기 제1 피치(2P)의 1/4인 값을 가지는 경우, 상기 제2 희생층(50)중 상 기 리세스(42) 내에 채워진 부분의 폭(W4)은 상기 제2 폭(W2)과 동일하게 상기 제1 피치(2P)의 1/4인 값을 가지게 된다.
도 1e를 참조하면, 상기 제2 하드마스크층(40)의 상면이 일부 노출될 때까지 상기 제2 희생막(50)의 일부를 제거하여 상기 리세스(42) 내에 제2 희생 패턴(50a)을 형성한다. 그 결과 얻어지는 복수의 제2 희생 패턴(50a)중 인접한 2 개의 제2 희생 패턴(50a) 사이에는 상기 제1 희생 패턴(30)을 덮고 있는 제2 하드마스크층(40)의 상면이 노출되어 있다.
상기 제2 희생막(50)의 일부를 제거하기 위하여 습식 식각 방법을 이용할 수 있다.
예를 들면, 상기 제2 희생 패턴(50a)은 상기 제1 희생 패턴(30)의 연장 방향과 동일한 방향으로 연장되는 복수의 라인 패턴을 형성할 수 있다. 상기 리세스(42) 내에 남아 있는 상기 제2 희생 패턴(50a)은 상기 제1 희생 패턴(30)과 대략 동일한 수평면상에 위치된다.
도 1f를 참조하면, 상기 제2 하드마스크층(40)의 일부, 즉 상기 제2 하드마스크층(40)중 상기 제1 희생 패턴(30)의 상면을 덮고 있는 부분을 제거하여 상기 제1 희생 패턴(30)의 상면을 노출시킨다. 그 결과, 상기 기판(10)상에서 상기 제1 희생 패턴(30)의 상면 및 제2 희생 패턴(50a)의 상면이 동시에 노출된다. 그리고, 상기 제 하드마스크층(40)의 상부에는 상기 제1 피치(2P)의 1/2인 제2 피치(P)로 반복 형성되는 돌출부가 형성된다. 상기 돌출부는 상기 제1 희생 패턴(30)과 유사 하게 상기 제2 피치(P)를 가지고 소정 방향으로 반복 형성되는 복수의 라인 패턴의 형상을 가질 수 있다.
상기 제2 하드마스크층(40)의 일부를 제거하여 상기 제1 희생 패턴(30)의 상면을 노출시키기 위하여 습식 식각 방법을 이용할 수 있다. 예를 들면, 상기 제2 하드마스크층(40)이 산화막으로 이루어지고 상기 제1 희생 패턴(30) 및 제2 희생 패턴(50a)이 폴리실리콘으로 이루어진 경우, 상기 제1 희생 패턴(30) 및 제2 희생 패턴(50a)에 대하여 비교적 높은 식각 선택비로 상기 제2 하드마스크층(50) 만을 선택적으로 제거하기 위하여 불소(F)를 함유하는 식각액을 사용할 수 있다. 예를 들면, 상기 식각액은 DHF (diluted HF), NH4F, 또는 이들의 조합으로 이루어질 수 있다. 특히 바람직하게는, 상기 식각액은 순수와 HF가 50:1의 부피비로 혼합된 DHF로 이루어질 수 있다.
또한, 상기 제2 하드마스크층(40)의 일부를 제거하여 상기 제1 희생 패턴(30)의 상면을 노출시키기 위하여 건식 식각 방법을 이용할 수도 있다. 예를 들면, 상기 제2 하드마스크층(40)이 산화막으로 이루어지고 상기 제1 희생 패턴(30) 및 제2 희생 패턴(50a)이 폴리실리콘으로 이루어진 경우, 상기 제1 희생 패턴(30) 및 제2 희생 패턴(50a)에 대하여 비교적 높은 식각 선택비로 상기 제2 하드마스크층(50) 만을 선택적으로 제거하기 위하여 불소를 함유하는 식각 가스를 이용하는 건식 식각 공정을 행할 수 있다. 예를 들면, 상기 식각 가스로서 CxFy (x 및 y는 각각 1 내지 10의 정수)를 사용할 수 있다. 또는, 상기 식각 가스로서 CxFy 및 O2의 혼합 가스, 또는 CxFy, O2 및 Ar의 혼합 가스를 사용할 수 있다. 상기 CxFy 가스로서 예를 들면 C3F6, C4F6, C4F8, 또는 C5F8을 사용할 수 있다.
또한, 상기 제1 희생 패턴(30)의 상면을 노출시키기 위하여 상기 제2 하드마스크층(40)의 일부를 건식 식각 방법으로 제거할 때, 식각 챔버 내에서 상기 예시된 식각 가스의 플라즈마를 발생시켜 상기 플라즈마 분위기에서 식각을 행할 수 있다. 또는, 경우에 따라 상기 식각 챔버 내에서 플라즈마를 발생시키지 않음으로써 이온 에너지가 없는 상태로 상기 예시된 식각 가스 분위기에서 식각을 행할 수도 있다.
도 1g를 참조하면, 상기 제1 희생 패턴(30) 및 제2 희생 패턴(50a)을 완전히 제거한다. 이를 위하여, 습식 식각 또는 건식 식각 방법을 이용할 수 있다.
상기 제1 희생 패턴(30) 및 제2 희생 패턴(50a)이 각각 폴리실리콘으로 이루어진 경우, 이들을 습식 식각 방법으로 제거하기 위하여, NH4OH를 포함하는 식각액을 사용할 수 있다. 예를 들면, NH4OH, H2O2 및 H2O가 4:1:95의 부피비로 혼합된 식각액을 사용할 수 있다.
상기 제1 희생 패턴(30) 및 제2 희생 패턴(50a)을 건식 식각 방법으로 제거하는 경우, CF4를 포함하는 식각 가스를 사용하는 등방성 CDE (chemical dry etch) 공정을 이용할 수 있다. 예를 들면, CF4 및 O2의 혼합 가스, 또는 CF4, O2, N2 및 HF의 혼합 가스를 사용하는 CDE 공정을 이용할 수 있다.
상기 제1 희생 패턴(30) 및 제2 희생 패턴(50a)이 제거된 후, 상기 기판(10)상에는 상기 제1 하드마스크층(20) 및 제2 하드마스크층(40)이 남아 있게 된다. 그리고, 상기 제2 하드마스크층(40)의 상부에서는 상기 제2 피치(P)로 반복 형성되는 돌출부의 측벽이 노출된다.
도 1h를 참조하면, 상기 제2 하드마스크층(40) 및 제1 하드마스크층(20)을 차례로 이방성 건식 식각 방법에 의해 에치백한다. 즉, 상기 제2 하드마스크층(40)의 상부에 형성된 돌출부를 식각 마스크로 이용하여 상기 제2 하드마스크층(40) 및 제1 하드마스크층(20)을 차례로 이방성 건식 식각하여 상기 제1 하드마스크층(20) 및 제2 하드마스크층(40)의 잔류 부분으로 이루어지는 하드마스크 패턴(60)을 형성한다.
상기 하드마스크 패턴(60)은 상기 제1 피치(2P)의 1/4인 제3 폭(W3)을 가질 수 있다. 상기 하드마스크 패턴(60)은 상기 제1 피치(2P)의 1/2인 미세한 피치(P)로 반복 형성되는 구조를 가진다.
도 2a 내지 도 2f는 본 발명의 바람직한 실시예에 따른 미세 피치의 하드마스크 패턴 형성 방법을 이용하여 반도체 소자의 미세 패턴을 형성하는 방법의 일 예를 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다. 본 예에서는 본 발명에 따른 방법에 의해 형성되는 하드마스크 패턴을 이용하여 반도체 기판에 소자분리 영역을 형성하는 과정을 설명한다.
도 2a 내지 도 2f에 있어서, 도 1a 내지 도 1h에서와 동일한 참조 부호는 동 일 부재를 나타낸다.
도 2a를 참조하면, 반도체 기판(100)상에 패드 산화막(110)을 형성한다. 그리고, 상기 패드 산화막(110) 위에 질화막(122)을 형성한다.
그 후, 도 1a를 참조하여 설명한 제1 하드마스크층(20) 및 제1 희생 패턴(30) 형성 방법과 같은 방법으로 상기 질화막(122) 위에 제1 하드마스크층(20) 및 제1 희생 패턴(30)을 형성한다.
도 2b를 참조하면, 도 1b 내지 도 1g를 참조하여 설명한 바와 같은 방법으로 상기 질화막(122) 위에 제1 하드마스크층(20) 및 제2 하드마스크층(40)을 형성한다.
도 2c를 참조하면, 도 1h를 참조하여 설명한 바와 같은 방법으로 상기 제2 하드마스크층(40)의 상부에 형성된 돌출부를 식각 마스크로 이용하여 제2 하드마스크층(40) 및 제1 하드마스크층(20)을 차례로 이방성 건식 식각하여, 상기 질화막(122) 위에 상기 제1 하드마스크층(20) 및 제2 하드마스크층(40)의 잔류 부분으로 이루어지는 하드마스크 패턴(60)을 형성한다.
도 2d를 참조하면, 상기 하드마스크 패턴(60)을 식각 마스크로 사용하여 상기 질화막(122)을 이방성 건식 식각하여 질화막 패턴(122a)을 형성한다. 도 2c에는 상기 질화막 패턴(122a) 위에 상기 하드마스크 패턴(60)이 남아 있지 않은 것으로 도시되어 있다. 그러나, 경우에 따라 상기 질화막 패턴(122a)이 형성된 후 상기 질화막 패턴(122a)의 상면에 상기 하드마스크 패턴(60)이 일부 잔류되어 있을 수도 있다.
상기 질화막 패턴(122a)은 상기 제1 피치(2P)의 1/2인 미세한 피치(P)로 반복 형성되는 구조를 가진다.
도 2e를 참조하면, 상기 질화막 패턴(122a)을 식각 마스크로 하여 상기 패드 산화막(110) 및 상기 반도체 기판(100)을 이방성 건식 식각하여 상기 기판에 트렌치(160)를 형성한다.
도 2f를 참조하면, 상기 트렌치(160) 내부 및 상기 질화막 패턴(122a) 위에 절연 물질을 증착한 후, 상기 질화막 패턴(122a)이 노출될 때 까지 CMP (chemical mechanical polishing) 공정에 의해 평탄화하는 방법으로 상기 트렌치(160) 내에 절연막(170)을 채워 소자분리 영역을 형성한다.
도 2a 내지 도 2f를 참조하여 설명한 방법과 같이 본 발명에 따른 방법에 의해 형성된 하드마스크 패턴(60) 및 질화막 패턴(122a)을 각각 식각 마스크로 이용하여 반도체 기판(100)에 트렌치(160)를 형성하는 방법으로 소자분리 영역을 형성함으로써 통상의 포토리소그래피 공정에서 구현할 수 있는 피치의 1/2인 미세 피치로 반복적으로 형성되는 소자분리용 패턴을 형성하는 것이 가능하게 되어, 포토리소그래피 공정에서의 해상 한계를 초월하는 미세 피치로 반복 형성되는 미세한 소자분리 영역을 용이하게 구현할 수 있다.
다음에, 본 발명의 바람직한 실시예에 따른 하드마스크 패턴 형성 방법을 이용하여 반도체 소자의 미세 패턴을 형성하는 방법의 다른 예를 설명한다.
도 3은 본 발명에 따른 방법에 의하여 형성된 하드마스크 패턴을 이용하여 구현하고자 하는 복수의 콘택홀 패턴(250)의 레이아웃(layout)이다.
도 3에서, 형성하고자 하는 복수의 콘택홀 패턴(250)이 각각 제1 피치(Ph)로 반복 배치되어 있다.
도 4a 및 도 4b 내지 도 7a 및 도 7b는 도 3의 레이아웃에 따른 콘택홀 패턴(250)을 형성하기 위한 제1 실시예를 설명하기 위하여 공정 순서에 따라 도시한 도면들이다. 여기서, 도 4a, 도 5a, 도 6a 및 도 7a는 본 발명에 따른 미세 패턴 형성 방법에 따른 각 공정 단계에서 구조물의 상면 구조를 보여주는 평면도이고, 도 4b, 도 5b, 도 6b 및 도 7b는 각각 도 4a, 도 5a, 도 6a 및 도 7a의 단면도이다.
도 4a 및 도 4b 내지 도 7a 및 도 7b에 있어서, 도 1a 내지 도 1h 및 도 2a 내지 도 2f에서와 동일한 참조 부호는 동일 부재를 나타낸다.
도 4a와 도 4a의 IVb - IVb'선 단면도인 도 4b를 참조하면, 반도체 기판(200)상에 층간절연막(210)을 형성한다. 그리고, 본 발명에 따른 하드마스크 패턴 형성 방법에 따라 상기 층간절연막(210) 위에 라인 앤드 스페이스 패턴 형상의 하드마스크 패턴(220)을 형성한다. 상기 하드마스크 패턴(220)은 도 1a 내지 도 1h를 참조하여 설명한 하드마스크 패턴(60) 형성 공정과 동일한 공정, 또는 도 2a 내지 도 2d를 참조하여 설명한 바와 같이 하드마스크 패턴(60)을 식각마스크로 이용하여 형성한 질화막 패턴(122a) 형성 공정과 동일한 공정에 의해 형성될 수 있다.
예를 들면, 상기 층간절연막(210)은 산화막으로 이루어질 수 있다. 이 경우, 상기 하드마스크 패턴(60)은 질화막으로 이루어지는 것이 바람직하다.
상기 하드마스크 패턴(220)은 도 3에 도시한 복수의 콘택홀 패턴(250)의 피치(Ph)와 동일한 피치(Ps)로 형성한다. 여기서, 상기 하드마스크 패턴(220) 사이의 스페이스(224)의 폭(Ws)은 도 1b를 참조하여 설명한 방법에 의해 형성되는 제1 희생 패턴(30)의 폭(W1)과, 도 1e를 참조하여 설명한 방법에 의해 형성되는 제2 희생 패턴(50a)의 폭(W4)에 의해 결정되는 것이다. 상기 제1 희생 패턴(30)의 폭(W1)은 상기 제1 희생 패턴(30) 형성을 위한 포토리소그래피 공정시 이용되는 레이아웃 설계에 따라 결정되는 것이며, 상기 제2 희생 패턴(50a)의 폭(W4)은 상기 제1 희생 패턴(30)의 폭(W1)의 치수 균일도에 의존하는 것이므로, 상기 하드마스크 패턴(220) 사이의 스페이스(224)의 폭(Ws)은 상기 제1 희생 패턴(30)의 폭(W1)의 치수 균일도와 대략 유사한 정도의 균일도를 가진다. 상기 제1 희생 패턴(30)의 폭(W1) 및 상기 제2 희생 패턴(50a)의 폭(W4)은 도 3에 도시한 최종적으로 구현하고자 하는 콘택홀 패턴(250)의 단축 방향 폭(Wx)의 치수로 설계되므로, 상기 콘택홀 패턴(250)의 단축 방향 폭(Wx) 및 피치(Ph)는 상기 하드마스크 패턴(220) 사이의 스페이스(224)의 폭(Ws) 및 피치(Ps)에 대응하는 값을 가지게 된다. 즉, 상기 제1 희생 패턴(30)의 폭(W1)에 의해 도 3에 도시한 형성하고자 하는 콘택홀 패턴(250)의 단축 방향의 폭(Wx)이 결정된다고 할 수 있다.
따라서, 상기 콘택홀 패턴(250)의 단축 방향 폭(Wx) 및 피치(Ph)는 의도하였던 설계값으로부터 오차가 거의 없으며, 이들 사이에 오차가 발생한다 하여도 그 오차 범위를 최소화시킬 수 있다.
도 5a와 도 5a의 Vb - Vb'선 단면도인 도 5b를 참조하면, 상기 하드마스크 패턴(220)이 형성된 결과물을 덮는 마스크 패턴(230)을 형성한다.
상기 마스크 패턴(230)에는 상기 층간절연막(210)중 도 3의 레이아웃에 따른 콘택홀 형성 예정 영역(A)을 노출시키는 개구(230a)가 형성되어 있다. 상기 개구(230a)를 통해 상기 층간절연막(210)중 콘택홀 형성 예정 영역(A) 및 그 위를 덮고 있는 하드마스크 패턴(220)의 일부가 노출된다. 상기 개구(230a)는 상기 하드마스크 패턴(220)의 연장 방향으로 상기 개구(230a)의 단축 방향의 폭(Wm) 만큼 상기 하드마스크 패턴(220)을 노출시킨다. 상기 개구(230a)의 단축 방향의 폭(Wm)에 의해 도 3에 도시한 형성하고자 하는 콘택홀 패턴(250)의 장축 방향의 폭(Wy)이 결정된다.
상기 마스크 패턴(230)은 통상의 포토레지스트 물질로 이루어질 수 있다. 또는, 상기 마스크 패턴(230)은 SOC막 (spin on carbon film), Si ARC막 (anti-reflective coating film), 및 포토레지스트층이 차례로 적층된 3층 구조의 적층막, 또는 SOC막, Si ARC막, 유기 ARC막, 및 포토레지스트층이 차례로 적층된 4층 구조의 적층막으로 이루어질 수 있다.
도 6a와 도 6a의 VIb - VIb'선 단면도인 도 6b를 참조하면, 상기 마스크 패턴(230)과, 상기 마스크 패턴(230)에 형성된 개구(230a)를 통해 노출되는 상기 하드마스크 패턴(220)을 각각 식각 마스크로 사용하여 상기 층간절연막(210)을 이방 성 건식 식각하여 콘택홀(210h)이 형성된 층간절연막 패턴(210a)을 형성한다. 상기 층간절연막 패턴(210a)의 콘택홀(210h)을 통해 상기 반도체 기판(200)의 상면이 노출된다.
도 7a와 도 7a의 VIIb - VIIb'선 단면도인 도 7b를 참조하면, 상기 층간절연막 패턴(210a) 위에 남아 있는 하드마스크 패턴(220) 및 마스크 패턴(230)을 제거한다.
상기 층간절연막 패턴(210a)에 형성된 콘택홀(210h)은 상기 반도체 기판(200)의 활성 영역(도시 생략) 또는 도전층(도시 생략)을 노출시키는 DC 콘택홀 (direct contact hole), BC 콘택홀 (buried contact hole), 또는 비아(via) 콘택홀을 구성할 수 있다.
도 4a 및 도 4b 내지 도 7a 및 도 7b를 참조하여 설명한 방법과 같이 반도체 기판(200)상에 본 발명에 따른 방법에 의해 형성된 하드마스크 패턴(220)을 식각 마스크로 이용하여 층간절연막(210)에 콘택홀(210h)을 형성함으로써 통상의 포토리소그래피 공정에서 구현할 수 있는 피치의 1/2인 미세 피치로 반복적으로 형성되는 피쳐 사이즈 (feature size) 이하의 미세 콘택홀을 형성하는 것이 가능하다.
도 8a 내지 도 8f는 도 3의 레이아웃에 따른 콘택홀 패턴(250)을 형성하기 위한 제2 실시예를 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.
도 8a 내지 도 8f에 있어서, 도 1a 내지 도 1h, 도 2a 내지 도 2f, 그리고 도 4a 내지 도 7a에서와 동일한 참조 부호는 동일 부재를 나타낸다.
도 8a를 참조하면, 반도체 기판(200)상에 층간절연막(210)을 형성한다. 그리 고, 상기 층간절연막(210) 위에 질화막(122)을 형성한다.
그 후, 도 1b 내지 도 1g를 참조하여 설명한 바와 같은 방법으로 상기 질화막(122) 위에 제1 하드마스크층(20) 및 제2 하드마스크층(40)을 형성한다. 상기 제2 하드마스크층(40)의 상부에는 제2 피치(P)로 반복 형성되는 돌출부가 형성되어 있으며, 상기 돌출부는 소정 방향으로 반복 형성되는 복수의 라인 패턴의 형상을 가진다.
도 8b를 참조하면, 도 5a 및 도 5b를 참조하여 설명한 바와 같은 방법으로 상기 제1 하드마스크층(20) 및 제2 하드마스크층(40) 위에 마스크 패턴(230)을 형성한다. 상기 마스크 패턴(230)에 관한 상세한 사항은 도 5a 및 도 5b를 참조하여 설명한 바와 같다. 단, 상기 마스크 패턴(230)의 개구(230a)를 통해 제1 하드마스크층(20) 및 제2 하드마스크층(40)이 노출된다. 상기 개구(230a)의 단축 방향의 폭(Wm)(도 5a 참조)에 의해 도 3에 도시한 형성하고자 하는 콘택홀 패턴(250)의 장축 방향의 폭(Wy)이 결정된다.
도 8c를 참조하면, 상기 마스크 패턴(230)과 상기 제2 하드마스크층(40)의 상부에 형성된 돌출부를 각각 식각 마스크로 이용하여 상기 제2 하드마스크층(40) 및 제1 하드마스크층(20)을 차례로 이방성 건식 식각하여, 상기 개구(230a)에 의해 오픈(open)되는 영역에서만 상기 질화막(122) 위에 상기 제1 하드마스크층(20) 및 제2 하드마스크층(40)의 잔류 부분으로 이루어지는 복수의 하드마스크 패턴(60)을 형성한다. 상기 하드마스크 패턴(60)을 통해 상기 질화막(122)의 상면이 노출된다.
도 8d를 참조하면, 상기 마스크 패턴(230) 및 상기 하드마스크 패턴(60)을 식각 마스크로 사용하여 상기 질화막(122)을 이방성 건식 식각하여 질화막 패턴(122a)을 형성한다. 도 8d에는 상기 질화막 패턴(122a) 위에 상기 하드마스크 패턴(60)이 남아 있지 않은 것으로 도시되어 있다. 그러나, 경우에 따라 상기 질화막 패턴(122a)이 형성된 후 상기 질화막 패턴(122a)의 상면에 상기 하드마스크 패턴(60)이 일부 잔류되어 있을 수도 있다.
상기 질화막 패턴(122a)은 상기 제1 피치(2P)의 1/2인 미세한 피치(P)로 반복 형성되는 구조를 가진다. 그리고, 상기 질화막 패턴(122a) 사이의 스페이스(122s)의 폭(Ws)에 의해 도 3에 도시한 형성하고자 하는 콘택홀 패턴(250)의 단축 방향의 폭(Wx)이 결정된다.
도 8e를 참조하면, 상기 마스크 패턴(230)과, 상기 마스크 패턴(230)에 형성된 개구(230a)를 통해 노출되는 상기 질화막 패턴(122a)을 각각 식각 마스크로 사용하여 상기 층간절연막(210)을 이방성 건식 식각하여 콘택홀(210h)이 형성된 층간절연막 패턴(210a)을 형성한다. 상기 층간절연막 패턴(210a)의 콘택홀(210h)을 통해 상기 반도체 기판(200)의 상면이 노출된다.
도 8f를 참조하면, 상기 층간절연막 패턴(210a) 위에 남아 있는 질화막 패턴(122a), 제1 하드마스크층(20), 제2 하드마스크층(40), 및 마스크 패턴(230)을 제거한다.
도 8a 내지 도 8f를 참조하여 설명한 바와 같이, 본 발명에 따른 방법에 의해 형성된 하드마스크 패턴(60)을 식각마스크로 이용하여 질화막 패턴(122a)을 형 성하고, 상기 질화막 패턴(122a)을 식각마스크로 이용하여 층간절연막(210)을 식각하여 콘택홀(210a)을 형성하는 데 있어서, 상기 층간절연막(21)상의 제1 하드마스크층(20), 제2 하드마스크층(40) 위에 개구(230a)가 형성된 마스크 패턴(230)을 형성하여 콘택홀(210a) 형성 예정 영역을 오픈시킨 후, 상기 개구(230a)에 의해 오픈된 영역에서만 상기 하드마스크 패턴(60) 및 질화막 패턴(122a)을 형성한다. 따라서, 디자인 룰이 20 nm 이하인 초미세 콘택홀 패턴 형성시 보자 미세한 사이즈를 가지게 되는 하드마스크 패턴(60) 및 질화막 패턴(122a) 형성 후 거치게 되는 공정 수가 줄어들에 되어 하드마스크 패턴(60) 및 질화막 패턴(122a)의 형상이 콘택홀(210a) 형성을 위한 건식 식각이 이루어지기도 전에 변형되는 것을 방지할 수 있으며, 최종적으로 얻고자 하는 콘택홀(210a) 패턴을 원하는 형상으로 얻는 데 보다 유리하다.
본 발명에 따른 하드마스크 패턴 형성 방법에서는 더블 패터닝 공정을 이용하여 포토리소그래피 공정에서의 해상 한계를 초월하는 미세 피치로 반복 형성되는 미세 패턴을 우수한 CD 균일도로 형성할 수 있다. 특히, 미세 피치로 반복 형성되는 복수의 콘택홀을 형성하기 위한 하드마스크를 형성하는 데 있어서 포토리소그래피 공정에 의해 먼저 형성되는 제1 희생 패턴과, 상기 제1 희생 패턴에 의해 셀프얼라인되는 제2 희생 패턴의 형성되는 위치가 최종적으로 구현하고자 하는 콘택홀의 위치로 되므로, 콘택홀 형성을 위한 레이아웃 설계시, 형성하고자 하는 콘택홀 치수 자체로 레이아웃을 설계할 수 있다. 따라서, 콘택홀의 CD 균일도가 주위 패턴 의 설계 치수에 대한 치수 정밀도에 의존하여 불량하게 되는 것을 방지할 수 있으며, 반도체 소자 제조에 필요한 레이아웃 설계가 용이하게 된다. 또한, 본 발명에 따른 하드마스크 패턴 형성 방법에서는 미세 피치로 반복 형성되는 하드마스크 패턴이 동시에 형성되므로, 상기 하드마스크 패턴중 상호 인접한 패턴이 시차를 두고 각각 다른 공정을 통해 형성되는 경우에 비해 하드마스크 패턴의 전체적인 CD 균일도를 향상시킬 수 있다.
따라서, 본 발명에 따른 미세 패턴 형성 방법에서는 포토리소그래피 공정에서 구현할 수 있는 피치의 1/2인 미세 피치로 반복 형성되는 미세 패턴을 형성하는 데 있어서 보다 용이한 방법으로 향상된 CD 균일도를 얻을 수 있다.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상 및 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형 및 변경이 가능하다.

Claims (60)

  1. 기판상에 제1 하드마스크층을 형성하는 단계와,
    상기 제1 하드마스크층 위에 제1 피치로 반복 형성되는 복수의 제1 희생 패턴을 형성하는 단계와,
    상기 복수의 제1 희생 패턴중 상호 인접한 2개의 제1 희생 패턴 사이에 리세스(recess)가 형성된 상면을 가지는 제2 하드마스크층을 상기 제1 희생 패턴 및 상기 제1 하드마스크층 위에 형성하는 단계와,
    상기 리세스 내에 제2 희생 패턴을 형성하는 단계와,
    상기 제1 희생 패턴의 상면이 노출되도록 상기 제2 하드마스크층의 일부를 제거하는 단계와,
    상기 제1 희생 패턴 및 제2 희생 패턴을 제거하는 단계와,
    상기 제2 하드마스크층의 상부를 식각 마스크로 하여 상기 제2 하드마스크층 및 제1 하드마스크층을 식각하여 상기 기판상에 상기 제1 하드마스크층 및 제2 하드마스크층의 잔류 부분으로 이루어지는 하드마스크 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 하드마스크 패턴 형성 방법.
  2. 제1항에 있어서,
    상기 제1 하드마스크층 및 제2 하드마스크층은 상기 제1 희생 패턴 및 상기 제2 희생 패턴과는 서로 다른 식각 특성을 가지는 물질로 이루어지는 것을 특징으 로 하는 하드마스크 패턴 형성 방법.
  3. 제2항에 있어서,
    상기 제1 하드마스크층은 산화막, 질화막, 또는 이들의 조합으로 이루어지는 것을 특징으로 하는 하드마스크 패턴 형성 방법.
  4. 제2항에 있어서,
    상기 제2 하드마스크층은 산화막, 질화막, 또는 폴리실리콘막으로 이루어지는 것을 특징으로 하는 하드마스크 패턴 형성 방법.
  5. 제2항에 있어서,
    상기 제1 희생 패턴 및 제2 희생 패턴은 각각 산화막, 질화막, 또는 폴리실리콘막으로 이루어지는 것을 특징으로 하는 하드마스크 패턴 형성 방법.
  6. 제2항에 있어서,
    상기 제1 하드마스크층 및 제2 하드마스크층은 각각 산화막 또는 질화막으로 이루어지고,
    상기 제1 희생 패턴 및 제2 희생 패턴은 각각 폴리실리콘막으로 이루어지는 것을 특징으로 하는 하드마스크 패턴 형성 방법.
  7. 제1항에 있어서,
    상기 하드마스크 패턴은 상기 제1 피치의 1/2인 피치로 반복 형성되는 복수의 패턴으로 이루어지는 것을 특징으로 하는 하드마스크 패턴 형성 방법.
  8. 제1항에 있어서,
    상기 제1 희생 패턴 및 제2 희생 패턴은 상호 동일한 수평면상에 형성되는 것을 특징으로 하는 하드마스크 패턴 형성 방법.
  9. 제1항에 있어서,
    상기 복수의 제1 희생 패턴을 형성한 후 상기 제2 하드마스크층을 형성하기 전에 상기 제1 희생 패턴들 사이에서 노출되는 상기 제1 하드마스크층을 그 상면으로부터 제1 두께 만큼 제거하여 상기 제1 하드마스크층의 상면에 낮은 표면부를 형성하는 단계를 더 포함하고,
    상기 제2 하드마스크층은 상기 제1 희생 패턴과 상기 낮은 표면부를 각각 상기 제1 두께로 균일하게 덮도록 형성되는 것을 특징으로 하는 하드마스크 패턴 형성 방법.
  10. 제1항에 있어서,
    상기 제2 하드마스크층의 일부를 제거하기 위하여 습식 식각 방법을 이용하는 것을 특징으로 하는 하드마스크 패턴 형성 방법.
  11. 제1항에 있어서,
    상기 제2 하드마스크층의 일부를 제거하기 위하여 건식 식각 방법을 이용하는 것을 특징으로 하는 하드마스크 패턴 형성 방법.
  12. 제1항에 있어서,
    상기 제1 희생 패턴 및 제2 희생 패턴을 제거하기 위하여 습식 식각 방법을 이용하는 것을 특징으로 하는 하드마스크 패턴 형성 방법.
  13. 제12항에 있어서,
    상기 제1 희생 패턴 및 제2 희생 패턴은 폴리실리콘으로 이루어지고,
    상기 제1 희생 패턴 및 제2 희생 패턴을 제거하기 위하여 NH4OH를 포함하는 식각액을 사용하는 것을 특징으로 하는 하드마스크 패턴 형성 방법.
  14. 제13항에 있어서,
    상기 식각액은 NH4OH, H2O2 및 H2O의 혼합물로 이루어지는 것을 특징으로 하는 하드마스크 패턴 형성 방법.
  15. 제1항에 있어서,
    상기 제1 희생 패턴 및 제2 희생 패턴은 폴리실리콘으로 이루어지고,
    상기 제1 희생 패턴 및 제2 희생 패턴을 제거하기 위하여 CF4를 포함하는 식각 가스를 사용하는 등방성 CDE (chemical dry etch) 공정을 이용하는 것을 특징으로 하는 하드마스크 패턴 형성 방법.
  16. 제15항에 있어서,
    상기 식각 가스는 CF4 및 O2의 혼합 가스로 이루어지는 것을 특징으로 하는 하드마스크 패턴 형성 방법.
  17. 제15항에 있어서,
    상기 식각 가스는 CF4, O2, N2 및 HF의 혼합 가스로 이루어지는 것을 특징으로 하는 하드마스크 패턴 형성 방법.
  18. 기판상의 피식각막 위에 제1 하드마스크층을 형성하는 단계와,
    상기 제1 하드마스크층 위에 제1 피치로 반복 형성되는 복수의 제1 희생 패턴을 형성하는 단계와,
    상기 복수의 제1 희생 패턴중 상호 인접한 2개의 제1 희생 패턴 사이에 리세스(recess)가 형성된 상면을 가지는 제2 하드마스크층을 상기 제1 희생 패턴 및 상기 제1 하드마스크층 위에 형성하는 단계와,
    상기 리세스 내에 제2 희생 패턴을 형성하는 단계와,
    상기 제1 희생 패턴의 상면이 노출되도록 상기 제2 하드마스크층의 일부를 제거하는 단계와,
    상기 제1 희생 패턴 및 제2 희생 패턴을 제거하는 단계와,
    상기 제2 하드마스크층의 상부를 식각 마스크로 이용하여 상기 제2 하드마스크층 및 제1 하드마스크층을 식각하여 상기 제1 하드마스크층 및 제2 하드마스크층의 잔류 부분으로 이루어지는 복수의 하드마스크 패턴을 형성하는 단계와,
    상기 복수의 하드마스크 패턴을 식각 마스크로 이용하여 상기 피식각막을 식각하여 상기 제1 피치의 1/2인 피치로 반복 형성되는 복수의 미세 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
  19. 제18항에 있어서,
    상기 제1 하드마스크층 및 제2 하드마스크층은 상기 제1 희생 패턴 및 상기 제2 희생 패턴과는 서로 다른 식각 특성을 가지는 물질로 이루어지는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
  20. 제19항에 있어서,
    상기 제1 하드마스크층은 산화막, 질화막, 또는 이들의 조합으로 이루어지는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
  21. 제19항에 있어서,
    상기 제2 하드마스크층은 산화막, 질화막, 또는 폴리실리콘막으로 이루어지는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
  22. 제19항에 있어서,
    상기 제1 희생 패턴 및 제2 희생 패턴은 각각 산화막, 질화막, 또는 폴리실리콘막으로 이루어지는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
  23. 제19항에 있어서,
    상기 제1 하드마스크층 및 제2 하드마스크층은 각각 산화막 또는 질화막으로 이루어지고,
    상기 제1 희생 패턴 및 제2 희생 패턴은 각각 폴리실리콘막으로 이루어지는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
  24. 제18항에 있어서,
    상기 제1 희생 패턴 및 제2 희생 패턴은 상호 동일한 수평면상에 형성되는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
  25. 제18항에 있어서,
    상기 복수의 제1 희생 패턴을 형성한 후 상기 제2 하드마스크층을 형성하기 전에 상기 제1 희생 패턴들 사이에서 노출되는 상기 제1 하드마스크층을 그 상면으로부터 제1 두께 만큼 제거하여 상기 제1 하드마스크층의 상면에 낮은 표면부를 형성하는 단계를 더 포함하고,
    상기 제2 하드마스크층은 상기 제1 희생 패턴과 상기 낮은 표면부를 각각 상기 제1 두께로 균일하게 덮도록 형성되는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
  26. 제18항에 있어서,
    상기 제2 하드마스크층의 일부를 제거하기 위하여 습식 식각 방법을 이용하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
  27. 제18항에 있어서,
    상기 제2 하드마스크층의 일부를 제거하기 위하여 건식 식각 방법을 이용하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
  28. 제18항에 있어서,
    상기 제1 희생 패턴 및 제2 희생 패턴을 제거하기 위하여 습식 식각 방법을 이용하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
  29. 제28항에 있어서,
    상기 제1 희생 패턴 및 제2 희생 패턴은 폴리실리콘으로 이루어지고,
    상기 제1 희생 패턴 및 제2 희생 패턴을 제거하기 위하여 NH4OH를 포함하는 식각액을 사용하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
  30. 제29항에 있어서,
    상기 식각액은 NH4OH, H2O2 및 H2O의 혼합물로 이루어지는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
  31. 제18항에 있어서,
    상기 제1 희생 패턴 및 제2 희생 패턴은 폴리실리콘으로 이루어지고,
    상기 제1 희생 패턴 및 제2 희생 패턴을 제거하기 위하여 CF4를 포함하는 식각 가스를 사용하는 등방성 CDE (chemical dry etch) 공정을 이용하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
  32. 제31항에 있어서,
    상기 식각 가스는 CF4 및 O2의 혼합 가스로 이루어지는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
  33. 제31항에 있어서,
    상기 식각 가스는 CF4, O2, N2 및 HF의 혼합 가스로 이루어지는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
  34. 제18항에 있어서,
    상기 제1 하드마스크층 및 상기 제2 하드마스크층은 산화막으로 이루어지고,
    상기 제1 하드마스크층을 형성하기 전에, 상기 피식각막 위에 질화막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
  35. 제34항에 있어서,
    상기 복수의 미세 패턴을 형성하는 단계는
    상기 복수의 하드마스크 패턴을 식각 마스크로 이용하여 상기 질화막을 식각하여 상기 피식각막 위에 질화막 패턴을 형성하는 단계와,
    상기 질화막 패턴을 식각 마스크로 이용하여 상기 피식각막을 식각하여 상기복수의 미세 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
  36. 제35항에 있어서,
    상기 피식각막을 식각한 후, 상기 질화막 패턴을 식각 마스크로 이용하여 상기 기판을 식각하여 상기 기판에 트렌치를 형성하는 단계와,
    상기 트렌치 내부를 절연막으로 채워 소자분리 영역을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
  37. 제18항에 있어서,
    상기 복수의 미세 패턴은 소정 피치로 반복 배치되는 콘택홀 패턴인 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
  38. 제37항에 있어서,
    상기 복수의 하드마스크 패턴을 형성한 후, 피식각막을 식각하기 전에, 상기 복수의 하드마스크 패턴중 일부와 상기 피식각막의 소정 영역을 노출시키는 개구가 형성되어 있는 마스크 패턴을 상기 복수의 하드마스크 패턴 및 상기 피식각막 위에 형성하는 단계와,
    상기 마스크 패턴의 개구를 통해 노출되는 하드마스크 패턴과 상기 마스크 패턴을 식각 마스크로 이용하여 상기 개구를 통해 노출되는 피식각막을 식각하여 콘택홀을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
  39. 제38항에 있어서,
    상기 마스크 패턴의 개구는 상기 하드마스크 패턴의 연장 방향으로 제1 폭 만큼 상기 하드마스크 패턴을 노출시키도록 형성되고,
    상기 개구의 제1 폭에 의해 상기 콘택홀의 장축 방향의 폭이 결정되는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
  40. 제38항에 있어서,
    상기 마스크 패턴은 포토레지스트 물질로 이루어지는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
  41. 제38항에 있어서,
    상기 마스크 패턴은 SOC막 (spin on carbon film), ARC막 (anti-reflective coating film), 및 포토레지스트층이 차례로 적층된 막으로 이루어지는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
  42. 제41항에 있어서,
    상기 ARC막은 Si, 유기물, 또는 이들의 조합으로 이루어지는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
  43. 기판상의 절연막 위에 제1 막 및 제1 하드마스크층을 형성하는 단계와,
    상기 제1 하드마스크층 위에 제1 피치로 반복 형성되는 복수의 제1 희생 패턴을 형성하는 단계와,
    상기 복수의 제1 희생 패턴중 상호 인접한 2개의 제1 희생 패턴 사이에 리세 스가 형성된 상면을 가지는 제2 하드마스크층을 상기 제1 희생 패턴 및 상기 제1 하드마스크층 위에 형성하는 단계와,
    상기 리세스 내에 제2 희생 패턴을 형성하는 단계와,
    상기 제1 희생 패턴이 상면이 노출되도록 상기 제2 하드마스크층의 일부를 제거하여 상기 제2 하드마스크층의 상부에 복수의 돌출부를 형성하는 단계와,
    상기 제1 희생 패턴 및 제2 희생 패턴을 제거하여 상기 제2 하드마스크층의 돌출부 측벽을 노출시키는 단계와,
    상기 제1 하드마스크층의 일부와 상기 제2 하드마스크층의 일부를 노출시키는 개구가 형성되어 있는 마스크 패턴을 상기 제1 하드마스크층 및 상기 제2 하드마스크층 위에 형성하는 단계와,
    상기 마스크 패턴과 상기 제2 하드마스크층의 돌출부를 식각 마스크로 이용하여 상기 제2 하드마스크층 및 제1 하드마스크층을 식각하여 상기 제1 하드마스크층 및 제2 하드마스크층의 잔류 부분으로 이루어지는 복수의 하드마스크 패턴을 형성하는 단계와,
    상기 마스크 패턴과 상기 복수의 하드마스크 패턴을 식각 마스크로 이용하여 상기 제1 막을 식각하여 복수의 제1 막 패턴을 형성하는 단계와,
    상기 마스크 패턴과 상기 제1 막 패턴을 식각 마스크로 이용하여 상기 절연막을 식각하여 복수의 콘택홀을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
  44. 제43항에 있어서,
    상기 제2 하드마스크층 상부의 돌출부는 소정 방향으로 연장되는 라인 패턴 형상을 가지고,
    상기 마스크 패턴의 개구는 상기 돌출부의 연장 방향으로 제1 폭 만큼 상기 제2 하드마스크 패턴을 노출시키도록 형성되고,
    상기 개구의 제1 폭에 의해 상기 콘택홀의 장축 방향의 폭이 결정되는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
  45. 제43항에 있어서,
    상기 마스크 패턴은 포토레지스트 물질로 이루어지는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
  46. 제43항에 있어서,
    상기 마스크 패턴은 SOC막 (spin on carbon film), ARC막 (anti-reflective coating film), 및 포토레지스트층이 차례로 적층된 막으로 이루어지는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
  47. 제46항에 있어서,
    상기 ARC막은 Si, 유기물, 또는 이들의 조합으로 이루어지는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
  48. 제38항에 있어서,
    상기 제1 막은 질화막이고,
    상기 제1 하드마스크층 및 제2 하드마스크층은 각각 산화막인 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
  49. 제43항에 있어서,
    상기 제1 하드마스크층 및 제2 하드마스크층은 상기 제1 희생 패턴 및 상기 제2 희생 패턴과는 서로 다른 식각 특성을 가지는 물질로 이루어지는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
  50. 제43항에 있어서,
    상기 제1 희생 패턴 및 제2 희생 패턴은 폴리실리콘막으로 이루어지는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
  51. 제43항에 있어서,
    상기 제1 희생 패턴 및 제2 희생 패턴은 상호 동일한 수평면상에 형성되는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
  52. 제43항에 있어서,
    상기 복수의 제1 희생 패턴을 형성한 후 상기 제2 하드마스크층을 형성하기 전에 상기 제1 희생 패턴들 사이에서 노출되는 상기 제1 하드마스크층을 그 상면으로부터 제1 두께 만큼 제거하여 상기 제1 하드마스크층의 상면에 낮은 표면부를 형성하는 단계를 더 포함하고,
    상기 제2 하드마스크층은 상기 제1 희생 패턴과 상기 낮은 표면부를 각각 상기 제1 두께로 균일하게 덮도록 형성되는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
  53. 제43항에 있어서,
    상기 제2 하드마스크층의 일부를 제거하기 위하여 습식 식각 방법을 이용하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
  54. 제43항에 있어서,
    상기 제2 하드마스크층의 일부를 제거하기 위하여 건식 식각 방법을 이용하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
  55. 제43항에 있어서,
    상기 제1 희생 패턴 및 제2 희생 패턴을 제거하기 위하여 습식 식각 방법을 이용하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
  56. 제55항에 있어서,
    상기 제1 희생 패턴 및 제2 희생 패턴은 폴리실리콘으로 이루어지고,
    상기 제1 희생 패턴 및 제2 희생 패턴을 제거하기 위하여 NH4OH를 포함하는 식각액을 사용하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
  57. 제56항에 있어서,
    상기 식각액은 NH4OH, H2O2 및 H2O의 혼합물로 이루어지는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
  58. 제43항에 있어서,
    상기 제1 희생 패턴 및 제2 희생 패턴은 폴리실리콘으로 이루어지고,
    상기 제1 희생 패턴 및 제2 희생 패턴을 제거하기 위하여 CF4를 포함하는 식각 가스를 사용하는 등방성 CDE (chemical dry etch) 공정을 이용하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
  59. 제58항에 있어서,
    상기 식각 가스는 CF4 및 O2의 혼합 가스로 이루어지는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
  60. 제58항에 있어서,
    상기 식각 가스는 CF4, O2, N2 및 HF의 혼합 가스로 이루어지는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
KR1020060101029A 2006-10-17 2006-10-17 미세 피치의 하드마스크 패턴 형성 방법 및 이를 이용한반도체 소자의 미세 패턴 형성 방법 KR100752674B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020060101029A KR100752674B1 (ko) 2006-10-17 2006-10-17 미세 피치의 하드마스크 패턴 형성 방법 및 이를 이용한반도체 소자의 미세 패턴 형성 방법
US11/727,124 US7732341B2 (en) 2006-10-17 2007-03-23 Method of forming a hard mask and method of forming a fine pattern of semiconductor device using the same
TW096128422A TWI426344B (zh) 2006-10-17 2007-08-02 形成硬遮罩之方法以及利用其形成半導體裝置細微圖案之方法
JP2007266078A JP5121383B2 (ja) 2006-10-17 2007-10-12 微細ピッチのハードマスクパターンの形成方法及びそれを用いた半導体素子の微細パターン形成方法
US12/759,771 US8003543B2 (en) 2006-10-17 2010-04-14 Method of forming a hard mask and method of forming a fine pattern of semiconductor device using the same
US13/181,655 US8278221B2 (en) 2006-10-17 2011-07-13 Method of forming a hard mask and method of forming a fine pattern of semiconductor device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060101029A KR100752674B1 (ko) 2006-10-17 2006-10-17 미세 피치의 하드마스크 패턴 형성 방법 및 이를 이용한반도체 소자의 미세 패턴 형성 방법

Publications (1)

Publication Number Publication Date
KR100752674B1 true KR100752674B1 (ko) 2007-08-29

Family

ID=38615566

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060101029A KR100752674B1 (ko) 2006-10-17 2006-10-17 미세 피치의 하드마스크 패턴 형성 방법 및 이를 이용한반도체 소자의 미세 패턴 형성 방법

Country Status (4)

Country Link
US (3) US7732341B2 (ko)
JP (1) JP5121383B2 (ko)
KR (1) KR100752674B1 (ko)
TW (1) TWI426344B (ko)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100851922B1 (ko) 2007-08-31 2008-08-12 주식회사 하이닉스반도체 반도체 소자의 제조방법
KR100858877B1 (ko) 2007-08-13 2008-09-17 주식회사 하이닉스반도체 반도체 소자 제조 방법
KR100946080B1 (ko) * 2007-12-28 2010-03-10 주식회사 하이닉스반도체 반도체 소자의 패턴 형성 방법
KR100953054B1 (ko) 2008-08-01 2010-04-14 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성방법
KR101004691B1 (ko) * 2007-09-12 2011-01-04 주식회사 하이닉스반도체 반도체 소자의 미세패턴 형성방법
US7892912B2 (en) 2008-05-21 2011-02-22 Hynix Semiconductor Inc. Method for forming vertical channel transistor of semiconductor device
CN102208330A (zh) * 2010-03-29 2011-10-05 海力士半导体有限公司 形成精细图案的方法
KR101511159B1 (ko) * 2008-12-31 2015-04-10 삼성전자주식회사 반도체 소자의 패턴 형성 방법
KR101518333B1 (ko) * 2008-12-15 2015-05-11 삼성전자주식회사 더블 패터닝 공정을 이용하는 반도체 소자의 패턴 형성 방법
KR20150064263A (ko) * 2013-12-02 2015-06-11 에스케이하이닉스 주식회사 블록 코폴리머를 이용한 패턴 형성을 위한 구조, 패턴 형성 방법, 및 이를 이용한 반도체소자 제조방법
KR20160087533A (ko) * 2015-01-14 2016-07-22 삼성전자주식회사 반도체 소자의 제조 방법

Families Citing this family (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7816262B2 (en) * 2005-08-30 2010-10-19 Micron Technology, Inc. Method and algorithm for random half pitched interconnect layout with constant spacing
KR100822592B1 (ko) * 2007-03-23 2008-04-16 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성방법
KR100834266B1 (ko) * 2007-04-25 2008-05-30 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성방법
KR20080099994A (ko) * 2007-05-11 2008-11-14 주식회사 하이닉스반도체 반도체 소자의 하드 마스크 패턴 형성방법
US7807578B2 (en) * 2007-06-01 2010-10-05 Applied Materials, Inc. Frequency doubling using spacer mask
US7846849B2 (en) * 2007-06-01 2010-12-07 Applied Materials, Inc. Frequency tripling using spacer mask having interposed regions
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
KR100909764B1 (ko) * 2007-10-31 2009-07-29 주식회사 하이닉스반도체 반도체 소자의 형성 방법
JP5536985B2 (ja) 2008-04-14 2014-07-02 株式会社東芝 半導体装置製造方法およびパターン寸法設定プログラム
JP2009289974A (ja) * 2008-05-29 2009-12-10 Toshiba Corp 半導体装置の製造方法
JP4638550B2 (ja) 2008-09-29 2011-02-23 東京エレクトロン株式会社 マスクパターンの形成方法、微細パターンの形成方法及び成膜装置
US8080443B2 (en) 2008-10-27 2011-12-20 Sandisk 3D Llc Method of making pillars using photoresist spacer mask
US8114765B2 (en) 2008-12-31 2012-02-14 Sandisk 3D Llc Methods for increased array feature density
US8084347B2 (en) * 2008-12-31 2011-12-27 Sandisk 3D Llc Resist feature and removable spacer pitch doubling patterning method for pillar structures
KR20100098843A (ko) * 2009-03-02 2010-09-10 삼성전자주식회사 패턴 형성 방법
JP4901898B2 (ja) 2009-03-30 2012-03-21 株式会社東芝 半導体装置の製造方法
US8026172B2 (en) * 2009-06-29 2011-09-27 Sandisk 3D Llc Method of forming contact hole arrays using a hybrid spacer technique
CN102511019B (zh) 2009-10-07 2014-08-13 三井化学株式会社 薄膜及其掩模粘接剂
KR101087835B1 (ko) * 2009-11-26 2011-11-30 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성방법
JP5427104B2 (ja) 2010-05-11 2014-02-26 パナソニック株式会社 パターン形成方法
JP5513616B2 (ja) 2010-07-09 2014-06-04 三井化学株式会社 ペリクル及びそれに用いるマスク接着剤
US8586478B2 (en) * 2011-03-28 2013-11-19 Renesas Electronics Corporation Method of making a semiconductor device
US8614144B2 (en) * 2011-06-10 2013-12-24 Kabushiki Kaisha Toshiba Method for fabrication of interconnect structure with improved alignment for semiconductor devices
KR20130015145A (ko) * 2011-08-02 2013-02-13 삼성전자주식회사 반도체 소자의 미세 패턴 형성 방법
TWI473205B (zh) * 2011-11-24 2015-02-11 Powerchip Technology Corp 接觸窗開口的形成方法
US9102121B2 (en) 2012-05-03 2015-08-11 Micron Technology, Inc. Substrates and methods of forming a pattern on a substrate
US8997026B1 (en) 2012-05-11 2015-03-31 Cadence Design Systems, Inc. System and method for self alignment of pad mask
CN103426809B (zh) * 2012-05-18 2016-02-03 中芯国际集成电路制造(上海)有限公司 一种基于自对准双图案的半导体制造方法
US8796812B2 (en) 2012-07-30 2014-08-05 International Business Machines Corporation Self-aligned trench over fin
US9054156B2 (en) 2012-07-30 2015-06-09 International Business Machines Corporation Non-lithographic hole pattern formation
CN103594336B (zh) * 2012-08-13 2016-05-25 中芯国际集成电路制造(上海)有限公司 一种双重图形化方法
KR102105067B1 (ko) 2013-03-15 2020-04-27 삼성전자주식회사 반도체 소자의 미세 패턴 형성 방법
JP6384040B2 (ja) * 2013-11-11 2018-09-05 大日本印刷株式会社 パターン形成方法とこれを用いたインプリントモールドの製造方法およびそれらに用いるインプリントモールド
TWI531032B (zh) * 2013-11-21 2016-04-21 力晶科技股份有限公司 記憶體線路結構以及其半導體線路製程
US9136106B2 (en) * 2013-12-19 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit patterning
KR102363899B1 (ko) * 2014-01-13 2022-02-15 어플라이드 머티어리얼스, 인코포레이티드 공간적인 원자 층 증착에 의한 자기-정렬 이중 패터닝
CN104900495B (zh) * 2014-03-04 2018-03-30 中芯国际集成电路制造(上海)有限公司 自对准双重图形化方法及鳍式场效应晶体管的制作方法
US9257298B2 (en) * 2014-03-28 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Systems and methods for in situ maintenance of a thin hardmask during an etch process
CN103943469A (zh) * 2014-05-08 2014-07-23 上海华力微电子有限公司 一种图形自对准形成方法
CN103943468A (zh) * 2014-05-08 2014-07-23 上海华力微电子有限公司 一种图形自对准形成方法
KR102192350B1 (ko) 2014-08-05 2020-12-18 삼성전자주식회사 반도체 소자의 미세 패턴 형성 방법 및 이를 이용한 반도체 소자의 제조방법
TWI555082B (zh) * 2015-05-15 2016-10-21 力晶科技股份有限公司 圖案化方法
US10211051B2 (en) * 2015-11-13 2019-02-19 Canon Kabushiki Kaisha Method of reverse tone patterning
US9997615B2 (en) * 2015-11-30 2018-06-12 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming semiconductor structure with epitaxial growth structure
US10483109B2 (en) * 2016-04-12 2019-11-19 Tokyo Electron Limited Self-aligned spacer formation
JP6213610B2 (ja) * 2016-04-27 2017-10-18 大日本印刷株式会社 ナノインプリントリソグラフィ用テンプレートの製造方法
JP6328703B2 (ja) * 2016-08-15 2018-05-23 東京エレクトロン株式会社 半導体装置の製造方法
CN108091553B (zh) * 2016-11-23 2020-10-09 中芯国际集成电路制造(北京)有限公司 掩模图形的形成方法
US10312103B2 (en) 2017-02-28 2019-06-04 International Business Machines Corporation Alternating hardmasks for tight-pitch line formation
US10103022B2 (en) 2017-03-20 2018-10-16 International Business Machines Corporation Alternating hardmasks for tight-pitch line formation
US10510540B2 (en) * 2017-07-15 2019-12-17 Micromaterials Llc Mask scheme for cut pattern flow with enlarged EPE window
US10283362B2 (en) * 2017-08-17 2019-05-07 Nanya Technology Corporation Method of forming fine line patterns of semiconductor devices
US10147611B1 (en) * 2017-08-28 2018-12-04 Nanya Technology Corporation Method for preparing semiconductor structures
KR102403619B1 (ko) * 2017-09-18 2022-05-30 삼성전자주식회사 반도체 장치 및 그 제조 방법
JP6512254B2 (ja) * 2017-09-20 2019-05-15 大日本印刷株式会社 ナノインプリントリソグラフィ用テンプレートの製造方法
CN109755107B (zh) * 2017-11-07 2020-09-29 联华电子股份有限公司 自对准双重图案方法
US10211061B1 (en) * 2017-11-30 2019-02-19 Nanya Technology Corporation Method for manufacturing a semiconductor structure
US11127594B2 (en) * 2017-12-19 2021-09-21 Tokyo Electron Limited Manufacturing methods for mandrel pull from spacers for multi-color patterning
KR102460716B1 (ko) * 2017-12-26 2022-10-31 삼성전자주식회사 집적회로 소자의 제조 방법
JP6867549B2 (ja) 2018-03-30 2021-04-28 三井化学株式会社 マスク接着剤、およびこれを備えたペリクル
KR102572514B1 (ko) 2018-04-17 2023-08-31 삼성전자주식회사 반도체 소자 및 이의 제조 방법
KR102608900B1 (ko) * 2018-07-30 2023-12-07 삼성전자주식회사 반도체 소자 제조 방법
JP2019054235A (ja) * 2018-08-09 2019-04-04 大日本印刷株式会社 パターン形成方法とこれを用いたインプリントモールドの製造方法およびそれらに用いるインプリントモールド
US10985025B2 (en) * 2018-10-29 2021-04-20 International Business Machines Corporation Fin cut profile using fin base liner
US10892188B2 (en) * 2019-06-13 2021-01-12 Semiconductor Components Industries, Llc Self-aligned trench MOSFET contacts having widths less than minimum lithography limits
CN115642079A (zh) * 2021-07-19 2023-01-24 长鑫存储技术有限公司 图案的形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002280388A (ja) 2001-03-15 2002-09-27 Toshiba Corp 半導体装置の製造方法
KR20030002145A (ko) * 2001-06-30 2003-01-08 주식회사 하이닉스반도체 반도체소자의 패턴 형성 방법
JP2006261307A (ja) 2005-03-16 2006-09-28 Toshiba Corp パターン形成方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6180821A (ja) * 1984-09-27 1986-04-24 Nec Corp パタ−ン反転方法
KR0137543B1 (ko) 1994-12-27 1998-06-01 김주용 반도체 소자의 게이트전극 형성방법
KR100206597B1 (ko) * 1995-12-29 1999-07-01 김영환 반도체 장치의 미세패턴 제조방법
KR20010003465A (ko) 1999-06-23 2001-01-15 김영환 반도체 소자의 미세 패턴 형성 방법
KR100327341B1 (ko) * 1999-10-27 2002-03-06 윤종용 폴리실리콘 하드 마스크를 사용하는 반도체 소자의 제조방법 및 그 제조장치
US6638441B2 (en) 2002-01-07 2003-10-28 Macronix International Co., Ltd. Method for pitch reduction
US7122296B2 (en) * 2002-03-05 2006-10-17 Brewer Science Inc. Lithography pattern shrink process and articles
US7125645B2 (en) * 2002-04-10 2006-10-24 United Microelectronics Corp. Composite photoresist for pattern transferring
KR100518606B1 (ko) * 2003-12-19 2005-10-04 삼성전자주식회사 실리콘 기판과 식각 선택비가 큰 마스크층을 이용한리세스 채널 어레이 트랜지스터의 제조 방법
US7910288B2 (en) * 2004-09-01 2011-03-22 Micron Technology, Inc. Mask material conversion
US7115525B2 (en) * 2004-09-02 2006-10-03 Micron Technology, Inc. Method for integrated circuit fabrication using pitch multiplication
KR100674970B1 (ko) * 2005-04-21 2007-01-26 삼성전자주식회사 이중 스페이서들을 이용한 미세 피치의 패턴 형성 방법
US7553740B2 (en) * 2005-05-26 2009-06-30 Fairchild Semiconductor Corporation Structure and method for forming a minimum pitch trench-gate FET with heavy body region
US8193641B2 (en) * 2006-05-09 2012-06-05 Intel Corporation Recessed workfunction metal in CMOS transistor gates
KR100790998B1 (ko) * 2006-10-02 2008-01-03 삼성전자주식회사 셀프 얼라인 더블 패터닝법을 사용한 패드 패턴 형성 방법 및 셀프 얼라인 더블 패터닝법을 사용한 콘택홀 형성방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002280388A (ja) 2001-03-15 2002-09-27 Toshiba Corp 半導体装置の製造方法
KR20030002145A (ko) * 2001-06-30 2003-01-08 주식회사 하이닉스반도체 반도체소자의 패턴 형성 방법
JP2006261307A (ja) 2005-03-16 2006-09-28 Toshiba Corp パターン形成方法

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100858877B1 (ko) 2007-08-13 2008-09-17 주식회사 하이닉스반도체 반도체 소자 제조 방법
US7994065B2 (en) 2007-08-31 2011-08-09 Hynix Semiconductor Inc. Method for fabricating semiconductor device
KR100851922B1 (ko) 2007-08-31 2008-08-12 주식회사 하이닉스반도체 반도체 소자의 제조방법
KR101004691B1 (ko) * 2007-09-12 2011-01-04 주식회사 하이닉스반도체 반도체 소자의 미세패턴 형성방법
KR100946080B1 (ko) * 2007-12-28 2010-03-10 주식회사 하이닉스반도체 반도체 소자의 패턴 형성 방법
US7892912B2 (en) 2008-05-21 2011-02-22 Hynix Semiconductor Inc. Method for forming vertical channel transistor of semiconductor device
KR100953054B1 (ko) 2008-08-01 2010-04-14 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성방법
KR101518333B1 (ko) * 2008-12-15 2015-05-11 삼성전자주식회사 더블 패터닝 공정을 이용하는 반도체 소자의 패턴 형성 방법
KR101511159B1 (ko) * 2008-12-31 2015-04-10 삼성전자주식회사 반도체 소자의 패턴 형성 방법
KR101105431B1 (ko) * 2010-03-29 2012-01-17 주식회사 하이닉스반도체 미세 패턴 제조 방법
US8574819B2 (en) 2010-03-29 2013-11-05 Hynix Semiconductor Inc. Method for forming fine pattern
CN102208330A (zh) * 2010-03-29 2011-10-05 海力士半导体有限公司 形成精细图案的方法
CN102208330B (zh) * 2010-03-29 2015-07-15 海力士半导体有限公司 形成精细图案的方法
KR20150064263A (ko) * 2013-12-02 2015-06-11 에스케이하이닉스 주식회사 블록 코폴리머를 이용한 패턴 형성을 위한 구조, 패턴 형성 방법, 및 이를 이용한 반도체소자 제조방법
KR102107227B1 (ko) 2013-12-02 2020-05-07 에스케이하이닉스 주식회사 블록 코폴리머를 이용한 패턴 형성을 위한 구조, 패턴 형성 방법, 및 이를 이용한 반도체소자 제조방법
KR20160087533A (ko) * 2015-01-14 2016-07-22 삼성전자주식회사 반도체 소자의 제조 방법
KR102327667B1 (ko) * 2015-01-14 2021-11-17 삼성전자주식회사 반도체 소자의 제조 방법

Also Published As

Publication number Publication date
TW200819910A (en) 2008-05-01
US20110269294A1 (en) 2011-11-03
TWI426344B (zh) 2014-02-11
US8003543B2 (en) 2011-08-23
US8278221B2 (en) 2012-10-02
US7732341B2 (en) 2010-06-08
JP5121383B2 (ja) 2013-01-16
US20080090419A1 (en) 2008-04-17
US20100197139A1 (en) 2010-08-05
JP2008103719A (ja) 2008-05-01

Similar Documents

Publication Publication Date Title
KR100752674B1 (ko) 미세 피치의 하드마스크 패턴 형성 방법 및 이를 이용한반도체 소자의 미세 패턴 형성 방법
KR100734464B1 (ko) 미세 피치의 하드마스크 패턴 형성 방법 및 이를 이용한반도체 소자의 미세 패턴 형성 방법
KR100640640B1 (ko) 미세 피치의 하드마스크를 이용한 반도체 소자의 미세 패턴형성 방법
US7531449B2 (en) Method of forming fine patterns using double patterning process
US9496336B2 (en) Semiconductor device having vertical channels and method of manufacturing the same
KR101170284B1 (ko) 피치 더블링 프로세스 중에 어레이 피처를 격리시키는 방법 및 격리된 어레이 피처를 갖는 반도체 장치 구조물
JP5492381B2 (ja) ダブルパターニング工程を用いる半導体素子の微細パターン形成方法
KR101881594B1 (ko) 측벽 이미지 트랜스퍼로부터 패턴을 제조하기 위한 향상된 방법
US20110034004A1 (en) Method of fabricating semiconductor device
KR101348280B1 (ko) 미세 피치의 하드마스크 패턴 형성 방법 및 이를 이용한반도체 소자의 미세 패턴 형성 방법
US8741734B2 (en) Semiconductor device and method of fabricating the same
CN110838447A (zh) 具有各种线宽的半导体器件及其制造方法
KR100834440B1 (ko) 반도체 소자의 형성방법
KR100289661B1 (ko) 반도체 소자의 제조방법
KR20090071771A (ko) 반도체 소자의 소자 분리막 제조 방법
JP4257357B2 (ja) 半導体装置の製造方法
CN114664728A (zh) 半导体结构的形成方法
KR20030002155A (ko) 반도체 소자의 플러그 형성 방법
KR20070070655A (ko) 반도체 소자의 제조 방법
KR20070032855A (ko) 리세스채널을 갖는 반도체소자의 게이트라인 형성방법
KR20010068793A (ko) 다마신 구조를 이용한 금속 게이트 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120801

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130731

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140731

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160801

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180731

Year of fee payment: 12