CN109585279B - 一种自对准双层图形的形成方法 - Google Patents

一种自对准双层图形的形成方法 Download PDF

Info

Publication number
CN109585279B
CN109585279B CN201811458523.5A CN201811458523A CN109585279B CN 109585279 B CN109585279 B CN 109585279B CN 201811458523 A CN201811458523 A CN 201811458523A CN 109585279 B CN109585279 B CN 109585279B
Authority
CN
China
Prior art keywords
film
layer
hard mask
pattern
core pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811458523.5A
Other languages
English (en)
Other versions
CN109585279A (zh
Inventor
夏爱华
杨啸
贺可强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201811458523.5A priority Critical patent/CN109585279B/zh
Publication of CN109585279A publication Critical patent/CN109585279A/zh
Application granted granted Critical
Publication of CN109585279B publication Critical patent/CN109585279B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/80—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

本发明公开了一种自对准双层图形的形成方法，包括：提供依次形成有目标薄膜、刻蚀停止薄膜和核心图形薄膜的半导体衬底，通过在所述核心图形薄膜上形成硬质掩膜薄膜，通过光刻形成图案化的硬质掩膜层，对图案化的硬质掩膜层进行缩减处理，使得图案化的硬质掩膜层的CD达到目标值，硬质掩膜层作为掩膜对核心图形薄膜进行刻蚀，形成具有预定形貌的图案化的核心图形层，使用硬质掩膜层作为刻蚀核心图形薄膜的掩膜，解决了由于因图案化的核心图形层上方无保护层而在对其进行微缩处理过程时，导致图案化的核心图形层的顶部变圆，具有圆弧形的形貌，进而导致在后续所形成的侧墙结构侧壁及顶部边缘呈圆弧形且具有向内延伸的侧倾角结构的问题。

Description

一种自对准双层图形的形成方法
技术领域
本发明涉及集成电路制造技术领域，特别涉及一种自对准双层图形的形成方法。
背景技术
浸入式光刻机的极限曝光的最小特征尺寸即关键尺寸(Critical Dimension，简称CD)理论最低能做到38nm，当所需制造的半导体器件的关键尺寸小于浸入式光刻机的极限曝光的关键尺寸时，就需要用到自对准双层图形(Self-Aligned Double Patterning，SADP)工艺。
研究发现，通过现有的自对准双层图形工艺形成的自对准双层图形本身形貌不稳定，自对准双层图形的关键尺寸出现大小难以控制的问题。
发明内容
本发明的目的是提供一种自对准双层图形的形成方法，用以解决自对准双层图形本身形貌不稳定，自对准双层图形的关键尺寸出现大小难以控制且均匀性差的问题。
为了解决上述问题，本发明通过以下技术方案实现：
一种自对准双层图形的形成方法，包括：提供一半导体衬底，在所述半导体衬底上依次形成有目标薄膜、刻蚀停止薄膜和核心图形薄膜；在所述核心图形薄膜上依次形成硬质掩膜薄膜、抗反射结构薄膜和光刻胶薄膜，并对所述图案化的光刻胶层薄膜进行曝光显影，形成图案化的光刻胶层；所述图案化的光刻胶层定义了核心图形；以所述图案化的光刻胶层为掩膜对所述抗反射结构薄膜和硬质掩膜薄膜进行刻蚀，将所述核心图形的图案转移至所述硬质掩膜薄膜上，形成具有预定形貌和符合目标值的关键尺寸的硬质掩膜层。以具有预定形貌且符合目标值的关键尺寸的所述硬质掩膜层为掩膜对所述核心图形薄膜进行刻蚀，暴露出所述刻蚀停止薄膜表面，将所述核心图形的图案转移至所述核心图形薄膜上，形成具有预定形貌的核心图形层；在所述具有预定形貌的核心图形层上形成侧墙介质层，所述侧墙介质层覆盖所述具有预定形貌的核心图形层以及所述刻蚀停止薄膜的表面；进行刻蚀工艺，将所述刻蚀停止薄膜的表面以及所述核心图形层上方的侧墙介质层去除，在所述核心图形层两侧形成侧墙结构，去除所述核心图形层；以所述位于所述核心图形层两侧的侧墙结构为掩膜，对所述刻蚀停止薄膜和目标薄膜进行刻蚀工艺，形成具有预定形貌的自对准双层图形。
进一步的，所述硬质掩膜薄膜的厚度范围为100埃～1000埃。
进一步的，采用干法刻蚀工艺对所述硬质掩膜薄膜进行刻蚀。
进一步的，采用干法刻蚀工艺对所述核心图形薄膜进行刻蚀。
进一步的，采用干法刻蚀工艺或湿法刻蚀工艺去除所述核心图形层。
进一步的，所述抗反射结构薄膜依次包括形成于所述硬质掩膜薄膜上的无定型碳薄膜、介电抗反射涂层和底部抗反射涂层。
进一步的，对所述硬质掩膜薄膜进行刻蚀包括以下过程：以所述图案化的光刻胶层为第一掩膜进行刻蚀工艺，去除未被所述图案化的光刻胶层覆盖的所述抗反射结构薄膜；以留下的所述抗反射结构薄膜作为第二掩膜进行方向的刻蚀工艺，所述刻蚀方向为自上而下的竖直方向，去除未被所述留下的抗反射结构薄膜覆盖的所述硬质掩膜薄膜，直至暴露出所述核心图形薄膜的表面，形成具有预定形貌的硬质掩膜层；对所述具有预定形貌的硬质掩膜层进行缩减处理，形成具有预定形貌且符合目标值的关键尺寸的硬质掩膜层。
进一步的，所述缩减处理包括：对具有预定形貌的硬质掩膜层进行刻蚀，且刻蚀方向包括竖直方向和水平方向。
进一步的，还包括：在对所述核心图形薄膜进行刻蚀之前，去除残留在所述硬质掩膜层上的所述抗反射薄膜。
进一步的，所述侧墙结构形貌为无内倾角结构且具有预定形貌。
本发明与现有技术相比具有以下优点：
本发明通过在所述核心图形薄膜上形成硬质掩膜薄膜，然后通过光刻技术形成图案化的硬质掩膜层，对所述图案化的硬质掩膜层进行缩减处理，使得图案化的硬质掩膜层的CD达到目标值，所述硬质掩膜层作为掩膜对所述核心图形薄膜进行刻蚀，形成具有预定形貌的图案化的核心图形层，通过使用硬质掩膜层作为刻蚀所述核心图形薄膜的掩膜，解决了由于因图案化的核心图形层上方无保护层而在对其进行微缩处理过程时，导致图案化的核心图形层的顶部变圆，具有圆弧形的形貌，使得在此基础上，通过后续的侧墙形成工艺所形成的侧墙结构侧壁及顶部边缘呈圆弧形且具有向内延伸的侧倾角结构的问题，而由于侧墙结构具有内倾角结构和不垂直的形貌，又会导致最终形成的刻蚀图形或自对准双层图形的侧壁形貌和关键尺寸不稳定难以控制的问题。实现通过控制侧墙结构形貌达到形成自对准双层图形具有预定的形貌可控，且其形貌和关键尺寸稳定的目的。
附图说明
图1为本发明实施例提供的自对准双层图形的形成方法的流程示意图；
图2a～2g为本发明实施例提供的自对准双层图形的形成过程中的器件剖面结构示意图。
具体实施方式
承如背景技术所述，通过现有的自对准双层图形工艺形成的自对准双层图形本身形貌不一致，使得自对准双层图形的关键尺寸出现大小难以控制且均匀性差的问题。经研究发现，这是因为现有的自对准双层图形工艺中，首先提供一半导体衬底，且在所述半导体衬底上依次形成有目标薄膜、刻蚀停止薄膜、核心图形薄膜、抗反射结构薄膜和光刻胶薄膜，利用浸入式光刻技术在所述图案化的光刻胶层薄膜上曝光出光刻图形，以形成图案化的光刻胶层，以图案化的光刻胶层作为第一掩膜，利用干法刻蚀工艺将光刻图形转移到核心图形薄膜上形成图案化的核心图形层，然后利用湿法刻蚀或干法刻蚀对对所述图案化的核心图形层进行缩减处理，将图案化的核心图形层的关键尺寸(CD)缩小到目标值，然后在所述图案化的核心图形层上覆盖一侧墙介质层，利用干法刻蚀工艺形成侧墙结构，之后去除所述图案化的核心图形层，以所述侧墙结构为第二掩膜刻蚀所述目标薄膜形成自对准双层图形。其中，在利用湿法刻蚀或干法刻蚀直接对所述核心图形层进行缩减处理的过程中，由于所述核心图形层的顶部无保护，且与刻蚀气体或刻蚀液体的接触面积大，顶部边缘的缩减量大于所述核心图形层的侧壁的缩减量，会导致核心图形层的顶部变圆，在后续生长的侧墙结构时，由于侧墙与所述核心图形层贴合，核心图形层的顶部边缘呈圆弧型，使得侧墙结构产生向内倾斜的内倾角结构，形成的侧墙结构并不是垂直的结构，且侧墙结构产生的内倾角结构难以控制，当以不是垂直的侧墙结构为掩膜对目标薄膜进行刻蚀时，由于各个侧墙结构的形貌不一致，侧墙结构的内倾角结构的存在使得与之对应的自对准双层图形的特征尺寸变大，进而导致自对准双层图形出现其形貌和关键尺寸不稳定且难以控制等问题。
基于上述研究，本发明提供一种自对准双层图形的形成方法，通过在所述核心图形薄膜上形成硬质掩膜薄膜，然后通过光刻技术形成的图案化的硬质掩膜层，对所述图案化的硬质掩膜层进行缩减(trimming)处理，使得图案化的硬质掩膜层的CD达到目标值，其中，以所述图案化的硬质掩膜层为掩膜对所述核心图形薄膜进行刻蚀，形成具有预定形貌的核心图形层，即所述具有预定形貌的核心图形层垂直于衬底表面，且其顶部没有圆角结构，使得在此基础上，通过后续的侧墙形成工艺所形成的侧墙结构也具有预定的形貌，即所述侧墙结构顶部边缘虽然呈圆弧形，但不会产生向内延伸的内倾角结构。通过以所述具有预定形貌的且没有内倾角结构的侧墙结构为掩膜对位于半导体衬底上的和侧墙结构之间的刻蚀阻挡层和目标薄膜进行刻蚀形成自对准双层图形，由此可知，自对准双层图形也具有预定的形貌，且所述自对准双层图形具有垂直稳定形貌和关键尺寸。
下面将参照附图对本发明进行更详细的描述，其中表示了本发明的优选一实施例，应该理解本领域技术人员可以修改在此描述的本发明而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
为了清楚，不描述实际一实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际一实施例的开发中，必须作出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个一实施例改变为另一个一实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用以方便、明晰地辅助说明本发明一实施例的目的。
如图1所示，本实施例提供的一种自对准双层图形的形成方法包括如下过程：
步骤S1、提供半导体衬底，在所述半导体衬底上依次形成有目标薄膜、刻蚀停止薄膜、核心图形薄膜；在所述核心图形薄膜上依次形成硬质掩膜薄膜、抗反射结构薄膜和光刻胶薄膜，并对所述图案化的光刻胶层薄膜进行曝光显影，形成图案化的光刻胶层；所述图案化的光刻胶层层定义了核心图形。
步骤S2、以所述图案化的光刻胶层层为掩膜对所述抗反射结构薄膜和硬质掩膜薄膜进行刻蚀，将所述核心图形的图案转移至所述硬质掩膜薄膜上，形成具有预定形貌和符合目标值的关键尺寸的硬质掩膜层。
步骤S3、以具有预定形貌且符合目标值的关键尺寸的所述硬质掩膜层为掩膜对所述核心图形薄膜进行刻蚀，暴露出所述刻蚀停止薄膜表面，将所述核心图形的图案转移至所述核心图形薄膜上，形成具有预定形貌的核心图形层。
步骤S4、在所述具有预定形貌的核心图形层上形成侧墙介质层，所述侧墙介质层覆盖所述具有预定形貌的核心图形层以及所述刻蚀停止薄膜的表面。
步骤S5、进行刻蚀工艺，将所述刻蚀停止薄膜的表面以及所述核心图形层上方的侧墙介质层去除；在所述核心图形层两侧形成侧墙结构。
步骤S6、去除所述核心图形层。
步骤S7、以所述位于所述核心图形层两侧的侧墙结构为掩膜，对所述刻蚀停止薄膜和目标薄膜进行刻蚀工艺，形成具有预定形貌的自对准双层图形。
本实施例中，通过在所述核心图形薄膜上形成硬质掩膜薄膜，然后通过光刻技术形成图案化的硬质掩膜层，对所述图案化的硬质掩膜层进行缩减处理，使得图案化的硬质掩膜层的CD达到目标值，所述硬质掩膜层作为掩膜对所述核心图形薄膜进行刻蚀，形成具有预定形貌的图案化的核心图形层，通过使用硬质掩膜层作为刻蚀所述核心图形薄膜的掩膜，解决了由于因图案化的核心图形层上方无保护层而在对其进行微缩处理过程时，导致图案化的核心图形层的顶部变圆，具有圆弧形的形貌，使得在此基础上，通过后续的侧墙形成工艺所形成的侧墙结构侧壁及顶部边缘呈圆弧形且具有向内延伸的侧倾角结构的问题，而由于侧墙结构具有内倾角结构和不垂直的形貌，又会导致最终形成的刻蚀图形或自对准双层图形的侧壁形貌和关键尺寸不稳定难以控制的问题。实现通过控制侧墙结构形貌达到形成自对准双层图形具有垂直的形貌可控，且其形貌和关键尺寸稳定的目的。
具体请参阅图2a～图2g，其中示出了本发明实施例中自对准双层图形的形成方法各步骤对应的器件剖面结构示意图。
如图2a所示，提供一半导体衬底100，在所述半导体衬底100上依次形成有目标(Target Layer)薄膜101、刻蚀停止(Etch Stop Layer，ESL)薄膜102、核心图形(CoreLayer)薄膜103。
其中，所述半导体衬底100的材料可以为硅、锗、硅锗或碳化硅等，也可以是绝缘体上覆硅(SOI)或者绝缘体上覆锗(GOI)，或者还可以为其他的材料，例如砷化镓等Ⅲ、Ⅴ族化合物。所述半导体衬底100可以包括取决于存储器或其他半导体器件的设计要求的各种掺杂区域。
继续参考图2a,在所述核心图形(Core Layer)薄膜103上依次形成硬质掩膜(HardMask，HM)薄膜104、抗反射结构薄膜105和光刻胶(Photosensitive Resist，PR)薄膜，并对所述图案化的光刻胶层薄膜进行曝光显影，形成图案化的光刻胶层106，即所述图案化的光刻胶层层106定义了核心图形。所述半导体衬底100和目标薄膜101、刻蚀停止薄膜102、核心图形薄膜103、硬质掩膜薄膜104、抗反射结构薄膜105和光刻胶薄膜具有不同的刻蚀选择比。所述图案化的光刻胶层层106和抗反射结构薄膜105利用现有的光刻工艺制作。
如图2b所示，以所述图案化的光刻胶层层106为第一掩膜对所述抗反射结构薄膜105和硬质掩膜薄膜104进行刻蚀，将光刻胶层106定义的核心图形的图案转移至所述硬质掩膜薄膜104上，所述硬质掩膜薄膜104变为具有核心图形的硬质掩膜层104’，最终保留于所述核心图形薄膜103上的硬质掩膜层104’将具有预定形貌和符合目标值的关键尺寸。
在本实施例中，抗反射结构薄膜105依次包括形成于所述硬质掩膜薄膜104上的无定型碳(APF)薄膜、介电抗反射涂层(Dielectric Anti Reflectie Coating，DARC)和底部抗反射涂层(Bottom Anti Reflectie Coating，BARC)，或者依次为悬涂碳(SOC)薄膜和硅抗反射涂层(Si Anti Reflection Coating)。抗反射结构薄膜105能有效消除光反射形成驻波的抗反射材料，增加曝光能力范围和聚焦，能够在更小线宽下得到较好的光刻图形。
具体的，以所述图案化的光刻胶层层106为第一掩膜进行刻蚀工艺，将未被光刻胶层106覆盖的抗反射结构薄膜105去除，留下的抗反射结构薄膜105作为后续工艺的第二掩膜，该工艺步骤将消耗一部分光刻胶层106。接着以所述留下的抗反射结构薄膜105为第二掩膜，对所述硬质掩膜薄膜104进行刻蚀，将未被所述留下的抗反射结构薄膜105覆盖的硬质掩膜薄膜104去除，保留的部分硬掩膜结构薄膜104形成图案化的硬质掩膜层104’；所述硬质掩膜层104’将作为后续工艺步骤的第三掩膜。在上述以所述留下的抗反射结构薄膜105为第二掩膜，对所述硬质掩膜薄膜104进行刻蚀的过程中，具体包括以下过程：首先，以所述留下的抗反射结构薄膜105为第二掩膜，对所述硬质掩膜薄膜104进行有方向的刻蚀，其刻蚀方向为自上而下的竖直方向，最终得到保留在所述核心图形薄膜103上的硬质掩膜薄膜具有预定的形貌；之后对位于所述核心图形薄膜103上的且具有预定形貌的硬质掩膜薄膜进行trimming处理，在本实施例中，所述trimming处理为对所述硬质掩膜薄膜进行刻蚀，其刻蚀方向包括竖直方向和水平方向，得到最终保留于所述核心图形薄膜103上的硬质掩膜层104’，所述硬质掩膜层104’具有预定形貌和符合目标值的关键尺寸，经过上述刻蚀工艺，光刻胶层106以及抗反射结构薄膜105中的介电抗反射涂层和底部抗反射涂层被消耗完毕，所述抗反射结构薄膜105中的无定型碳薄膜会有少量残留(图2b中未示出)。在本实施例中，对所述抗反射结构薄膜105和硬质掩膜薄膜104进行刻蚀的刻蚀工艺为干法刻蚀工艺。
如图2c所示，去除所述残留的无定型碳薄膜，使用所述硬质掩膜层104’作为第三掩膜对所述核心图形薄膜103进行刻蚀形成具有预定形貌的核心图形层103’，之后去除所述硬质掩膜层104’。
具体的，以所述硬质掩膜层104’为掩膜进行刻蚀工艺，将未被所述硬质掩膜层104’覆盖的部分核心图形薄膜103去除，直至暴露所述刻蚀停止薄膜102的表面，将所述核心图形转移至保留的核心图形薄膜中，形成具有预定形貌的且具有符合目标值的关键尺寸的核心图形层103’。所述核心图形层103’的预定形貌(例如，该预定形貌为垂直形貌)有利于后续步骤的进行，有利于在所述核心图形层103’的两侧形成具有没有内倾角结构且具有预定形貌的侧墙结构，以及有利于最终形成具有预定形貌的自对准双层图形结构层，且所述自对准双层图形结构层具有稳定的关键尺寸和形貌。在本实施例中，多所述核心图形薄膜103进行刻蚀的工艺为干法刻蚀工艺。
如图2d所示，在所述半导体衬底100的全局表面上沉积侧墙介质层107。所述侧墙介质层107覆盖所述核心图形层103’和所述刻蚀停止薄膜102的表面。所述侧墙介质层107的厚度范围例如为100埃到1000埃。由于所述核心图形层103’具有预定的形貌，则在所述核心图形层103’两侧形成的所述侧墙介质层107也具有预定的形貌，避免了现有技术中由于核心图形层的顶部呈圆弧形，造成所述侧墙结构顶部具有向内倾斜的内倾角结构的形貌。
如图2e所示，对所述侧墙介质层107进行侧墙刻蚀工艺，保留位于所述核心图形层103’两侧的侧墙介质层107，
将刻蚀停止薄膜102以及位于所述核心图形层103’上方的侧墙介质层107去除，在所述核心图形层103’两侧的的两侧形成没有内倾角结构的且具有预定形貌的侧墙结构107’，该位于核心图形层103’两侧的侧墙结构107’将作为后续工艺步骤的第四掩膜。
如图2f所示，进行刻蚀工艺，去除所述核心图形层103’，在实施例中，所述刻蚀工艺为干法刻蚀工艺或湿法刻蚀工艺。
如图2g所示，以所述侧墙结构107’为第四掩膜，对下方的刻蚀停止薄膜102和目标薄膜101进行刻蚀工艺，去除未被所述侧墙结构107’覆盖的刻蚀停止薄膜102和目标薄膜101，直至暴露所述半导体衬底100表面，形成具有预定形貌的刻蚀停止层102’和目标层101’，经过上述刻蚀工艺所述侧墙结构107’还有部分残留，所述即具有预定形貌的部分残留的侧墙结构107’、刻蚀停止层102’和目标层101’构成了自对准双层图形。所述自对准双层图形具有预定稳定形貌和关键尺寸。
综上所述，本发明提供的自对准双层图形的形成方法，通过在所述核心图形薄膜上形成硬质掩膜薄膜，然后通过光刻技术形成图案化的硬质掩膜层，对所述图案化的硬质掩膜层进行缩减处理，使得图案化的硬质掩膜层的CD达到目标值，所述硬质掩膜层作为掩膜对所述核心图形薄膜进行刻蚀，形成具有预定形貌的图案化的核心图形层，通过使用硬质掩膜层作为刻蚀所述核心图形薄膜的掩膜，解决了由于因图案化的核心图形层上方无保护层而在对其进行微缩处理过程时，导致图案化的核心图形层的顶部变圆，具有圆弧形的形貌，使得在此基础上，通过后续的侧墙形成工艺所形成的侧墙结构侧壁及顶部边缘呈圆弧形且具有向内延伸的侧倾角结构的问题，而由于侧墙结构具有内倾角结构和不垂直的形貌，又会导致最终形成的刻蚀图形或自对准双层图形的侧壁形貌和关键尺寸不稳定难以控制的问题。实现通过控制侧墙结构形貌达到形成自对准双层图形具有预定的形貌可控，且其形貌和关键尺寸稳定的目的。
尽管本发明的内容已经通过上述优选实施例作了详细介绍，但应当认识到上述的描述不应被认为是对本发明的限制。在本领域技术人员阅读了上述内容后，对于本发明的多种修改和替代都将是显而易见的。因此，本发明的保护范围应由所附的权利要求来限定。

Claims (9)

1.一种自对准双层图形的形成方法，其特征在于，包括：
提供一半导体衬底，在所述半导体衬底上依次形成有目标薄膜、刻蚀停止薄膜和核心图形薄膜；
在所述核心图形薄膜上依次形成硬质掩膜薄膜、抗反射结构薄膜和光刻胶薄膜，并对图案化的所述光刻胶层薄膜进行曝光显影，形成图案化的光刻胶层；所述图案化的光刻胶层定义了核心图形；
以所述图案化的光刻胶层为掩膜对所述抗反射结构薄膜和硬质掩膜薄膜进行刻蚀，将所述核心图形的图案转移至所述硬质掩膜薄膜上，形成具有预定形貌和符合目标值的关键尺寸的硬质掩膜层；
以具有预定形貌且符合目标值的关键尺寸的所述硬质掩膜层为掩膜对所述核心图形薄膜进行刻蚀，暴露出所述刻蚀停止薄膜表面，将所述核心图形的图案转移至所述核心图形薄膜上，形成具有预定形貌的核心图形层；
在所述具有预定形貌的核心图形层上形成侧墙介质层，所述侧墙介质层覆盖所述具有预定形貌的核心图形层以及所述刻蚀停止薄膜的表面；
进行刻蚀工艺，将所述刻蚀停止薄膜的表面以及所述核心图形层上方的侧墙介质层去除，在所述核心图形层两侧形成侧墙结构，
去除所述核心图形层；
以位于所述核心图形层两侧的所述侧墙结构为掩膜，对所述刻蚀停止薄膜和目标薄膜进行刻蚀工艺，形成具有预定形貌的自对准双层图形；
其中，对所述硬质掩膜薄膜进行刻蚀包括以下过程：
以所述图案化的光刻胶层为第一掩膜进行刻蚀工艺，去除未被所述图案化的光刻胶层覆盖的所述抗反射结构薄膜；
以留下的所述抗反射结构薄膜作为第二掩膜进行方向的刻蚀工艺，所述刻蚀方向为自上而下的竖直方向，去除未被所述留下的抗反射结构薄膜覆盖的所述硬质掩膜薄膜，直至暴露出所述核心图形薄膜的表面，形成具有预定形貌的硬质掩膜层；
对所述具有预定形貌的硬质掩膜层进行缩减处理，形成具有预定形貌且符合目标值的关键尺寸的硬质掩膜层。
2.如权利要求1所述的自对准双层图形的形成方法，其特征在于，
所述硬质掩膜薄膜的厚度范围为100埃～1000埃。
3.如权利要求1所述的自对准双层图形的形成方法，其特征在于，采用干法刻蚀工艺对所述硬质掩膜薄膜进行刻蚀。
4.如权利要求1所述的自对准双层图形的形成方法，其特征在于，采用干法刻蚀工艺对所述核心图形薄膜进行刻蚀。
5.如权利要求1所述的自对准双层图形的形成方法，其特征在于，采用干法刻蚀工艺或湿法刻蚀工艺去除所述核心图形层。
6.如权利要求1所述的自对准双层图形的形成方法，其特征在于，
所述抗反射结构薄膜依次包括形成于所述硬质掩膜薄膜上的无定型碳薄膜、介电抗反射涂层和底部抗反射涂层。
7.如权利要求1所述的自对准双层图形的形成方法，其特征在于，所述缩减处理包括：对具有预定形貌的硬质掩膜层进行刻蚀，且刻蚀方向包括竖直方向和水平方向。
8.如权利要求1所述的自对准双层图形的形成方法，其特征在于，还包括：在对所述核心图形薄膜进行刻蚀之前，去除残留在所述硬质掩膜层上的所述抗反射薄膜。
9.如权利要求1所述的自对准双层图形的形成方法，其特征在于，所述侧墙结构形貌为无内倾角结构且具有预定形貌。
CN201811458523.5A 2018-11-30 2018-11-30 一种自对准双层图形的形成方法 Active CN109585279B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811458523.5A CN109585279B (zh) 2018-11-30 2018-11-30 一种自对准双层图形的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811458523.5A CN109585279B (zh) 2018-11-30 2018-11-30 一种自对准双层图形的形成方法

Publications (2)

Publication Number Publication Date
CN109585279A CN109585279A (zh) 2019-04-05
CN109585279B true CN109585279B (zh) 2020-11-20

Family

ID=65926612

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811458523.5A Active CN109585279B (zh) 2018-11-30 2018-11-30 一种自对准双层图形的形成方法

Country Status (1)

Country Link
CN (1) CN109585279B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109950140B (zh) * 2019-04-18 2021-11-05 上海华力微电子有限公司 一种自对准双层图形的形成方法
CN113113349B (zh) * 2020-01-10 2024-07-23 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN115377010A (zh) * 2021-05-19 2022-11-22 长鑫存储技术有限公司 半导体结构的形成方法及半导体结构
CN113794105B (zh) * 2021-07-15 2023-01-06 华芯半导体研究院(北京)有限公司 基于自对准技术的vcsel芯片柱面刻蚀方法及其应用
CN115642079A (zh) * 2021-07-19 2023-01-24 长鑫存储技术有限公司 图案的形成方法
CN118338657A (zh) * 2023-01-04 2024-07-12 长鑫存储技术有限公司 半导体结构的制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103972058A (zh) * 2014-05-21 2014-08-06 上海华力微电子有限公司 自对准双层图形半导体结构的制作方法
CN103972076A (zh) * 2014-05-20 2014-08-06 上海华力微电子有限公司 一种自对准双层图形的形成方法
CN104078417A (zh) * 2013-03-28 2014-10-01 中芯国际集成电路制造(上海)有限公司 自对准双构图方法及nand闪存的金属互连结构
CN104952706A (zh) * 2014-03-26 2015-09-30 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104078417A (zh) * 2013-03-28 2014-10-01 中芯国际集成电路制造(上海)有限公司 自对准双构图方法及nand闪存的金属互连结构
CN104952706A (zh) * 2014-03-26 2015-09-30 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制备方法
CN103972076A (zh) * 2014-05-20 2014-08-06 上海华力微电子有限公司 一种自对准双层图形的形成方法
CN103972058A (zh) * 2014-05-21 2014-08-06 上海华力微电子有限公司 自对准双层图形半导体结构的制作方法

Also Published As

Publication number Publication date
CN109585279A (zh) 2019-04-05

Similar Documents

Publication Publication Date Title
CN109585279B (zh) 一种自对准双层图形的形成方法
JP4996155B2 (ja) 半導体装置及びその製造方法
JP5532303B2 (ja) 半導体デバイスのクリティカルディメンジョンを縮小する方法
US7271106B2 (en) Critical dimension control for integrated circuits
WO2017053316A1 (en) Methods of forming etch masks for sub-resolution substrate patterning
US11309182B2 (en) Semiconductor structure and method for forming the same
US9581900B2 (en) Self aligned patterning with multiple resist layers
CN109545790B (zh) 三维存储器的沟道孔的形成方法
CN110571139A (zh) 自对准双重图形的制造方法及半导体器件的制造方法
US8524604B2 (en) Method for forming fine pattern of semiconductor device
US8048764B2 (en) Dual etch method of defining active area in semiconductor device
CN103390551B (zh) 半导体装置图案化结构的制作方法
CN114446769A (zh) 半导体器件的制备方法
CN109950140B (zh) 一种自对准双层图形的形成方法
US20200279748A1 (en) Semiconductor structure and formation method thereof
US9412612B2 (en) Method of forming semiconductor device
CN114334619A (zh) 半导体结构的形成方法
CN114823295A (zh) 一种半导体器件的制造方法
CN109003937B (zh) 半导体存储器件的制作方法
JP2009032872A (ja) 半導体装置の製造方法
US20230005751A1 (en) Tip-to-tip graphic preparation method
CN103441067B (zh) 应用于栅极线尾切割的双重图形成型方法
TWI473205B (zh) 接觸窗開口的形成方法
US11810790B2 (en) Method for forming semiconductor structure
TWI518743B (zh) 半導體裝置圖案化結構之製作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant