CN115377010A - 半导体结构的形成方法及半导体结构 - Google Patents

半导体结构的形成方法及半导体结构 Download PDF

Info

Publication number
CN115377010A
CN115377010A CN202110548237.3A CN202110548237A CN115377010A CN 115377010 A CN115377010 A CN 115377010A CN 202110548237 A CN202110548237 A CN 202110548237A CN 115377010 A CN115377010 A CN 115377010A
Authority
CN
China
Prior art keywords
pattern
mask
layer
mask layer
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110548237.3A
Other languages
English (en)
Inventor
卢经文
朱柄宇
崔兆培
冯伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202110548237.3A priority Critical patent/CN115377010A/zh
Priority to PCT/CN2021/120290 priority patent/WO2022241997A1/zh
Priority to US17/650,983 priority patent/US20220375757A1/en
Publication of CN115377010A publication Critical patent/CN115377010A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/80—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本申请实施例提供一种半导体结构的形成方法及半导体结构，其中，所述半导体结构的形成方法包括：提供半导体衬底，半导体衬底上形成有具有预设图案的第一掩膜层；在第一掩膜层的表面形成具有第一掩膜图案的第二掩膜层，第一掩膜图案包括多个依次排列的第一子图案；在第二掩膜层中，通过第一掩膜图案，自对准形成第二掩膜图案，第二掩膜图案包括：第一掩膜图案中的第一子图案和与第一子图案对应的第二子图案；基于第二掩膜图案中的第一子图案和第二子图案，对第一掩膜层进行刻蚀，以将预设图案转化为有源区图案；基于有源区图案，在半导体衬底中定义有源区。通过本申请，能够使得制备的相邻有源区之间不会发生错位和连接。

Description

半导体结构的形成方法及半导体结构
技术领域
本申请涉及半导体技术领域，涉及但不限于一种半导体结构的形成方法及半导体结构。
背景技术
在半导体结构，如动态随机存取存储器中(Dynamic Random Access Memory，DRAM)，通常需要在衬底中定义出有源区(Active Area，AA)，并在有源区中制备相应的器件单元。
相关技术中，通常是先后使用两道光罩在衬底中制备有源区，因此，两道光罩之间的对准就尤为重要。任意一个光罩的偏移都会造成相邻AA的错位和连接。
发明内容
有鉴于此，本申请实施例提供一种半导体结构的形成方法及半导体结构。
第一方面，本申请实施例提供一种半导体结构的形成方法，包括：
提供半导体衬底，所述半导体衬底上形成有具有预设图案的第一掩膜层；
在所述第一掩膜层的表面形成具有第一掩膜图案的第二掩膜层，其中，所述第一掩膜图案包括多个依次排列的第一子图案；
在所述第二掩膜层中，通过所述第一掩膜图案，自对准形成第二掩膜图案，其中，所述第二掩膜图案包括：所述第一掩膜图案中的所述第一子图案和与所述第一子图案对应的第二子图案；
基于所述第二掩膜图案中的所述第一子图案和所述第二子图案，对所述第一掩膜层进行刻蚀，以将所述预设图案转化为有源区图案；
基于所述有源区图案，在所述半导体衬底中定义有源区。
在一些实施例中，所述在所述第一掩膜层的表面形成具有第一掩膜图案的第二掩膜层，包括：
在所述第一掩膜层的表面形成所述第二掩膜层；
采用具有所述第一掩膜图案的光罩，在所述第二掩膜层中形成所述第一掩膜图案。
在一些实施例中，所述第二掩膜层包括依次堆叠的硬掩膜层、阻挡层和绝缘层；所述在所述第一掩膜层的表面形成所述第二掩膜层，包括：
在所述第一掩膜层的侧壁沉积所述硬掩膜层；
在沉积有所述硬掩膜层的第一掩膜层表面，依次沉积所述阻挡层和所述绝缘层，形成所述第二掩膜层。
在一些实施例中，所述采用具有所述第一掩膜图案的光罩，在所述第二掩膜层中形成所述第一掩膜图案，包括：
在所述绝缘层的表面形成光刻胶层；
采用所述光罩，在所述光刻胶层中形成所述第一掩膜图案；
基于所述第一掩膜图案刻蚀所述绝缘层，以实现在所述第二掩膜层形成所述第一掩膜图案。
在一些实施例中，所述第二掩膜层至少包括绝缘层；所述第一掩膜图案形成于所述绝缘层中；
所述在所述第二掩膜层中，通过所述第一掩膜图案，自对准形成第二掩膜图案，包括：
通过所述第一掩膜图案，形成具有预设高度的第一材料柱；
通过所述具有预设高度的第一材料柱，自对准形成所述第二掩膜图案。
在一些实施例中，所述第一子图案包括第一刻蚀孔，且所述第一子图案的投影区域位于所述第一掩膜层中；
所述通过所述第一掩膜图案，形成具有预设高度的第一材料柱，包括：
在所述第一刻蚀孔中沉积第一材料，形成多个所述第一材料柱；
刻蚀去除部分厚度的所述绝缘材料，以形成所述具有预设高度的第一材料柱，所述预设高度小于所述第一材料柱的初始高度。
在一些实施例中，所述预设高度与所述初始厚度之间的比值大于或等于 75％，且所述比值小于或等于80％。
在一些实施例中，所述通过所述具有预设高度的第一材料柱，自对准形成所述第二掩膜图案，包括：
在所述具有预设高度的第一材料柱的表面沉积绝缘材料，形成绝缘材料柱，其中，相邻两个所述绝缘材料柱相接触；
刻蚀去除部分厚度的所述绝缘材料柱，直至暴露出所述第一材料柱为止；其中，任意两两相邻的四个所述绝缘材料柱能够自对准形成一个菱形孔；
对所述绝缘材料柱和所述第一材料柱同时进行刻蚀，直至所述菱形孔变为圆形孔；
通过所述圆形孔，在所述绝缘层中形成第二子图案；其中，所述第二子图案包括具有预设直径的第二刻蚀孔；所述第二刻蚀孔的投影区域位于所述第一掩膜层中；
去除所述第一刻蚀孔中的所述第一材料，形成由所述第一刻蚀孔和所述第二刻蚀孔构成的所述第二掩膜图案。
在一些实施例中，所述预设图案包括多个平行排列的第三子图案；所述第三子图案在第一方向上具有预设宽度；其中，所述第一方向为所述第三子图案的排列方向；
所述预设直径等于所述预设宽度。
在一些实施例中，所述第一材料包括氮化硅；所述绝缘材料包括氧化硅；
所述第一材料柱和所述绝缘材料柱通过原子层沉积工艺形成。
在一些实施例中，所述对所述绝缘材料柱和所述第一材料柱同时进行刻蚀，包括：
采用干法刻蚀对所述绝缘材料柱和所述第一材料柱同时进行刻蚀；所述干法刻蚀的气体包括以下至少一种：六氟化硫、四氟化碳、三氟甲烷体、氧气和氩气。
在一些实施例中，所述基于所述第二掩膜图案中的所述第一子图案和所述第二子图案，对所述第一掩膜层进行刻蚀，以将所述预设图案转化为有源区图案，包括：
基于所述第二掩膜图案中的所述第一子图案和所述第二子图案，对所述阻挡层进行刻蚀，以实现将所述第二掩膜图案中的所述第一子图案和所述第二子图案转移至所述阻挡层中；
以刻蚀后的阻挡层为刻蚀掩膜版，刻蚀所述硬掩膜层和所述第一掩膜层，以将所述预设图案转化为所述有源区图案。
在一些实施例中，所述方法还包括：
在将所述预设图案转化为所述有源区图案后，刻蚀去除所述第二掩膜层。
在一些实施例中，所述半导体衬底与所述第一掩膜层之间形成有一隔离层；
所述基于所述有源区图案，在所述半导体衬底中定义所述有源区，包括：
基于所述有源区图案，刻蚀所述隔离层，以实现将所述有源区图案转移至所述隔离层中；
以刻蚀后的隔离层为刻蚀掩膜版，刻蚀所述半导体衬底，以实现在所述半导体衬底中形成所述有源区。
在一些实施例中，所述方法还包括：
形成多条字线，每条所述字线在字线延伸方向上与所述多个有源区相交；
形成多条位线，每条所述位线在位线延伸方向上与所述多个有源区相交。
第二方面，本申请实施例提供一种半导体结构，包括：
多个有源区，形成于半导体衬底中，所述有源区通过上述半导体结构的形成方法形成；
多条字线，每条字线在字线延伸方向上与多个所述有源区相交；
多条位线，每条位线在位线延伸方向上与多个所述有源区相交。
本申请实施例提供的半导体结构的形成方法及半导体结构，通过在具有预设图案的第一掩膜层的表面形成具有第一掩膜图案的第二掩膜层，其中，第一掩膜图案包括多个依次排列的第一子图案；并在第二掩膜层中，通过第一掩膜图案，自对准形成第二掩膜图案，其中，第二掩膜图案包括：第一掩膜图案中的第一子图案和与第一子图案对应的第二子图案；然后基于第二掩膜图案中的第一子图案和第二子图案，对第一掩膜层进行刻蚀，以将预设图案转化为有源区图案，进而基于有源区图案在半导体衬底中定义出有源区。由于第二掩膜图案是通过第一掩膜图案自对准形成的，如此，可以使得制备的相邻有源区之间不会发生错位和连接。
附图说明
在附图(其不一定是按比例绘制的)中，相似的附图标记可在不同的视图中描述相似的部件。具有不同字母后缀的相似附图标记可表示相似部件的不同示例。附图以示例而非限制的方式大体示出了本文中所讨论的各个实施例。
图1a为相关技术中在衬底表面形成掩膜层结构示意图；
图1b为相关技术中采用第一光罩刻蚀掩膜层的俯视图；
图1c为相关技术中采用第二光罩刻蚀掩膜层的俯视图；
图1d为相关技术中通过第一光罩和第二光罩对掩膜层刻蚀后的俯视图和剖面结构图；
图1e为相关技术中在衬底中形成有源区的俯视图和剖面结构图；
图2为本申请实施例提供的半导体结构的形成方法的一种可选的流程示意图；
图3a为本申请实施例提供的半导体衬底和第一掩膜层的结构示意图；
图3b为本申请实施例提供的半导体衬底和第一掩膜层的俯视图和剖面结构示意图；
图3c为本申请实施例提供的形成第二掩膜层的结构示意图；
图3d为本申请实施例提供的在第二掩膜层中形成第一掩膜图案的结构示意图；
图3e为本申请实施例提供的在第二掩膜层形成第一掩膜图案的俯视图和剖面结构示意图；
图3f为本申请实施例提供的形成第一材料柱的结构示意图；
图3g为本申请实施例提供的形成具有预设高度的第一材料柱的结构示意图；
图3h为本申请实施例提供的形成绝缘材料柱的结构示意图；
图3i为本申请实施例提供的对绝缘材料柱进行刻蚀处理结构示意图；
图3j为本申请实施例提供的对绝缘材料柱和第一材料柱同时进行刻蚀处理结构示意图；
图3k为本申请实施例提供的形成具有预设直径的第二刻蚀孔的结构示意图；
图3l为本申请实施例提供的刻蚀去除刻蚀孔中的第一材料的结构示意图；
图3m为本申请实施例提供的对阻挡层进行刻蚀的结构示意图；
图3n为本申请实施例提供的形成有源区图案的结构示意图；
图3o为本申请实施例提供的对隔离层进行刻蚀的结构示意图；
图3p为本申请实施例提供的在半导体衬底中形成有源区剖面结构示意图；
图4a为本申请实施例提供的形成具有预设图案的第一掩膜层的初始结构的结构示意图；
图4b为本申请实施例提供的刻蚀第四掩膜层的结构示意图；
图4c为本申请实施例提供的形成第一隔离侧墙的结构示意图；
图4d为本申请实施例提供的刻蚀第三掩膜层的结构示意图；
图4e为本申请实施例提供的形成第二隔离侧墙的结构示意图；
图4f为本申请实施例提供的刻蚀第一掩膜层的结构示意图；
图5为本申请实施例提供的半导体结构的一个可选的结构示意图。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对发明的具体技术方案做进一步详细描述。以下实施例用于说明本申请，但不用来限制本申请的范围。
在后续的描述中，使用用于表示元件的诸如“模块”或“单元”的后缀仅为了有利于本申请的说明，其本身没有特定的意义。因此，“模块”或“单元”可以混合地使用。
在半导体结构，如DRAM中，通常需要在衬底中定义出有源区，并在有源区中制备相应的器件单元。下面，请参考图1a至1e对相关技术中的有源区的形成过程进行介绍。
相关技术中，有源区的形成过程包括以下步骤：
在衬底表面形成具有初始掩膜图案的掩膜层。
图1a为相关技术中在衬底表面形成掩膜层结构示意图，其中，图1a中左图为形成掩膜层的俯视图，图1a中右图为形成掩膜层后沿虚线a-a'的剖面结构示意图，如图1a所示，在衬底100的表面形成了阻挡层101和掩膜层102，其中，所述掩膜层具有初始掩膜图案，所述初始掩膜图案包括多个具有第一尺寸 d1的条状图案，任意相邻的两个具有第一尺寸的条状图案相互平行，所述第一尺寸d1为垂直于所述条状图案排列方向上的尺寸。相关技术中，所述阻挡层 101用于在后续工艺中作为掩膜版来刻蚀所述衬底100，并在定义出所述有源区的图形之前，对所述衬底100进行保护。
采用具有第一预设图案的第一光罩，刻蚀所述掩膜层，以实现将所述掩膜层中的初始掩膜图案转化为第一预设图案。
图1b为相关技术中采用第一光罩刻蚀掩膜层的俯视图，如图1b所示，相关技术中第一预设图案为均匀排列的圆形孔，以具有均匀排列的圆形孔的第一光罩AT1刻蚀所述掩膜层，对掩膜层中的每个具有第一尺寸d1的条状图案进行均匀的分割，得到多个间断的、具有第二尺寸d2的条状图案，以实现将所述掩膜层中的初始掩膜图案转化为第一预设图案。其中，所述第二尺寸与所述第一尺寸为同一维度上的尺寸，且所述第二尺寸至少小于所述第一尺寸的一半。
采用具有第二预设图案的第二光罩，继续刻蚀所述掩膜层，以实现将所述第一预设图案转化为所述第二预设图案。
图1c为相关技术中采用第二光罩刻蚀掩膜层的俯视图，如图1c所示，相关技术中第二预设图案也为均匀排列的圆形孔，且第二预设图案中的圆形孔，位于第一预设图案中的任意两两相邻的四个圆形孔的中心。相关技术中，以具有均匀排列的圆形孔的第二光罩AT2刻蚀所述掩膜层，对掩膜层中的每个具有第二尺寸d2的条状图案进行均匀的分割，得到多个间断的具有第三尺寸d3的条状图案，以实现将所述掩膜层中的第一预设图案转化为第二预设图案。其中，所述第三尺寸与所述第二尺寸为同一维度上的尺寸，且所述第三尺寸至少小于所述第二尺寸的一半。
图1d为相关技术中通过第一光罩和第二光罩对掩膜层刻蚀后的俯视图和剖面结构图，其中，图1d中的左图为刻蚀后的掩膜层的俯视图，图1d中的右图为刻蚀后的掩膜层沿虚线a-a'的剖面结构示意图，如图1d所示，通过第一光罩和第二光罩依次对所述掩膜层102进行刻蚀，将所述初始掩膜图案转换为了第二掩膜图案，所述第二掩膜图案即为最终形成有源区的图案。
采用第二掩膜图案刻蚀衬底，在衬底中形成有源区。
图1e为相关技术中在衬底中形成有源区的俯视图和剖面结构图，其中，图1e中的左图为形成有源区的俯视图，图1e中的右图为形成有源区后沿虚线b-b' 的剖面结构示意图，如图1e所示，通过所述第二掩膜图案刻蚀所述衬底，在衬底100中形成了有源区103。相关技术中，在衬底中刻蚀形成有源区103之后，在有源区的表面沉积SiO2作为隔离层104，以保护有源区。
然而，相关技术中，在采用第二光罩对第一光罩刻蚀后的掩膜层进行刻蚀时，由于当前光刻分辨率不高，因此，第二光罩不能与第一光罩完全对准，当第二光罩与第一光罩之间稍有偏差时，将会导致形成的相邻有源区发生错位或者连接，或者，将会导致形成的有源区的尺寸不一致，从而影响所制备的半导体结构的电性能。
基于相关技术中的存在的上述问题，本申请实施例提供一种半导体结构的形成方法及半导体结构，本申请实施例中仅采用一个光罩，通过自对准技术形成最终的有源区图案，不会造成相邻的有源区发生错位或者相连的问题。
半导体制程微缩时，高分辨率的光刻技术尤为重要，其中，自对准双重成像技术(Self-aligned Double Patterning，SADP)可以在光刻分辨率不高时显出很大作用。基于此，本申请实施例提供一种半导体结构的形成方法，图2为本申请实施例提供的半导体结构的形成方法的一种可选的流程示意图，如图2所示，所述半导体结构的形成方法包括以下步骤：
步骤S201、提供半导体衬底，所述半导体衬底上形成有具有预设图案的第一掩膜层。
步骤S202、在所述第一掩膜层的表面形成具有第一掩膜图案的第二掩膜层。
其中，所述第一掩膜图案包括多个依次排列的第一子图案。
步骤S203、在所述第二掩膜层中，通过所述第一掩膜图案，自对准形成第二掩膜图案。
其中，所述第二掩膜图案包括：所述第一掩膜图案中的所述第一子图案和与所述第一子图案对应的第二子图案。
步骤S204、基于所述第二掩膜图案中的所述第一子图案和所述第二子图案，对所述第一掩膜层进行刻蚀，以将所述预设图案转化为有源区图案。
步骤S205、基于所述有源区图案，在所述半导体衬底中定义有源区。
接下来请参考图3a至3p中半导体结构的形成过程中的结构示意图，对本申请实施例提供的半导体结构的形成方法进行进一步地详细说明。
首先，请参考图3a和3b，执行步骤S201、提供半导体衬底，所述半导体衬底上形成有具有预设图案的第一掩膜层。
所述半导体衬底的材料可以选择硅(Si)、硅锗合金(SiGe)、碳化硅(SiC)、氧化铝(Al2O3)、氮化铝(AlN)、氧化锌(ZnO)、氧化镓(Ga2O3)或铝酸锂 (LiAlO2)等中的任意一种。本申请实施例中以Si衬底为示例。所述第一掩膜层可以是多晶硅层，也可以是其它材料层，如氧化硅层、氮化硅层等。本申请实施例中，对第一掩膜层的组成材料不进行限定。
在一些实施例中，所述半导体衬底与所述第一掩膜层之间还具有隔离层，所述隔离层用于在后续工艺中作为刻蚀掩膜版刻蚀半导体衬底，并在所述半导体衬底中定义出所述有源区之前，对半导体衬底进行保护。
图3a为本申请实施例提供的半导体衬底和第一掩膜层的结构示意图，图 3b为本申请实施例提供的半导体衬底和第一掩膜层的俯视图和剖面结构示意图，其中，图3b中的左图为所述第一掩膜层和所述半导体衬底的俯视图，图 3b中的右图为第一掩膜层和所述半导体衬底沿虚线c-c'处的剖面结构图，如图 3a和3b所示，所述半导体衬底200上形成有一隔离层201，所述隔离层201之上形成有第一掩膜层202，所述第一掩膜层202由多个相互平行的多晶硅条2021 组成。
所述半导体衬底可以包括处于正面的顶表面以及处于与正面相对的背面的底表面；在忽略顶表面和底表面的平整度的情况下，定义垂直衬底顶表面和底表面的方向为第三方向。在衬底顶表面和底表面(即衬底所在的平面)方向上，定义两彼此相交(例如彼此垂直)的第一方向和第二方向，例如，可以定义多个多晶硅条2021的排列方向为第一方向，基于所述第一方向和所述第二方向可以确定所述半导体衬底的平面方向。所述第一方向、所述第二方向和所述第三方向两两垂直。本申请实施例中，定义所述第一方向为X轴方向，定义所述第二方向为Y轴方向，定义所述第三方向为Z轴方向。
接下来，请参考图3c和3e，执行步骤S202、在所述第一掩膜层的表面形成具有第一掩膜图案的第二掩膜层。在一些实施例中，步骤S202通过以下步骤形成：
在所述第一掩膜层的表面形成所述第二掩膜层。
在一些实施例中，所述第二掩膜层包括依次堆叠的硬掩膜层、阻挡层和绝缘层，可以通过以下步骤形成：
在所述第一掩膜层的侧壁沉积所述硬掩膜层。
所述硬掩膜层可以是旋涂硬掩膜(Spin-On Hard Mask，SOH)，也可以是其它硬掩膜层。
本申请实施例中，所述侧壁包括所述第一掩膜层的所有的侧壁。本申请实施例中，在所述第一掩膜层的所有侧壁上均形成有所述硬掩膜层，所述硬掩膜层用于填充所述第一掩膜层的内部空隙，使得第一掩膜层具有平整的表面。
在沉积有所述硬掩膜层的第一掩膜层表面，依次沉积所述阻挡层和所述绝缘层，形成所述第二掩膜层。
在一些实施例中，所述阻挡层可以是SiON层，所述绝缘层可以是SiO2层。本申请实施例中，沉积所述阻挡层和所述绝缘层的方式包括以下任意一种：化学气相沉积(ChemicalVapor Deposition，CVD)、物理气相沉积(Physical Vapor Deposition，PVD)、原子层沉积(Atomic Layer Deposition，ALD)和其它任何合适的沉积工艺。
图3c为本申请实施例提供的形成第二掩膜层的结构示意图，如图3c所示，在所述第一掩膜层202的表面形成了第二掩膜层，所述第二掩膜层包括依次沉积的硬掩膜层2031、阻挡层2032和绝缘层2033。
采用具有所述第一掩膜图案的光罩，在所述第二掩膜层中形成所述第一掩膜图案。
在一些实施例中，所述采用具有所述第一掩膜图案的光罩，在所述第二掩膜层中形成所述第一掩膜图案，可以通过以下步骤形成：
在所述绝缘层的表面形成光刻胶层。
采用所述光罩，在所述光刻胶层中形成所述第一掩膜图案。
基于所述第一掩膜图案刻蚀所述绝缘层，以实现在所述第二掩膜层形成所述第一掩膜图案。
图3d为本申请实施例提供的在第二掩膜层中形成第一掩膜图案的结构示意图，图3e为本申请实施例提供的在第二掩膜层形成第一掩膜图案的俯视图和剖面结构示意图，其中，图3e中的左图为俯视图，图3e中的右图为沿虚线c-c' 的剖面图，如图3d和3e所示，基于具有第一掩膜图案的光刻胶层刻蚀所述绝缘层2033，以实现在所述绝缘层2033中形成第一掩膜图案30。本申请实施例中，所述第一掩膜图案30包括多个沿X轴方向排列和多个沿Y轴方向依次排列的第一子图案，所述第一子图案可以是一刻蚀孔301，所述刻蚀孔301可以贯穿所述绝缘层2033，所述刻蚀孔301的底部也可以位于所述绝缘层2033的内部。
接下来，请参考图3f至3l，执行步骤S203、在所述第二掩膜层中，通过所述第一掩膜图案，自对准形成第二掩膜图案。
在一些实施例中，在所述第二掩膜层中，通过所述第一掩膜图案，自对准形成第二掩膜图案，可以通过以下步骤形成：
通过所述第一掩膜图案，形成具有预设高度的第一材料柱。
本申请实施例中，所述通过所述第一掩膜图案，形成具有预设高度的第一材料柱，包括以下步骤：
在所述第一刻蚀孔中沉积第一材料，形成多个所述第一材料柱。
所述第一材料可以是任何相对于所述绝缘层的绝缘材料的具有高刻蚀选择比的材料，例如，所述第一材料可以是氮化硅，所述绝缘层的绝缘材料可以是氧化硅。
本申请实施例中，可以通过原子层沉积工艺在所述第一刻蚀孔中沉积第一材料，形成多个第一材料柱。其中，形成所述第一材料柱的反应气体除了硅源外，还包括氨气和氮氢混合气中的至少一种。
如图3f为本申请实施例提供的形成第一材料柱的结构示意图，如图3f所示，在刻蚀孔301中填充氮化硅材料，形成第一材料柱302。
在一些实施例中，在形成所述第一材料柱之后，对所述绝缘层和所述第一材料柱的表面进行化学机械研磨处理(Chemical Mechanical Polishing，CMP)，使得第一材料柱的表面与所述绝缘层的表面平齐。
刻蚀去除部分厚度的所述绝缘材料，以形成所述具有预设高度的第一材料柱。
如图3g为本申请实施例提供的形成具有预设高度的第一材料柱的结构示意图，如图3g所示，沿Z轴方向，采用干法刻蚀技术，刻蚀去除部分厚度的绝缘层，形成具有预设高度的第一材料柱3021。
由于组成第一材料柱的第一材料与组成绝缘层的绝缘材料相比具有高的刻蚀选择比，因此，通过调整刻蚀气体的选择比，可以实现仅刻蚀部分绝缘材料，而不对第一材料柱进行刻蚀。
本申请实施例中，所述预设高度小于所述第一材料柱的初始高度。在一些实施例中，所述预设高度与所述初始厚度之间的比值大于或等于75％，且所述预设高度与所述初始厚度之间的比值小于或等于80％。如此设置，既能保证后续形成的菱形孔刻蚀变成圆形孔时有足够的刻蚀冗余量，又能保证刻蚀形成圆形孔的圆整度。
通过所述具有预设高度的第一材料柱，自对准形成所述第二掩膜图案。
在一些实施例中，所述通过所述具有预设高度的第一材料柱，自对准形成所述第二掩膜图案，可以通过以下步骤形成：
在所述具有预设高度的第一材料柱的表面沉积绝缘材料，形成绝缘材料柱。
所述绝缘材料柱与所述绝缘层由相同的绝缘材料构成，例如，所述绝缘材料可以为SiO2。本申请实施例中，可以通过原子层沉积工艺形成所述绝缘材料柱。
图3h为本申请实施例提供的形成绝缘材料柱的结构示意图，如图3h所示，在裸露的具有预设高度的第一材料柱3021的表面形成一绝缘材料柱303。相邻两个所述绝缘材料柱相接触。
刻蚀去除部分厚度的所述绝缘材料柱，直至暴露出所述第一材料柱为止。
图3i为本申请实施例提供的对绝缘材料柱进行刻蚀处理结构示意图，如图 3i所示，沿Z轴方向，对绝缘材料柱303进行刻蚀处理，直至暴露出所述第一材料柱3021的表面为止。
在一些实施例中，也可以通过CMP工艺对所述绝缘材料柱进行打磨处理，当暴露出所述第一材料柱的表面时，停止打磨。
请继续参见图3i，本申请实施例中，任意两两相邻的四个所述绝缘材料柱 303能够自对准形成一菱形孔304'。
对所述绝缘材料柱和所述第一材料柱同时进行刻蚀，直至所述菱形孔变为圆形孔。
所述对所述绝缘材料柱和所述第一材料柱同时进行刻蚀，包括：采用干法刻蚀对所述绝缘材料柱和所述第一材料柱同时进行刻蚀；所述干法刻蚀的气体包括以下至少一种：六氟化硫、四氟化碳、三氟甲烷体、氧气和氩气。
本申请实施例中，所述干法刻蚀技术可以是等离子体刻蚀技术。
图3j为本申请实施例提供的对绝缘材料柱和第一材料柱同时进行刻蚀处理结构示意图，如图3j所示，沿Z轴方向，采用干法刻蚀技术，对所述绝缘材料柱303和所述第一材料柱3021同时进行刻蚀处理，随着刻蚀深度的逐渐变大，位于任意两两相邻的四个绝缘材料柱中间的菱形孔304'逐渐变为圆形孔304”。
通过所述圆形孔，在所述绝缘层中形成第二子图案。
本申请实施例中，所述第二子图案包括具有预设直径的第二刻蚀孔，所述第二刻蚀孔的投影区域位于所述第一掩膜层中。
图3k为本申请实施例提供的形成具有预设直径的第二刻蚀孔的结构示意图，如图3k所示，以所述圆形孔为刻蚀图案，刻蚀所述绝缘层2033，在所述绝缘层2033中形成与圆形孔对应的第二刻蚀孔304，并继续同时刻蚀所述绝缘材料和所述第一材料柱，当所述第二刻蚀孔具有预设直径时，停止刻蚀，即可形成所述第二子图案。如此，通过第一子图案自对准形成了与第一刻蚀孔对应的第二刻蚀孔304。
去除所述刻蚀孔中的所述第一材料，形成由所述刻蚀孔和所述圆形孔构成的所述第二掩膜图案。
图3l为本申请实施例提供的刻蚀去除刻蚀孔中的第一材料的结构示意图，如图3l所示，采用干法刻蚀工艺去除所述第一刻蚀孔301中的第一材料，形成由第一刻蚀孔301和所述第二刻蚀孔304构成的第二掩膜图案305。
接下来，请参考图3m和图3n，执行步骤S204、基于所述第二掩膜图案中的所述第一子图案和所述第二子图案，对所述第一掩膜层进行刻蚀，以将所述预设图案转化为有源区图案。
在一些实施例中，所述基于所述第二掩膜图案中的所述第一子图案和所述第二子图案，对所述第一掩膜层进行刻蚀，以将所述预设图案转化为有源区图案，包括以下步骤：
基于所述第二掩膜图案中的所述第一子图案和所述第二子图案，对所述阻挡层进行刻蚀，以实现将所述第二掩膜图案中的所述第一子图案和所述第二子图案转移至所述阻挡层中。
图3m为本申请实施例提供对阻挡层进行刻蚀的结构示意图，如图3m所示，基于第二掩膜图案中的第一子图案和所述第二子图案，对阻挡层进行刻蚀，形成刻蚀后的阻挡层2032'。所述刻蚀后的阻挡层2032'具有所述第二掩膜图案。
以刻蚀后的阻挡层为刻蚀掩膜版，刻蚀所述硬掩膜层和所述第一掩膜层，以将所述预设图案转化为所述有源区图案。
在一些实施例中，在将所述预设图案转化为所述有源区图案后，所述半导体结构的形成方法还包括：刻蚀去除所述第二掩膜层。
本申请实施例中，可以通过干法刻蚀技术或者湿法刻蚀技术去除所述第二掩膜层。
图3n为本申请实施例提供的形成有源区图案的结构示意图，如图3n所示，以刻蚀后的阻挡层为刻蚀掩膜版，刻蚀所述硬掩膜层和所述第一掩膜层，并去除所述第二掩膜层，以实现将所述预设图案转化为所述有源区图案306。
接下来，请参考图3o和3p，执行步骤S205、基于所述有源区图案，在所述半导体衬底中定义有源区。
在一些实施例中，所述半导体衬底与所述第一掩膜层之间形成有一隔离层，所述基于所述有源区图案，在所述半导体衬底中定义有源区包括以下步骤：
基于所述有源区图案，刻蚀所述隔离层，以实现将所述有源区图案转移至所述隔离层中。
图3o为本申请实施例提供的对隔离层进行刻蚀的结构示意图，如图3o所示，基于所述有源区图案306，对隔离层进行刻蚀，形成刻蚀后的隔离层201'。所述刻蚀后的隔离层201'具有所述有源区图案306。
以刻蚀后的隔离层为刻蚀掩膜版，刻蚀所述半导体衬底，以实现在所述半导体衬底中形成所述有源区。
图3p为本申请实施例提供的在半导体衬底中形成有源区剖面结构示意图，如图3p所示，以刻蚀后的隔离层为刻蚀掩膜版，刻蚀所述半导体衬底200，并去除所述刻蚀后的隔离层，以实现在半导体衬底中形成有源区204。
本申请实施例提供的半导体结构的形成方法及半导体结构，通过在具有预设图案的第一掩膜层的表面形成具有第一掩膜图案的第二掩膜层，其中，第一掩膜图案包括多个依次排列的第一子图案；并在第二掩膜层中，通过第一掩膜图案，自对准形成第二掩膜图案，其中，第二掩膜图案包括：第一掩膜图案中的第一子图案和与第一子图案对应的第二子图案；然后基于第二掩膜图案中的第一子图案和第二子图案，对第一掩膜层进行刻蚀，以将预设图案转化为有源区图案，进而基于有源区图案在半导体衬底中定义出有源区。由于第二掩膜图案是通过第一掩膜图案自对准形成的，如此，可以使得制备的相邻有源区之间不会发生错位和连接。
在一些实施例中，所述具有预设图案的第一掩膜层，通过以下步骤形成：
在半导体衬底的表面依次沉积隔离层、第一掩膜层、第三掩膜层和第四掩膜层，其中，所述第一掩膜层可以是多晶硅层，所述第三掩膜层包括依次堆叠的旋涂硬掩膜层和氮氧化硅层，所述第四掩膜层具有与所述第三掩膜层相同的结构。
图4a为本申请实施例提供的形成具有预设图案的第一掩膜层的初始结构的结构示意图，其中，图4a中的左图为所述初始结构的俯视图，图4a中的右图为所述初始结构沿虚线c-c'的剖视图，如图4a所示，在半导体衬底200的表面依次沉积了隔离层201、第一掩膜层202、第三掩膜层202-1和第四掩膜层 202-2。所述初始结构上设置有一初始有源区掩膜版40，所述初始有源区掩膜版用于形成有源区。
采用初始有源区掩膜版，对所述半导体衬底表面的第四掩膜层进行刻蚀，以实现将所述初始有源区掩膜版上的图案转移至所述第四掩膜层中。
图4b为本申请实施例提供的刻蚀第四掩膜层的结构示意图，其中，图4b 中的左图为刻蚀第四掩膜层后形成的结构的俯视图，图4b中的右图为刻蚀第四掩膜层后形成的结构沿虚线c-c'的剖视图，如图4b所示，通过初始有源区掩膜版刻蚀所述第四掩膜层202-2，将初始有源区掩膜版上的初始有源区图案转移至所述第四掩膜层中，形成刻蚀后的第四掩膜层202-2'。所述刻蚀后的第四掩膜层202-2'具有所述初始掩膜版上的图案。
在所述刻蚀后的第四掩膜层的表面沉积绝缘材料，形成第一隔离侧墙。
图4c为本申请实施例提供的形成第一隔离侧墙的结构示意图，其中，图 4c中的左图为形成第一隔离侧墙后形成的结构的俯视图，图4c中的右图为形成第一隔离侧墙后形成的结构沿虚线c-c'的剖视图，如图4c所示，在刻蚀后的第四掩膜层202-2'的表面形成第一隔离侧墙202-3。可以通过任意一种合适的沉积工艺形成所述第一隔离侧墙。
通过所述第一隔离侧墙，刻蚀所述第三掩膜层，以实现将所述第一隔离侧墙图案转移至所述第三掩膜层中。
图4d为本申请实施例提供的刻蚀第三掩膜层的结构示意图，其中，图4d 中的左图为刻蚀第三掩膜层后形成的结构的俯视图，图4d中的右图为刻蚀第三掩膜层后形成的结构沿虚线c-c'的剖视图，如图4d所示，以位于所述初始有源区图案侧壁上的第一隔离侧墙为新的掩膜图案，刻蚀所述第三掩膜层202-1，以实现将所述第一隔离侧墙图案转移至所述第三掩膜层中，形成刻蚀后的第三掩膜层202-1'。
在刻蚀后的第三掩膜层的表面沉积绝缘材料，形成第二隔离侧墙。
图4e为本申请实施例提供的形成第二隔离侧墙的结构示意图，其中，图 4e中的左图为形成第二隔离侧墙后形成的结构的俯视图，图4e中的右图为形成第二隔离侧墙后形成的结构沿虚线c-c'的剖视图，如图4e所示，在刻蚀后的第三掩膜层202-1'的表面形成第二隔离侧墙202-4。可以通过任意一种合适的沉积工艺形成所述第二隔离侧墙。
通过所述第二隔离侧墙，刻蚀所述第一掩膜层，以实现将所述第二隔离侧墙图案转移至所述第一掩膜层中。
图4f为本申请实施例提供的刻蚀第一掩膜层的结构示意图，其中，图4f 中的左图为刻蚀第一掩膜层后形成的结构的俯视图，图4f中的右图为刻蚀第一掩膜层后形成的结构沿虚线c-c'的剖视图，如图4f所示，以位于所述第一隔离侧墙图案侧壁上的第二隔离侧墙为新的掩膜图案，刻蚀所述第一掩膜层202，以实现将所述第二隔离侧墙图案转移至所述第一掩膜层中，形成刻蚀后的第一掩膜层202'。所述第二隔离侧墙图案即为本申请实施例中的预设图案。
在一些实施例中，半导体结构的形成方法还包括以下步骤：
步骤S301、形成多条字线，每条所述字线在字线延伸方向上与所述多个有源区相交。
步骤S302、形成多条位线，每条所述位线在位线延伸方向上与所述多个有源区相交。
在一些实施例中，所述有源区用于形成存储器单元，所述存储器单元包括一晶体管，所述字线与所述晶体管的栅极连接，所述字线用于提供字线电压，并通过所述字线电压控制所述晶体管导通或截止。所述位线与所述晶体管的源极或者漏极连接，所述位线用于在所述晶体管导通时，对存储器单元执行读取或写入操作。
在一些实施例中，通过在预设字线位置或预设位线位置形成金属线来实现形成字线或位线。所述金属线包括但不限于钨(W)、钴(Co)、铜(Cu)、铝 (Al)、多晶硅、掺杂硅、硅化物或其任何组合。
在一些实施例中，所述存储单元还包括：存储电容；所述半导体结构的形成方法还包括：在所述有源区中形成所述存储电容。所述存储电容的一端与所述晶体管的漏极或者源极连接，所述存储电容的另一端接地，所述存储电容用于存储写入所述存储器单元的数据。
本申请实施例提供的半导体结构的形成方法，由于形成有源区时只采用了一个光罩，并且有源区的刻蚀图案是通过自对准工艺形成的，因此，形成的多个有源区中相邻有源区之间不会发生错位和连接，如此，可以使得形成的半导体结构具有良好的电性能，并且可以提高制备半导体结构的良率。
除此之外，本申请实施例还提供一种半导体结构，图5为本申请实施例提供的半导体结构的一个可选的结构示意图，如图5所示，所述半导体结构50 包括：多个有源区501、多条位线502和多条字线503。
所述多个有源区501形成于半导体衬底中，所述有源区通过上述实施提供的半导体结构的形成方法形成。
多条位线502，每条位线在位线延伸方向上与多个所述有源区相交。
多条字线503，每条字线在字线延伸方向上与多个所述有源区相交。
本申请实施例中，所述有源区用于形成有源器件，例如，晶体管。所述字线用于控制所述有源器件的导通或截止，所述位线用于从所述有源器件中读取数据或向所述有源器件中写入数据。
在一些实施例中，所述半导体结构还包括存储电容。所述存储电容用于存储写入所述存储器单元的数据。
本申请实施例提供的半导体结构与上述实施例提供的半导体结构的形成方法类似，对于本申请实施例未详尽披露的技术特征，请参照上述实施例进行理解。
本申请实施例提供的半导体结构，包括多个有源区，多条字线和多条位线，由于多个有源区中的相邻两个有源区之间不会发生错位和连接，如此，可以使得形成的半导体结构具有良好的电性能，并且可以提高制备半导体结构的良率。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (16)

1.一种半导体结构的形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底上形成有具有预设图案的第一掩膜层；
在所述第一掩膜层的表面形成具有第一掩膜图案的第二掩膜层，其中，所述第一掩膜图案包括多个依次排列的第一子图案；
在所述第二掩膜层中，通过所述第一掩膜图案，自对准形成第二掩膜图案，其中，所述第二掩膜图案包括：所述第一掩膜图案中的所述第一子图案和与所述第一子图案对应的第二子图案；
基于所述第二掩膜图案中的所述第一子图案和所述第二子图案，对所述第一掩膜层进行刻蚀，以将所述预设图案转化为有源区图案；
基于所述有源区图案，在所述半导体衬底中定义有源区。
2.根据权利要求1所述的方法，其特征在于，所述在所述第一掩膜层的表面形成具有第一掩膜图案的第二掩膜层，包括：
在所述第一掩膜层的表面形成所述第二掩膜层；
采用具有所述第一掩膜图案的光罩，在所述第二掩膜层中形成所述第一掩膜图案。
3.根据权利要求2所述的方法，其特征在于，所述第二掩膜层包括依次堆叠的硬掩膜层、阻挡层和绝缘层；所述在所述第一掩膜层的表面形成所述第二掩膜层，包括：
在所述第一掩膜层的侧壁沉积所述硬掩膜层；
在沉积有所述硬掩膜层的第一掩膜层表面，依次沉积所述阻挡层和所述绝缘层，形成所述第二掩膜层。
4.根据权利要求3所述的方法，其特征在于，所述采用具有所述第一掩膜图案的光罩，在所述第二掩膜层中形成所述第一掩膜图案，包括：
在所述绝缘层的表面形成光刻胶层；
采用所述光罩，在所述光刻胶层中形成所述第一掩膜图案；
基于所述第一掩膜图案刻蚀所述绝缘层，以实现在所述第二掩膜层形成所述第一掩膜图案。
5.根据权利要求1所述的方法，其特征在于，所述第二掩膜层至少包括绝缘层；所述第一掩膜图案形成于所述绝缘层中；
所述在所述第二掩膜层中，通过所述第一掩膜图案，自对准形成第二掩膜图案，包括：
通过所述第一掩膜图案，形成具有预设高度的第一材料柱；
通过所述具有预设高度的第一材料柱，自对准形成所述第二掩膜图案。
6.根据权利要求5所述的方法，其特征在于，所述第一子图案包括第一刻蚀孔，且所述第一子图案的投影区域位于所述第一掩膜层中；
所述通过所述第一掩膜图案，形成具有预设高度的第一材料柱，包括：
在所述第一刻蚀孔中沉积第一材料，形成多个所述第一材料柱；
刻蚀去除部分厚度的所述绝缘材料，以形成所述具有预设高度的第一材料柱，所述预设高度小于所述第一材料柱的初始高度。
7.根据权利要求6所述的方法，其特征在于，所述预设高度与所述初始厚度之间的比值大于或等于75％，且所述比值小于或等于80％。
8.根据权利要求6所述的方法，其特征在于，所述通过所述具有预设高度的第一材料柱，自对准形成所述第二掩膜图案，包括：
在所述具有预设高度的第一材料柱的表面沉积绝缘材料，形成绝缘材料柱，其中，相邻两个所述绝缘材料柱相接触；
刻蚀去除部分厚度的所述绝缘材料柱，直至暴露出所述第一材料柱为止；其中，任意两两相邻的四个所述绝缘材料柱能够自对准形成一个菱形孔；
对所述绝缘材料柱和所述第一材料柱同时进行刻蚀，直至所述菱形孔变为圆形孔；
通过所述圆形孔，在所述绝缘层中形成第二子图案；其中，所述第二子图案包括具有预设直径的第二刻蚀孔；所述第二刻蚀孔的投影区域位于所述第一掩膜层中；
去除所述第一刻蚀孔中的所述第一材料，形成由所述第一刻蚀孔和所述第二刻蚀孔构成的所述第二掩膜图案。
9.根据权利要求8所述的方法，其特征在于，所述预设图案包括多个平行排列的第三子图案；所述第三子图案在第一方向上具有预设宽度；其中，所述第一方向为所述第三子图案的排列方向；
所述预设直径等于所述预设宽度。
10.根据权利要求8所述的方法，其特征在于，所述第一材料包括氮化硅；所述绝缘材料包括氧化硅；
所述第一材料柱和所述绝缘材料柱通过原子层沉积工艺形成。
11.根据权利要求8所述的方法，其特征在于，所述对所述绝缘材料柱和所述第一材料柱同时进行刻蚀，包括：
采用干法刻蚀对所述绝缘材料柱和所述第一材料柱同时进行刻蚀；所述干法刻蚀的气体包括以下至少一种：六氟化硫、四氟化碳、三氟甲烷体、氧气和氩气。
12.根据权利要求3所述的方法，其特征在于，所述基于所述第二掩膜图案中的所述第一子图案和所述第二子图案，对所述第一掩膜层进行刻蚀，以将所述预设图案转化为有源区图案，包括：
基于所述第二掩膜图案中的所述第一子图案和所述第二子图案，对所述阻挡层进行刻蚀，以实现将所述第二掩膜图案中的所述第一子图案和所述第二子图案转移至所述阻挡层中；
以刻蚀后的阻挡层为刻蚀掩膜版，刻蚀所述硬掩膜层和所述第一掩膜层，以将所述预设图案转化为所述有源区图案。
13.根据权利要求1所述的方法，其特征在于，所述方法还包括：
在将所述预设图案转化为所述有源区图案后，刻蚀去除所述第二掩膜层。
14.根据权利要求1至13任一项所述的方法，其特征在于，所述半导体衬底与所述第一掩膜层之间形成有一隔离层；
所述基于所述有源区图案，在所述半导体衬底中定义有源区，包括：
基于所述有源区图案，刻蚀所述隔离层，以实现将所述有源区图案转移至所述隔离层中；
以刻蚀后的隔离层为刻蚀掩膜版，刻蚀所述半导体衬底，以实现在所述半导体衬底中形成有源区。
15.根据权利要求1至13任一项所述的方法，其特征在于，还包括：
形成多条字线，每条所述字线在字线延伸方向上与所述多个有源区相交；
形成多条位线，每条所述位线在位线延伸方向上与所述多个有源区相交。
16.一种半导体结构，其特征在于，所述半导体结构包括：
多个有源区，形成于半导体衬底中，所述有源区通过上述权利要求1至14任一项提供的半导体结构的形成方法形成；
多条字线，每条字线在字线延伸方向上与多个所述有源区相交；
多条位线，每条位线在位线延伸方向上与多个所述有源区相交。
CN202110548237.3A 2021-05-19 2021-05-19 半导体结构的形成方法及半导体结构 Pending CN115377010A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202110548237.3A CN115377010A (zh) 2021-05-19 2021-05-19 半导体结构的形成方法及半导体结构
PCT/CN2021/120290 WO2022241997A1 (zh) 2021-05-19 2021-09-24 半导体结构的形成方法及半导体结构
US17/650,983 US20220375757A1 (en) 2021-05-19 2022-02-14 Semiconductor structure and forming method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110548237.3A CN115377010A (zh) 2021-05-19 2021-05-19 半导体结构的形成方法及半导体结构

Publications (1)

Publication Number Publication Date
CN115377010A true CN115377010A (zh) 2022-11-22

Family

ID=84059977

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110548237.3A Pending CN115377010A (zh) 2021-05-19 2021-05-19 半导体结构的形成方法及半导体结构

Country Status (2)

Country Link
CN (1) CN115377010A (zh)
WO (1) WO2022241997A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116149127A (zh) * 2023-03-17 2023-05-23 广东中图半导体科技股份有限公司 一种掩膜版、图形化衬底及其光刻方法
CN116224709A (zh) * 2023-05-08 2023-06-06 长鑫存储技术有限公司 光罩组件及半导体结构的制备方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100693879B1 (ko) * 2005-06-16 2007-03-12 삼성전자주식회사 비대칭 비트 라인들을 갖는 반도체 장치 및 이를 제조하는방법
US8697316B2 (en) * 2012-06-11 2014-04-15 Nanya Technology Corp. Hard mask spacer structure and fabrication method thereof
CN104103574B (zh) * 2013-04-10 2017-12-29 中芯国际集成电路制造(上海)有限公司 半导体器件的制作方法
KR20160085043A (ko) * 2015-01-07 2016-07-15 에스케이하이닉스 주식회사 패턴 형성 방법
KR102274738B1 (ko) * 2016-01-08 2021-07-07 삼성전자주식회사 반도체 장치 및 이의 제조 방법
KR102463922B1 (ko) * 2016-03-21 2022-11-08 에스케이하이닉스 주식회사 미세 패턴 형성 방법
US10600688B2 (en) * 2017-09-06 2020-03-24 Micromaterials Llc Methods of producing self-aligned vias
CN109585279B (zh) * 2018-11-30 2020-11-20 上海华力微电子有限公司 一种自对准双层图形的形成方法
CN111524886B (zh) * 2019-02-01 2023-06-09 华邦电子股份有限公司 着陆垫结构及其制造方法
CN112071744A (zh) * 2019-06-10 2020-12-11 长鑫存储技术有限公司 图形化掩膜层及其形成方法、存储器及其形成方法
CN112768352B (zh) * 2019-11-01 2023-12-19 华邦电子股份有限公司 图案化的方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116149127A (zh) * 2023-03-17 2023-05-23 广东中图半导体科技股份有限公司 一种掩膜版、图形化衬底及其光刻方法
CN116224709A (zh) * 2023-05-08 2023-06-06 长鑫存储技术有限公司 光罩组件及半导体结构的制备方法
CN116224709B (zh) * 2023-05-08 2023-09-26 长鑫存储技术有限公司 光罩组件及半导体结构的制备方法

Also Published As

Publication number Publication date
WO2022241997A1 (zh) 2022-11-24

Similar Documents

Publication Publication Date Title
US9230853B2 (en) Semiconductor devices having bit line contact plugs and methods of manufacturing the same
US8759224B2 (en) Method of forming a pattern structure for a semiconductor device
US9385132B2 (en) Arrays of recessed access devices, methods of forming recessed access gate constructions, and methods of forming isolation gate constructions in the fabrication of recessed access devices
US11444086B2 (en) Capacitor and its formation method and a dram cell
CN209785930U (zh) 电容器、dram单元和存储器
WO2022241997A1 (zh) 半导体结构的形成方法及半导体结构
CN112447603B (zh) 半导体存储器的形成方法
WO2022022128A1 (zh) 存储器件及其形成方法
WO2023000461A1 (zh) 存储器件及其形成方法
US11887859B2 (en) Method for forming active region array and semiconductor structure
KR101205067B1 (ko) 반도체 소자의 형성방법
US20230230842A1 (en) Patterning method and method of manufacturing semiconductor structure
US9230967B2 (en) Method for forming self-aligned isolation trenches in semiconductor substrate and semiconductor device
US20220375757A1 (en) Semiconductor structure and forming method thereof
CN115810578A (zh) 半导体结构及其形成方法
WO2020244199A1 (zh) 存储结构及其形成方法
CN112038350A (zh) Nand存储器及其制造方法
US20230078585A1 (en) Semiconductor structure and method for manufacturing semiconductor structure
US11871560B2 (en) Method for manufacturing semiconductor structure and semiconductor structure
US20230027276A1 (en) Semiconductor structure and method for forming same
CN117529105B (zh) 半导体结构及其形成方法
US20230231005A1 (en) Method of manufacturing semiconductor structure and semiconductor structure
EP4277448A1 (en) Memory and method for forming same
CN112908836B (zh) 半导体结构及其形成方法
US20230377889A1 (en) Method for manufacturing semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination