CN209785930U - 电容器、dram单元和存储器 - Google Patents

Abstract

本实用新型涉及一种电容器、DRAM单元和存储器，所述电容器包括：衬底，所述衬底内形成有电接触部；连接所述电接触部的下电极层，所述下电极层包括至少两个间隔排布的子电极层，所述子电极层的底部连接所述电接触部；位于所述下电极层内外表面的电容介质层，以及位于所述电容介质层表面的上电极层。上述电容器具有较高的单位面积电容值。

Description

电容器、DRAM单元和存储器

技术领域

本实用新型涉及半导体技术领域，尤其涉及一种电容器、DRAM单元和存储器。

背景技术

动态随机存储器(Dynamic Random Access Memory，简称：DRAM)是计算机中常用的半导体存储器件，由许多重复的存储单元组成。每个存储单元通常包括电容器和晶体管。

随着半导体技术的不断发展，对半导体集成电路中电容器的性能要求也越来越高，例如，希望在有限的面积内形成更多的电容，提高电容器的集成度。电容器的集成度提高，能够提高动态存储器的集成度。

现有技术中，为了提高电容器的集成度，通常将电容器设计成竖直形状，通过提高电容器的高度，来提高单位面积内的电容值。当时，随着电容器高度增大，容易发生倒塌风险。

因此，如何有效提高电容器的集成度是目前亟待解决的问题。

实用新型内容

本实用新型所要解决的技术问题是，提供一种电容器、一种DRAM单元以及一种存储器，以提高所述电容器的集成度。

为了解决上述问题，本实用新型的技术方案提供了一种电容器，包括：衬底，所述衬底内形成有电接触部；连接所述电接触部的下电极层，所述下电极层包括至少两个间隔排布的子电极层，所述子电极层的底部连接所述电接触部；位于所述下电极层内外表面的电容介质层，以及位于所述电容介质层表面的上电极层。

可选的，所述子电极层的截面为U型。

可选的，所述至少两个子电极层的U型截面之间的距离范围为30nm～50nm。

可选的，所述电容介质层和上电极层均为连续的材料层。

可选的，还包括位于所述间隔排布的子电极层之间的支撑结构，所述支撑结构连接所述子电极层，所述支撑结构的内外表面依次形成有所述电容介质层和所述上电极层。

可选的，所述支撑结构至少包括：第一支撑层、第二支撑层，所述第一支撑层形成于所述衬底表面且位于所述下电极层的底部外围以及两个子电极层之间，所述第二支撑层位于所述下电极层的中部外围以及两个子电极层的之间。

可选的，所述支撑结构还包括第三支撑层，所述第三支撑层位于所述下电极层的开口外围。

为解决上述问题，本实用新型的技术方案还提供一种DRAM单元，包括：具有源极区和漏极区的晶体管；上述任一项所述的电容器；其中，所述晶体管设置在所述衬底内，所述电容器通过所述电接触部与所述源极区或所述漏极区接触。

可选的，所述晶体管具有埋栅结构。

可选的，所述晶体管为埋栅结构晶体管、平面栅结构晶体管或者环栅结构晶体管。

本实用新型的技术方案还提供一种存储器，包括由多个如上述的DRAM单元所形成的存储阵列。

本实用新型的电容器在单个所述电接触部上具有至少两个电容结构，提高电容器的单位面积电容值。并且，由于在同一个电接触部上具有至少两个电容结构，已较大程度的提高了电容器的集成度，因此，在满足电容器集成度要求的前提下，可以适当降低电容结构的高度，避免电容器发生倒塌。

附图说明

图1至图11为本实用新型一具体实施例的电容器的形成过程的结构示意图；

图12为本实用新型一具体实施例的DRAM单元的结构示意图。

具体实施方式

如背景技术中所述，现有技术中的电容器的集成度有待进一步的提高。为了解决上述问题，申请人提出了一种新的电容器及其形成方法。为了进一步提高电容器的集成度，可以在一个电容器中，形成两个以上U型的下电极层，并连接到同一电接触部。形成两个以上U型的下电极层，需要在一个电接触部上形成两个以上的电容孔，电容孔的关键尺寸大大缩小。而在目前的工艺条件下，很难通过现有的光刻刻蚀工艺实现，即便通过双重图形化工艺能够形成更小尺寸的电容孔，也是需要进行多次光刻刻蚀，工艺成本大大增加。申请人通过新的电容器及其形成方法，克服了上述问题。

下面结合附图对本实用新型提供的电容器及其形成方法、DRAM单元和存储器的具体实施例做详细说明。

请参考图1至图11，为本实用新型一具体实施例的电容器的形成过程的结构示意图。

请参考图1，提供一衬底100，所述衬底100内形成有电接触部101；在所述衬底100表面形成介质层110，所述介质层110包括：交替层叠的支撑层和牺牲层。

所述衬底100内部还可以形成有字线、位线、晶体管、隔离结构等结构，图中未显示。

可以采用原子层沉积工艺、化学气相沉积工艺等沉积工艺于所述衬底100的表面形成所述介质层110。需要说明的是，所述介质层110包括依次交替叠置的支撑层及牺牲层，所述支撑层的数量大于所述牺牲层的数量，且所述牺牲层及所述支撑层构成的叠层结构中的底层材料层及顶层材料层均为所述支撑层，所述支撑层及所述牺牲层的数量可根据需要设定，不以本具体实施例为限。

该具体实施例中，所述介质层110包括形成于所述衬底100表面的第一支撑层102、位于所述第一支撑层102表面的第一牺牲层103、位于所述第一牺牲层103表面的第二支撑层104、位于所述第二支撑层104表面的第二牺牲层105以及位于所述第二牺牲层105表面的第三支撑层106。所述第一支撑层102、第二支撑层104以及第三支撑层106的材料包括氮化硅，所述第一牺牲层104和第二牺牲层105的材料包括氧化硅。在其他具体实施例中，还可以增加支撑层和牺牲层的层数，从而提高电容器的高度，进一步提高电容器的电容值。也可以适当减少支撑层的层数，例如仅包括所述第一支撑层102和第二支撑层104。

后续形成贯穿所述牺牲层和支撑层且暴露出同一所述电接触部的至少两个电容孔。

请参考图2至图6B，为一个具体实施例中，形成两个电容孔的流程结构示意图。

请参考图2，在所述介质层110表面形成第一掩膜层200；刻蚀所述第一掩膜层200，在所述第一掩膜层200内形成凹陷部201。所述凹陷部201位于所述电接触部101正上方。

所述第一掩膜层200的材料可以为氧化硅或其他掩膜材料，较佳的，与所述第三支撑层106的材料不同，便于后续去除所述第一掩膜层200。

所述凹陷部201的形状和尺寸与所述电接触部101的形状和尺寸一致。可以采用形成所述电接触部101时的光罩，对所述第一掩膜层200进行刻蚀，以形成所述凹陷部201。在其他具体实施例中，所述凹陷部201的尺寸还可以小于所述电接触部101的尺寸。后续在所述凹陷部201下方形成电容结构，使得所述电容结构均位于所述电接触部101表面。

该具体实施例中，所述凹陷部201的深度小于所述第一掩膜层200的厚度；在其他具体实施例中，所述凹陷部201的深度还可以等于所述第一掩膜层200的厚度，使得所述凹陷部201的底部位于所述第三支撑层106表面或内部。

请参考图3，形成覆盖所述凹陷部201内壁和所述第一掩膜层200表面的第二掩膜层300。

所述第二掩膜层300的材料可以通过掺杂改变刻蚀选择性。

该具体实施例中，所述第二掩膜层300的材料为多晶硅，可以采用原子层沉积工艺或化学气相沉积工艺形成所述第二掩膜层300。在其他具体实施例中，所述第二掩膜层300还可以选择其他材料，在此不作限定。

所述第二掩膜层300的厚度可以为5nm～30nm，可以根据后续待进行的倾斜注入的倾斜角度进行调整。

请参考图4，采用两次倾斜且方向相对的离子注入工艺，在位于所述凹陷部201底部的第二掩膜层300中部形成掺杂区401。

第一次离子注入工艺的倾斜角为α，第二次离子注入工艺的倾斜角为β。由于所述凹陷部201的侧壁遮挡，所述凹陷部201底部仅有中间位置处的部分第二掩膜层300能够接受到两次离子注入，形成掺杂区401。所述凹陷部201底部的其他位置处的第二掩膜层300最多接受到一次离子注入，掺杂浓度小于所述掺杂区401的掺杂浓度。因此，通过选择合适的刻蚀工艺可以使得所述掺杂区401与其两侧的区域之间具有不同的刻蚀选择性。所述离子注入采用的注入离子可以为P、B、Ga或As等，植入条件为：注入离子能量为10～900keV，计量为1E11～1E13/cm²。

所述介质层110表面的第二掩膜层300的掺杂浓度与所述掺杂区401的掺杂浓度一致。

可以通过调整所述凹陷部201的深度，以及所述倾斜角α和β的角度，对所述掺杂区401的宽度进行调整。该具体实施例中，α＝β；在其他具体实施例中，所述倾斜角的角度范围可以为5°～45°，所述凹陷部201的深度范围可以为100nnm～200nm。

请参考图5，采用选择性刻蚀工艺刻蚀所述凹陷部201底部的掺杂区401两侧的第二掩膜层300(请参考图4)，形成第二图形化掩膜层3001；以所述第二图形化掩膜层3001为掩膜，刻蚀所述第一掩膜层200(请参考图4)，形成第一图形化掩膜层2001。

选择性刻蚀工艺可以为湿法刻蚀工艺，针对不同的第二掩膜层材料，选择合适的刻蚀溶液。该具体实施例中，所述第二图形化掩膜层3001的材料为多晶硅，采用的刻蚀溶液包括：APM溶液、氨水以及氢氧化钾溶液中的至少一种。所述湿法刻蚀工艺对所述第二掩膜层300中掺杂浓度低的区域具有较高的刻蚀选择性，从而去除所述掺杂区401两侧的部分区域，暴露出第一掩膜层200；继续刻蚀所述第一掩膜层200，形成第一图形化掩膜层2001。

在其他具体实施例中，所述选择性刻蚀工艺还可以为干法刻蚀工艺，采用的刻蚀气体包括CF₄、SF₆以及HBr中的至少一种，例如采用CF₄和HBr作为刻蚀气体。

采用干法刻蚀工艺，刻蚀所述第一掩膜层200，采用的刻蚀气体包括C_XF_Y\CH_XF_Y以及Ar，其中X、Y均为大于等于1的整数。

请参考图6A和6B，以所述第二图形化掩膜层3001(请参考图5)和第一图形化掩膜层2001(请参考图5)为掩膜，刻蚀所述介质层110至所述电接触部101表面，形成两个电容孔601。其中图6B为电容孔601所在区域的顶部示意图。

采用干法刻蚀工艺刻蚀所述介质层110，针对所述介质层110内不同的材料层，采用不同的刻蚀气体。所述第一支撑层102、第二支撑层104以及第三支撑层106的材料为氮化硅，采用的刻蚀气体采用的刻蚀气体包括CF₄、SF₆以及HBr中的至少一种；所述第一牺牲层103、第二牺牲层105的材料为氧化硅，采用的刻蚀气体包括SF₆和O₂。

该具体实施例中，所述电接触部101的横截面为圆形；所述凹陷部201(请参考图4)的横截面也为圆形，因此，形成的所述电容孔601外侧具有弧形侧壁。

通过两次离子注入工艺，可以调整所述掺杂区401(请参考图5)的宽度，实现对所述电容孔601的尺寸调整。由于无需采用光刻工艺限定所述电容孔601的尺寸，因此，所述电容孔601的关键尺寸，不受光刻工艺的限制，且可降低工艺成本。所述电容孔601的最大宽度的范围可以为16-21nm，所述电容孔601的高度范围可以为800nm～1600nm，相邻电容孔601之间的间距范围为30nm～50nm。由于本实施例中在同一个电接触部上形成至少两个电容孔，已较大程度的提高了电容器的集成度，因此，在满足电容器集成度要求的前提下，本实施例的电容孔尺寸可以相对较大，以降低工艺难度。

所述第一图形化掩膜层2001和第二图形化掩膜层3001可通过剥离、研磨等方式去除，也可在形成电容孔601的过程中被消耗。

在一些具体实施例中，形成所述至少两个电容孔的方法可以包括：在所述介质层表面形成掩膜层，图形化所述掩膜层，使得与所述电接触部正上方的所述掩膜层中形成至少两个开口，沿所述开口刻蚀所述介质层至所述电接触部表面，形成所述电容孔。其中，图形化所述掩膜层的方法包括：对所述掩膜层进行掺杂处理，使得所述掩膜层中形成间隔排布的第一部分和第二部分，所述第一部分与所述第二部分具有不同的掺杂浓度，其中，所述电接触部的正上方所对应的所述掩膜层中至少包括两个第一部分或两个第二部分；选择性移除所述电接触部正上方的所述掩膜层中的第一部分或第二部分，图形化所述掩膜层。或者，图形化所述掩膜层的方法包括：刻蚀所述掩膜层，在所述掩膜层内形成凹陷部，所述凹陷部位于所述电接触部正上方；对所述凹陷部进行掺杂处理，使得所述凹陷部中形成间隔排布的第一部分和第二部分，所述第一部分与所述第二部分具有不同的掺杂浓度，且所述凹陷部中至少包括两个第一部分或两个第二部分；选择性移除所述凹陷部中的第一部分或第二部分，图形化所述掩膜层。

在一些具体实施例中，形成所述至少两个电容孔的方法包括：在所述介质层表面形成第一掩膜层，刻蚀所述第一掩膜层，在所述第一掩膜层内形成凹陷部，所述凹陷部位于所述电接触部正上方；形成覆盖所述凹陷部内壁和所述第一掩膜层表面的第二掩膜层，图形化所述第二掩膜层，在位于所述凹陷部底部的所述第二掩膜层中形成至少两个开口，沿所述开口刻蚀所述介质层至所述电接触部表面，形成所述电容孔。其中，图形化所述第二掩膜层的方法可以包括：对所述第二掩膜层进行掺杂处理，使得所述第二掩膜层中形成间隔排布的第一部分和第二部分，所述第一部分与所述第二部分具有不同的掺杂浓度，其中，所述电接触部的正上方所对应的所述第二掩膜层中至少包括两个第一部分或两个第二部分；选择性移除所述电接触部正上方的所述第二掩膜层中的第一部分或第二部分，图形化所述第二掩膜层。

请参考图7A和7B，形成覆盖所述两个电容孔601内壁和介质层110表面的下电极层701。

可以采用原子层沉积工艺、物理气相沉积工艺或等离子蒸气沉积工艺等沉积工艺形成所述下电极层701。在该具体实施例中，所述下电极层701覆盖所述电容孔601的侧壁、底部以及所述介质层110的顶部表面。所述下电极层701的材料包括氮化钛、氮化钽、铜或钨等金属材料。

请参考图8，在所述介质层110表面形成第三掩膜层，并且在所述第三掩膜层表面形成图形化光刻胶层805。

所述第三掩膜层封闭所述电容孔601。该具体实施例中，所述第三研磨层包括氮化硅层801、氧化硅层803、垫层803以及抗反射层805。所述图形化光刻胶层805的图形限定了后续待形成的开口的位置和形状。该具体实施例中，所述图形化光刻胶层805内的图形形状为圆形。在其他具体实施例中，也可以为其他形状。

请参考图9A和9B，以所述光刻胶层805(请参考图8)为掩膜，刻蚀所述第三掩膜层，形成第三图形化掩膜层；以所述第三图形化掩膜层为掩膜，刻蚀所述介质层110，形成至少暴露部分牺牲层的开口901。

所述图形化光刻胶层805(请参考图8)、抗反射层806(请参考图8)以及垫层803(请参考图8)在刻蚀介质层110的过程中被消耗。

所述开口901部分位于所述电接触部101上，与两个所述电容孔601有交叠，至少横向暴露出所述两个电容孔601。图9B中仅示出所述开口位于电接触部101上方的部分。

由于所述电容孔601仅有一部分与所述开口901交叠，从而每个电容孔601周围均会保留一部分支撑层，以保证后续去除牺牲层的过程中，所述下电极层701的结构稳定性。

请参考图10A和10B，沿所述开口901去除所述第一牺牲层103(请参考图9A)和第二牺牲层105(请参考图9A)，暴露出覆盖所述电容孔601侧壁的下电极层701的部分侧壁。

采用湿法刻蚀工艺，去除所述第一牺牲层103和第二牺牲层105。所述湿法刻蚀工艺可以采用的刻蚀溶液包括氢氟酸溶液，所述牺牲层的腐蚀速率远远大于所述支撑层的腐蚀速率，当所述牺牲层被完全去除时，所述支撑层几乎被完全保留。

可以先去除所述氮化硅层801和氧化硅层802之后，再沿所述开口901去除各层牺牲层。所述氮化硅层801和氧化硅层802可以通过化学机械研磨工艺去除，该具体实施例中，同时去除了位于所述介质层110表面的下电极层。

请参考图11，在所述下电极层701的内外表面均依次形成电容介质层1101和上电极层1102。

所述电容介质层1101的材料可以为高K介电材料，以提高单位面积电容器的电容值，包括ZrO_x、HfO_x、ZrTiO_x、RuO_x、SbO_x、AlO_x中的一种或上述材料所组成群组中的两种以上所形成的叠层。

采用原子层沉积工艺或等离子蒸气沉积工艺、溅射工艺等形成覆盖所述电容介质层1101外表面的上电极层1102，所述上电极层1102包括金属氮化物及金属硅化物中的一种或两种所形成的化合物，如氮化钛，硅化钛(Titanium Silicide)，硅化镍(TitaniumSilicide)，硅氮化钛(TiSixNy)，或者其他导电材料。

后续还可以在所述上电极层1102表面形成导电填充层，例如含硼掺杂的锗硅层。所述导电填充层填充满上电极层1102之间的间隙。

上述电容器的形成方法，在一个电接触部上形成至少两个电容孔，从而在一个电接触部上形成至少两个双面电容结构，增大了单位面积上的电容值。

本实用新型的具体实施例，还提供一种电容器。

请参考图11为本实用新型一具体实施例的电容器的结构示意图。

所述电容器包括：衬底100，所述衬底100内形成有电接触部101；下电极层701，下电极层701包括至少两个间隔排布的子电极层，所述子电极层的底部连接所述电接触部101；位于所述下电极层内外表面的电容介质层1101，以及位于所述电容介质层1101表面的上电极层1102。

在一些具体实施例中，所述电容介质层1101和上电极层1102均为连续的材料层。

在一些具体实施例中，所述子电极层的截面为U型，所述U型截面的底部位于所述电接触部101的表面。

在一些具体实施例中，所述两个子电极层的U型截面之间的间距范围为30nm～50nm。

在一些具体实施例中，所述电容器还包括位于所述间隔排布的子电极层之间的支撑结构，所述支撑结构的内外表面依次形成有所述电容介质层1101和所述上电极层1102。

该具体实施例中，所述支撑结构包括：第一支撑层102、第二支撑层104以及第三支撑层106，均位于所述衬底100上并连接所述下电极层701，其中，所述第三支撑层106位于所述下电极层701的开口外围，所述第二支撑层104位于所述下电极层701的中部外围以及两个子电极层之间，所述第一支撑层102形成于所述衬底100表面且位于所述下电极层701的底部外围以及两个子电极层之间。所述电容介质层1101还覆盖所述第一支撑层、第二支撑层以及第三支撑层的表面。

由于本实施例中在同一个电接触部上形成至少两个电容孔，已较大程度的提高了电容器的集成度，因此，在满足电容器集成度要求的前提下，可以降低电容孔的高度，使得电容器不易倒塌。从而，可以适当减少支撑结构中支撑层的层数，例如所述支撑结构可以仅包括第一支撑层102和第二支撑层104。

本实用新型的具体实施例中，还提供一种DRAM单元，包括多个如上述具体实施例中所述的电容器，以及具有源极区和漏极区的晶体管，其中，所述晶体管设置在所述衬底内，所述电容器通过所述电接触部与所述源极区或所述漏极区接触。

请参考图12，所述衬底1200包括半导体衬底和位于所述半导体衬底表面的介质层，所述半导体衬底包括有源区1201和隔离结构1202，所述隔离结构1202可以为浅沟槽隔离结构，围绕所述有源区1201设置。所述有源区内形成有晶体管，所述晶体管具有埋栅结构，包括埋设于所述有源区1201内的栅极1204，位于所述栅极与有源区1201之间的栅介质层1204，所述晶体管还包括位于所述栅极1204两侧的源极区1205和漏极区1206。该具体实施方式中，所述有源区1201内形成有两个栅极1204，所述漏极区1206位于所述两个栅极1204之间，所述源极区1205位于所述两个栅极1204的外侧。所述栅极1204顶部形成有绝缘层1207，与所述有源区1201的表面齐平。

所述半导体衬底表面的介质层1207内形成有互连结构，用于与所述半导体衬底内的晶体管之间形成电连接。具体的，所述介质层1207内形成有连接所述源极区1205的第一电接触部1208，所述介质层1207内还形成有连接所述漏极区1206的第二电接触部1210，用于连接至位线(图中未示出)。

该具体实施例中，所述DRAM单元还包括下电极与所述第一电接触部1208连接的电容器。该具体实施例中，所述有源区上形成有两个电容器，分别为电容器1211和电容器1212，所述电容器1211、1212分别通过所述第一电接触部1208连接至晶体管的源极区1205。

所述电容器1211和1212的结构请参考上述具体实施例中的描述，在此不再赘述。由于单个所述电容器内包括两个双面电容结构，提高了单个电容器的电容值，使得DRAM单元的存储密度提高。

在其他具体实施例中，所述电容器也可以与晶体管的漏极连接。

该具体实施例中，所述晶体管为埋栅结构的晶体管。在其他具体实施例中，所述晶体管还可以为平面栅结构或环栅结构的晶体管，在此不作限定。

本具体实施例还提供一种存储器，所述存储器包括由上述DRAM单元所形成的存储阵列。所述存储器的每个DRAM单元内的电容器内均包括两个双面电容结构，提高了单个电容器的电容值，使得存储器的存储密度提高。

以上所述仅是本实用新型的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本实用新型原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本实用新型的保护范围。

Claims (10)

1.一种电容器，其特征在于，包括：

衬底，所述衬底内形成有电接触部；

连接所述电接触部的下电极层，所述下电极层包括至少两个间隔排布的子电极层，所述子电极层的底部连接所述电接触部；

位于所述下电极层内外表面的电容介质层，以及位于所述电容介质层表面的上电极层。

2.根据权利要求1所述的电容器，其特征在于，所述子电极层的截面为U型。

3.根据权利要求1所述的电容器，其特征在于，所述至少两个子电极层的U型截面之间的距离范围为30nm～50nm。

4.根据权利要求1所述的电容器，其特征在于，所述电容介质层和上电极层均为连续的材料层。

5.根据权利要求1所述的电容器，其特征在于，还包括位于所述间隔排布的子电极层之间的支撑结构，所述支撑结构连接所述子电极层，所述支撑结构的内外表面依次形成有所述电容介质层和所述上电极层。

6.根据权利要求5所述的电容器，其特征在于，所述支撑结构至少包括：第一支撑层、第二支撑层，所述第一支撑层形成于所述衬底表面且位于所述下电极层的底部外围以及两个子电极层之间，所述第二支撑层位于所述下电极层的中部外围以及两个子电极层的之间。

7.根据权利要求6所述的电容器，其特征在于，所述支撑结构还包括第三支撑层，所述第三支撑层位于所述下电极层的开口外围。

8.一种DRAM单元，其特征在于，包括：

具有源极区和漏极区的晶体管；

如权利要求1-7任一项所述的电容器；

其中，所述晶体管设置在所述衬底内，所述电容器通过所述电接触部与所述源极区或所述漏极区接触。

9.根据权利要求8所述的DRAM单元，其特征在于，所述晶体管为埋栅结构晶体管、平面栅结构晶体管或者环栅结构晶体管。

10.一种存储器，其特征在于，包括：由多个如上述权利要求8所述的DRAM单元形成的存储阵列。