WO2023015642A1 - 半导体结构的制作方法及半导体结构 - Google Patents

半导体结构的制作方法及半导体结构 Download PDF

Info

Publication number
WO2023015642A1
WO2023015642A1 PCT/CN2021/116946 CN2021116946W WO2023015642A1 WO 2023015642 A1 WO2023015642 A1 WO 2023015642A1 CN 2021116946 W CN2021116946 W CN 2021116946W WO 2023015642 A1 WO2023015642 A1 WO 2023015642A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
groove
initial
semiconductor structure
top surface
Prior art date
Application number
PCT/CN2021/116946
Other languages
English (en)
French (fr)
Inventor
韩欣茹
陈洋
张仕然
Original Assignee
长鑫存储技术有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 长鑫存储技术有限公司 filed Critical 长鑫存储技术有限公司
Priority to US17/647,740 priority Critical patent/US20230050925A1/en
Publication of WO2023015642A1 publication Critical patent/WO2023015642A1/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices

Definitions

  • the present disclosure relates to but not limited to a method for fabricating a semiconductor structure and the semiconductor structure.
  • Dynamic Random Access Memory (DRAM, Dynamic Random Access Memory) has the advantages of small size, high integration, low power consumption, etc., and is faster than Read Only Memory (ROM, Read Only Memory). With the continuous development of the semiconductor industry and integrated circuit device technology, the optimization of the profile in the semiconductor structure can effectively improve the product yield.
  • the disclosure provides a method for manufacturing a semiconductor structure and the semiconductor structure.
  • a first aspect of an embodiment of the present disclosure provides a manufacturing method of a semiconductor structure, the manufacturing method comprising:
  • the plurality of support structures are arranged at intervals along the first direction, and gate trenches are formed between adjacent support structures;
  • the remaining support structure constitutes two spacer spacers arranged at intervals, and the two spacer sidewalls are respectively arranged on the side walls opposite to the adjacent gate structures, and Compose the fill area.
  • a second aspect of the embodiments of the present disclosure provides a semiconductor structure, which is manufactured by the method for manufacturing a semiconductor structure as described in the first aspect.
  • Fig. 1 is a flowchart showing a method for fabricating a semiconductor structure according to an exemplary embodiment.
  • Fig. 2 is a schematic diagram of a substrate in a method for fabricating a semiconductor structure according to an exemplary embodiment.
  • Fig. 3 is a schematic diagram of forming a first groove in a method of manufacturing a semiconductor structure according to an exemplary embodiment.
  • Fig. 4 is a schematic diagram of forming an initial sidewall protection layer in a method for fabricating a semiconductor structure according to an exemplary embodiment.
  • Fig. 5 is a schematic diagram of forming a sidewall protection layer and a second groove in a method of manufacturing a semiconductor structure according to an exemplary embodiment.
  • Fig. 6 is a schematic diagram of forming a lightly doped region in a method for manufacturing a semiconductor structure according to an exemplary embodiment.
  • Fig. 7 is a schematic diagram of forming a first initial oxide layer in a method for fabricating a semiconductor structure according to an exemplary embodiment.
  • Fig. 8 is a schematic diagram of forming a first oxide layer and a third groove in a method of manufacturing a semiconductor structure according to an exemplary embodiment.
  • Fig. 9 is a schematic diagram of forming source and drain regions in a method for manufacturing a semiconductor structure according to an exemplary embodiment.
  • Fig. 10 is a schematic diagram of forming a second initial sacrificial layer in a method for fabricating a semiconductor structure according to an exemplary embodiment.
  • Fig. 11 is a schematic diagram of forming a second sacrificial layer in a method of manufacturing a semiconductor structure according to an exemplary embodiment.
  • Fig. 12 is a schematic diagram of forming a gate trench and a supporting structure in a method for fabricating a semiconductor structure according to an exemplary embodiment.
  • Fig. 13 is a schematic diagram of forming an initial polysilicon layer in a method for fabricating a semiconductor structure according to an exemplary embodiment.
  • Fig. 14 is a schematic diagram of forming a polysilicon layer in a method for fabricating a semiconductor structure according to an exemplary embodiment.
  • Fig. 15 is a schematic diagram of forming an initial conductive layer in a method for fabricating a semiconductor structure according to an exemplary embodiment.
  • Fig. 16 is a schematic diagram of forming a conductive layer in a method for fabricating a semiconductor structure according to an exemplary embodiment.
  • Fig. 17 is a schematic diagram of forming an initial isolation layer in a method for fabricating a semiconductor structure according to an exemplary embodiment.
  • Fig. 18 is a schematic diagram of forming an isolation layer and a gate structure in a method for manufacturing a semiconductor structure according to an exemplary embodiment.
  • Fig. 19 is a schematic diagram of forming a filling region in a method for fabricating a semiconductor structure according to an exemplary embodiment.
  • Fig. 20 is a schematic diagram of forming a first photoresist layer in a method for fabricating a semiconductor structure according to an exemplary embodiment.
  • Fig. 21 is a flow chart showing a method for fabricating a semiconductor structure according to an exemplary embodiment.
  • Gate structure 91. Polysilicon layer;
  • Source and drain regions 610. Initial sidewall protection layer;
  • the sidewall of the gate structure is likely to form a necking phenomenon, resulting in greatly reduced performance of the semiconductor structure, thereby seriously affecting the product yield.
  • the morphology of the sidewalls on both sides of the gate structure is effectively controlled, and the necking phenomenon of the gate structure is prevented, thereby Effectively improve product yield and performance of semiconductor structures.
  • FIG. 1 shows a flowchart of a method for manufacturing a semiconductor structure according to an exemplary embodiment
  • FIG. 2- FIG. 20 is a schematic diagram of various stages of the manufacturing method of the semiconductor structure. The manufacturing method of the semiconductor structure will be introduced below in conjunction with FIGS. 2-20 .
  • This embodiment does not limit the semiconductor structure.
  • the semiconductor structure will be described below as an example of a dynamic random access memory (DRAM). However, this embodiment is not limited to this.
  • the semiconductor structure in this embodiment can also be other structures. .
  • a method for fabricating a semiconductor structure includes the following steps:
  • Step S100 providing a substrate.
  • Step S110 forming a plurality of support structures on the substrate, the plurality of support structures are arranged at intervals along the first direction, and gate trenches are enclosed between adjacent support structures.
  • Step S120 forming a gate structure in the gate trench, the top surface of the gate structure being flush with the top surface of the supporting structure.
  • Step S130 removing part of the supporting structure, and the remaining supporting structure constitutes two spacer spacers arranged at intervals, and the two spacer spacers are respectively arranged on opposite sidewalls of adjacent gate structures, and form a filling area.
  • the base 10 is used as a supporting component of the reservoir for supporting other components disposed thereon.
  • the substrate 10 can be made of semiconductor material, and the semiconductor material can be one or more of silicon, germanium, silicon-germanium compound and silicon-oxygen compound.
  • the substrate 10 may be a semiconductor substrate having a shallow trench isolation structure, and the material of the semiconductor substrate may include silicon dioxide.
  • step S110 sequentially stacked layers can be formed on the substrate 10 by atomic layer deposition, chemical vapor deposition, physical vapor deposition, spin coating, or combinations thereof.
  • the dielectric layer 20 and the first initial sacrificial layer 31 can be formed on the substrate 10 by atomic layer deposition, chemical vapor deposition, physical vapor deposition, spin coating, or combinations thereof.
  • the dielectric layer 20 may be an oxide layer, or may be formed of a high-K material.
  • a high-K material When a high-K material is used, the capacitance value of the capacitor per unit area can be increased, which is conducive to improving the mobility of carriers and improving device performance.
  • the high-K material can be, for example, one or a combination of materials among ZrOx, HfOx, ZrTiOx, RuOx, and AlOx.
  • Atomic layer deposition (ALD) can be used to prepare the dielectric layer 20 of high-K material, so as to ensure the film-forming quality and thickness uniformity of the dielectric layer 20 .
  • the first initial sacrificial layer 31 may be a spin-on-carbon layer (Spin On Carbon, SOC) formed on the dielectric layer 20 by a spin-coating process.
  • SOC spin On Carbon
  • first initial sacrificial layer 31 part of the first initial sacrificial layer 31 is removed, and the remaining first initial sacrificial layer 31 constitutes the first sacrificial layer 30 , while the adjacent first sacrificial layers 30 form a first recess.
  • the groove 40 , the bottom of the first groove 40 exposes the top surface of the dielectric layer 20 .
  • a second photoresist layer 50 (as shown in FIG. 2 ) may be formed on the first initial sacrificial layer 31, wherein the second photoresist layer 50 is positive permanent photoresist, form a second mask pattern on the second photoresist layer 50 by exposure or development and etching, and use the second photoresist layer 50 with the second mask pattern as a mask plate to remove
  • the first sacrificial layer 30 not covered by the second mask pattern forms a plurality of first grooves 40 arranged at intervals.
  • a support structure 60 is formed within the first groove 40 .
  • a sidewall protection layer 61 may be formed on the sidewall of the first groove 40 first, and the top surface of the sidewall protection layer 61 is in contact with the first sacrificial layer. The top surface of layer 30 is flush. At this time, the sidewall protection layer 61 between two sidewalls in the first groove 40 surrounds the second groove 70 .
  • an initial sidewall protection layer 610 is formed on the inner wall of the first groove 40, and the initial sidewall protection layer 610 extends to the outside of the first groove 40 and covers the top surface of the first sacrificial layer 30, initially
  • the sidewall protection layer 610 may be a silicon nitride layer deposited by an atomic layer deposition process, and then the initial sidewalls at the bottom of the first groove 40 and at the top of the first sacrificial layer 30 may be removed by dry etching
  • the protective layer 610 , the retained initial sidewall protective layer 610 constitutes the sidewall protective layer 61 .
  • a second initial sacrificial layer 620 can be formed on the inner wall of the second groove 70 by an atomic layer deposition process, a chemical vapor deposition process and a physical vapor deposition process, and the second initial sacrificial layer 620 extends to the inner wall of the second groove 70. outside, and cover the top surface of the first sacrificial layer 30 .
  • the second initial sacrificial layer 620 may include an oxide layer.
  • Part of the second initial sacrificial layer 620 may be removed by plasma etching to expose the top surface of the first sacrificial layer 30 , and the remaining second initial sacrificial layer 620 constitutes the second sacrificial layer 62 .
  • the second sacrificial layer 62 and the sidewall protection layer 61 constitute the supporting structure 60 .
  • a plurality of support structures 60 are arranged at intervals along a first direction, wherein the first direction is the X direction shown in FIG. 19 , and adjacent support structures 60 form gate trenches 80 .
  • the remaining first sacrificial layer 30 is removed through a dry etching process, so that adjacent support structures 60 form gate trenches 80 .
  • the first sacrificial layer 30 may be removed by feeding an etching gas such as oxygen, that is, the spin-on-carbon layer may be removed by feeding oxygen.
  • the first ion implantation can also be performed at the bottom of the second groove 70 to form a lightly doped District 130.
  • the lightly doped region 130 may be formed at a position bordering the substrate 10 along the extension line extending from the bottom of the second groove 70 toward the direction of the substrate 10 , and may be located in two opposite regions at the bottom of the second groove 70 .
  • the gap between the opposite sidewall protection layers 61 on the sidewalls of the second groove 70 can define the formation profile of the lightly doped region 130, for example, along a longitudinal section perpendicular to the top surface of the substrate 10, for example, the
  • the shape of the longitudinal section of the lightly doped region 130 may include a square segment connected to the top surface of the substrate 10 and a dome segment connected to the lower end of the square segment.
  • a first oxide layer 140 is formed by an atomic layer deposition process.
  • the first oxide layer 140 inside the second groove 70 forms a third groove 150 .
  • the second initial oxide layer is filled in the third groove 150 , and the second initial oxide layer extends to the outside of the third groove 150 and covers the top surface of the first sacrificial layer 30 .
  • the materials of the first oxide layer 140 and the second initial oxide layer may be the same or different. In this embodiment, the materials of the first oxide layer 140 and the second initial oxide layer are the same, and they together form the second initial oxide layer. sacrificial layer 620 .
  • the formation process of the first oxide layer 140 may be to form a first initial oxide layer 1401 on the inner wall of the second groove 70, and the first initial oxide layer 1401 extends to the outside of the second groove 70 and covers on the top surfaces of the first sacrificial layer 30 and the sidewall protection layer 61 . Then remove the first initial oxide layer 1401 at the bottom of the second groove 70, the first sacrificial layer 30 and the top of the sidewall protection layer 61 by dry etching, so as to expose the top surface of the dielectric layer 20 and the first sacrificial layer 30 and the top surface of the sidewall protection layer 61 , the remaining first initial oxide layer 1401 constitutes the first oxide layer 140 .
  • a second ion implantation is performed on the bottom of the third groove 150 through an ion implantation process, so as to form the source and drain regions 160 at the bottom of the third groove 150 .
  • the source-drain region 160 may be formed at a position where the bottom of the third groove 150 extends toward the substrate 10 and borders the substrate 10 , and may be located in two opposite regions at the bottom of the second groove 70 .
  • the longitudinal cross-sectional area of the source and drain regions 160 is larger than the longitudinal cross-sectional area of the lightly doped region 130, and at the same time, the projection of the source and drain regions 160 on the cross section perpendicular to the direction of the top surface of the substrate 10 The region partially coincides with the projected region of the lightly doped region 130 on a cross section perpendicular to the top surface of the substrate 10 .
  • step S120 as shown in FIG. 12 , a gate structure 90 is formed in the gate trench 80 , and the top surface of the gate structure 90 is flush with the top surface of the support structure 60 .
  • the gate structure 90 includes a polysilicon layer 91, a conductive layer 92 and an isolation layer 93 deposited sequentially in the gate trench 80, the top surface of the polysilicon layer 91 is lower than the top surface of the supporting structure 60, The top surface of the conductive layer 92 is lower than the top surface of the support structure 60 , and the top surface of the isolation layer 93 is flush with the top surface of the support structure 60 .
  • an initial polysilicon layer 910 can be deposited in the gate trench 80 by atomic layer deposition, chemical vapor deposition, or physical vapor deposition, and then part of the initial polysilicon layer 910 can be removed by etching back.
  • the top surface of the initial polysilicon layer 910 is lower than the top surface of the support structure 60 , and the remaining initial polysilicon layer 910 constitutes the polysilicon layer 91 .
  • the following methods can be used:
  • An initial conductive layer 920 is deposited on the polysilicon layer 91 in the gate trench 80 by an atomic layer deposition process, a chemical vapor deposition process or a physical vapor deposition process, and part of the initial conductive layer 920 is removed by etching back, so that the initial conductive layer 920
  • the top surface is lower than the top surface of the supporting structure 60 , and the retained initial conductive layer 920 constitutes the conductive layer 92 .
  • the conductive layer 92 includes at least one of a titanium nitride layer and a tungsten layer.
  • an initial isolation layer 930 is deposited on the conductive layer 92 by an atomic layer deposition process, and part of the initial isolation layer 930 is removed by etching back until the top surface of the support structure 60 is exposed, and the retained initial isolation layer 930 forms an isolation layer. 93.
  • the material of the isolation layer 93 may be silicon nitride.
  • step S130 as shown in FIG. 19 , part of the support structure 60 is removed, and the remaining support structure 60 constitutes two spacer spacers 100 arranged at intervals.
  • the opposite sidewalls of the structure 90 are formed into a filling region 110 .
  • a layer of third photoresist layer can be formed on the top surface of the isolation layer 93 and the top surface of the support structure 60, and the third photoresist layer can be etched by exposure or development.
  • Form a third mask pattern on the layer use the third photoresist layer with the third mask pattern as a mask plate, etch part of the support structure 60, and remove part of the support structure 60 until the dielectric layer is exposed Top of 20.
  • part of the supporting structure 60 removed is the second sacrificial layer 62
  • the remaining supporting structure 60 is the sidewall protection layer 61 , that is, the sidewall protection layer 61 constitutes the isolation sidewall 100 .
  • the isolation spacer 100 may further include a sidewall protection layer 61 and part of the second sacrificial layer 62 , or, referring to the direction X in FIG. 19 , the isolation spacer may only include a partial thickness of the sidewall protection layer 61 .
  • the morphology of the sidewalls on both sides of the gate structure is effectively controlled to prevent necking of the gate structure, thereby effectively improving product yield and semiconductor structure. performance.
  • FIG. 21 shows a flowchart of a method for fabricating a semiconductor structure provided according to this embodiment, which includes the following steps:
  • Step S200 providing a substrate.
  • Step S210 forming a plurality of support structures on the substrate, the plurality of support structures are arranged at intervals along the first direction, and gate trenches are enclosed between adjacent support structures.
  • Step S220 forming a gate structure in the gate trench, the top surface of the gate structure being flush with the top surface of the supporting structure.
  • Step S230 removing part of the supporting structure, and the remaining supporting structure constitutes two spacer spacers arranged at intervals, and the two spacer spacers are respectively arranged on opposite sidewalls of adjacent gate structures, and form a filling area.
  • Step S240 forming a first photoresist layer in the filling region, the first photoresist layer extends to the outside of the filling region and covers the top surface of the gate structure.
  • step S240 fill the filling region 110 with the first photoresist layer 120, and make the top surface of the first photoresist layer 120 cover the top surface of the gate structure 90 above, and beyond the predetermined height of the top surface of the gate structure 90, and then proceed to the subsequent process of the array region.
  • step S200 to step S230 in this embodiment are the same as step S100 to step S130 in the above embodiment, and this embodiment will not be described here again.
  • an embodiment of the present disclosure also provides a semiconductor structure, which is manufactured by the manufacturing method of the semiconductor structure in the above embodiment.
  • the semiconductor structure in this embodiment includes a substrate 10 , a dielectric layer 20 disposed on the substrate 10 , and gate structures 90 disposed on the dielectric layer 20 at intervals.
  • isolation spacers 100 are provided on both sides of each gate structure 90, and source-drain regions 160 are provided in the substrate 10.
  • the source-drain regions 160 may be along the bottom of the isolation spacers 100 toward the direction of the substrate 10. It is formed at the position where the extension line and the base 10 meet.
  • the morphology of the sidewalls on both sides of the gate structure can be effectively controlled to prevent necking of the gate structure, thereby effectively improving product yield and performance of the semiconductor structure.
  • the morphology of the sidewalls on both sides of the gate structure can be effectively controlled to prevent necking of the gate structure. phenomenon, thereby effectively improving product yield and performance of semiconductor structures.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本公开公布了一种半导体结构的制作方法及半导体结构，半导体结构的制作方法包括提供基底；在基底上形成多个支撑结构，多个支撑结构沿第一方向间隔设置，相邻的支撑结构之间围合成栅极沟槽；在栅极沟槽内形成栅极结构；去除部分支撑结构，被保留下来的支撑结构构成间隔设置的两个隔离侧墙，两个隔离侧墙分别设置在相邻的栅极结构相对的侧壁上，并围合成填充区。

Description

半导体结构的制作方法及半导体结构
本公开基于申请号为202110926564.8，申请日为2021年08月12日，申请名称为“半导体结构的制作方法及半导体结构”的中国专利申请提出，并要求该中国专利申请的优先权，该中国专利申请的全部内容在此引入本公开作为参考。
技术领域
本公开涉及但不限于一种半导体结构的制作方法及半导体结构。
背景技术
动态随机存取存储器(DRAM，Dynamic Random Access Memory)具有体积小、集成度高、功耗低等优点，同时速度比只读存储器(ROM，Read Only Memory)快。随着半导体行业和集成电路器件技术的不断发展，对半导体结构中的轮廓的优化能有效的提高产品良率。
而现有的栅极结构的工艺制程中，容易使栅极结构的侧壁形成颈缩现象，导致半导体结构的性能大大降低，从而严重影响了产品良率。
发明内容
以下是对本公开详细描述的主题的概述。
本公开提供了一种半导体结构的制作方法及半导体结构。
本公开实施例的第一方面提供了一种半导体结构的制作方法，所述制作方法包括：
提供基底；
在所述基底上形成多个支撑结构，多个所述支撑结构沿第一方向间隔设置，相邻的所述支撑结构之间围合成栅极沟槽；
在所述栅极沟槽内形成栅极结构，所述栅极结构的顶面与所述支撑结构的顶面平齐；
去除部分所述支撑结构，被保留下来的所述支撑结构构成间隔设置的两 个隔离侧墙，两个所述隔离侧墙分别设置在相邻的所述栅极结构相对的侧壁上，并围合成填充区。
本公开实施例的第二方面提供了一种半导体结构，所述半导体结构通过如第一方面所述的半导体结构制作方法制得。
附图说明
为了更清楚地说明本公开实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是根据一示例性实施例示出的一种半导体结构的制作方法的流程图。
图2是根据一个示例性实施例示出的半导体结构的制作方法中基底的示意图。
图3是根据一个示例性实施例示出的半导体结构的制作方法中形成第一凹槽的示意图。
图4是根据一个示例性实施例示出的半导体结构的制作方法中形成初始侧壁保护层的示意图。
图5是根据一个示例性实施例示出的半导体结构的制作方法中形成侧壁保护层和第二凹槽的示意图。
图6是根据一个示例性实施例示出的半导体结构的制作方法中形成轻掺杂区的示意图。
图7是根据一个示例性实施例示出的半导体结构的制作方法中形成第一初始氧化层的示意图。
图8是根据一个示例性实施例示出的半导体结构的制作方法中形成第一氧化层和第三凹槽的示意图。
图9是根据一个示例性实施例示出的半导体结构的制作方法中形成源漏区的示意图。
图10是根据一个示例性实施例示出的半导体结构的制作方法中形成 第二初始牺牲层的示意图。
图11是根据一个示例性实施例示出的半导体结构的制作方法中形成第二牺牲层的示意图。
图12是根据一个示例性实施例示出的半导体结构的制作方法中形成栅极沟槽和支撑结构的示意图。
图13是根据一个示例性实施例示出的半导体结构的制作方法中形成初始多晶硅层的示意图。
图14是根据一个示例性实施例示出的半导体结构的制作方法中形成多晶硅层的示意图。
图15是根据一个示例性实施例示出的半导体结构的制作方法中形成初始导电层的示意图。
图16是根据一个示例性实施例示出的半导体结构的制作方法中形成导电层的示意图。
图17是根据一个示例性实施例示出的半导体结构的制作方法中形成初始隔离层的示意图。
图18是根据一个示例性实施例示出的半导体结构的制作方法中形成隔离层及栅极结构的示意图。
图19是根据一个示例性实施例示出的半导体结构的制作方法中形成填充区的示意图。
图20是根据一个示例性实施例示出的半导体结构的制作方法中形成第一光刻胶层的示意图。
图21是根据一示例性实施例示出的一种半导体结构的制作方法的流程图。
附图标记：
10、基底；20、介电层；
30、第一牺牲层；31第一初始牺牲层；
40、第一凹槽；50、第二光刻胶层；
60、支撑结构；61、侧壁保护层；
70、第二凹槽；80、栅极沟槽；
90、栅极结构；91、多晶硅层；
92、导电层；93、隔离层；
100、隔离侧墙；110、填充区；
120、第一光刻胶层；130、轻掺杂区；
140、第一氧化层；150、第三凹槽；
160、源漏区；610、初始侧壁保护层；
620、第二初始牺牲层；910、初始多晶硅层；
920、初始导电层；930、初始隔离层；
1401、第一初始氧化层。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例中的附图，对公开实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本公开一部分实施例，而不是全部的实施例。基于本公开中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本公开保护的范围。需要说明的是，在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互任意组合。
在制作半导体结构的方法中，针对栅极结构的工艺制程中，容易使栅极结构的侧壁形成颈缩现象，导致半导体结构的性能大大降低，从而严重影响了产品良率。
本公开实施例提供的半导体的制作方法及半导体结构，通过在栅极结构的两侧形成隔离侧墙，有效控制栅极结构两侧侧壁的形貌，防止栅极结构出现颈缩现象，从而有效提高产品良率和半导体结构的性能。
本公开示例性的实施例中提供了一种半导体结构的制作方法，如图1所示，图1示出了根据一示例性的实施例提供的半导体结构的制作方法的流程图，图2-图20为半导体结构的制作方法的各个阶段的示意图，下面结合图2-图20对半导体结构的制作方法进行介绍。
本实施例对半导体结构不作限制，下面将以半导体结构为动态随机存储器(DRAM)为例进行介绍，但本实施例并不以此为限，本实施例中的半导体结构还可以为其他的结构。
如图1所示，本公开一示例性的实施例提供的一种半导体结构的制作方法，包括如下的步骤：
步骤S100：提供基底。
步骤S110：在基底上形成多个支撑结构，多个支撑结构沿第一方向间隔设置，相邻的支撑结构之间围合成栅极沟槽。
步骤S120：在栅极沟槽内形成栅极结构，栅极结构的顶面与支撑结构的顶面平齐。
步骤S130：去除部分支撑结构，被保留下来的支撑结构构成间隔设置的两个隔离侧墙，两个隔离侧墙分别设置在相邻的栅极结构相对的侧壁上，并围合成填充区。
示例性地，如图2所示，在步骤S100中，基底10作为储存器的支撑部件，用于支撑设在其上的其他部件。基底10可以由半导体材料制成，半导体材料可以为硅、锗、硅锗化合物以及硅氧化合物中的一种或者多种。
在本实施例中，基底10可以是具有浅沟槽隔离结构的半导体基底，该半导体基底的材质可以包括二氧化硅。
在步骤S110中，如图2所示，可以通过原子层沉积工艺、化学气相沉积工艺、物理气相沉积工艺、旋涂法或其上述各个工艺形成的组合等工艺在基底10上形成依次层叠设置的介电层20和第一初始牺牲层31。
其中，介电层20可以是氧化物层，也可以由高K材料形成。当采用高K材料时，能够提高单位面积电容器的电容值，有利于提高载流子的迁移率，提高器件性能。高K材料例如可以为ZrOx、HfOx、ZrTiOx、RuOx、AlOx中的一种或多种材料组合。可采用原子层沉积工艺(Atomic layer deposition，ALD)来制备高K材料的介电层20，以保证介电层20的成膜质量和厚度均一性。
第一初始牺牲层31可以是通过旋涂法工艺在介电层20上所形成的旋涂碳层(Spin On Carbon，SOC)。
而后，如图3所示，去除部分第一初始牺牲层31，被保留下来的第一初始牺牲层31构成第一牺牲层30，同时相邻的第一牺牲层30之间围合成第一凹槽40，第一凹槽40的底部暴露出介电层20的顶面。
在去除部分第一初始牺牲层31的过程中，可以通过在第一初始牺牲层 31上形成第二光刻胶层50(如图2所示)，其中，第二光刻胶层50为正性光刻胶，通过曝光或显影刻蚀的方式在第二光刻胶层50上形成第二掩膜图案，以具有第二掩膜图案的第二光刻胶层50作为掩膜版，去除未被第二掩膜图案遮挡的第一牺牲层30，以形成多个间隔设置的第一凹槽40。
在第一凹槽40内形成支撑结构60。
示例性地，在第一凹槽40内形成支撑结构60的过程中，可以先在第一凹槽40的侧壁上形成侧壁保护层61，侧壁保护层61的顶面与第一牺牲层30的顶面平齐。此时，位于第一凹槽40内的两个侧壁之间的侧壁保护层61围合成第二凹槽70。
其中，在形成侧壁保护层61时，可以采用以下方法：
首先，在第一凹槽40的内壁上形成初始侧壁保护层610，该初始侧壁保护层610延伸至第一凹槽40的外部，并覆盖在第一牺牲层30的顶面上，初始侧壁保护层610可以是通过原子层堆积工艺沉积的一层氮化硅层，然后可以通过干法刻蚀除去位于第一凹槽40底部以及位于第一牺牲层30顶面上的初始侧壁保护层610，被保留下来的初始侧壁保护层610构成侧壁保护层61。
而后，可以通过原子层沉积工艺、化学气相沉积工艺和物理气相沉积工艺在第二凹槽70的内壁上形成第二初始牺牲层620，第二初始牺牲层620延伸至第二凹槽70的的外部，并覆盖在第一牺牲层30的顶面上。第二初始牺牲层620可以包括氧化物层。
可以通过等离子体刻蚀去除部分第二初始牺牲层620，以暴露出第一牺牲层30的顶面，被保留下来的第二初始牺牲层620构成第二牺牲层62。其中，第二牺牲层62和侧壁保护层61构成支撑结构60。多个支撑结构60沿第一方向间隔设置，其中，第一方向为图19中所示的X方向，相邻的支撑结构60之间围合成栅极沟槽80。
参照图12所示，通过干法刻蚀工艺去除被保留下来的第一牺牲层30，从而相邻的支撑结构60之间围合成栅极沟槽80。在本实施例中，可以通过通入氧气等刻蚀气体去除第一牺牲层30，即通入氧气去除旋涂碳层。
在一些实施例中，如图6至图9所示，在第二凹槽70形成以后，还可以在第二凹槽70的底部进行第一次离子注入，以在基底10内形成轻掺杂区 130。该轻掺杂区130可以是沿第二凹槽70底部朝向基底10方向的延伸线与基底10交界的位置处所形成的，并且可以是设在第二凹槽70底部相对设置的两个区域内。同时，第二凹槽70的侧壁上相对的侧壁保护层61之间的间隙可界定轻掺杂区130的形成轮廓，例如，沿垂直于基底10的顶面的纵截面为例，该轻掺杂区130的纵截面的形状可以包括与基底10顶面连接的方形段以及与方形段的下端连接的圆顶段。
在形成轻掺杂区130的第二凹槽70的内壁上，通过原子层沉积工艺形成一层第一氧化层140。位于第二凹槽70内的第一氧化层140围合成第三凹槽150。而后再第三凹槽150内填充第二初始氧化层，第二初始氧化层延伸至第三凹槽150的外部，并覆盖在第一牺牲层30的顶面上。第一氧化层140和第二初始氧化层的材质可以相同，也可以不相同，在本实施例中，第一氧化层140与第二初始氧化层的材质相同，且两者共同构成第二初始牺牲层620。
其中，在第一氧化层140的形成过程可以是，在第二凹槽70的内壁形成一层第一初始氧化层1401，第一初始氧化层1401延伸至第二凹槽70的外部，并覆盖在第一牺牲层30和侧壁保护层61的顶面上。而后通过干法刻蚀去除第二凹槽70底部、第一牺牲层30和侧壁保护层61顶部的第一初始氧化层1401，以暴露出介电层20的顶面以及第一牺牲层30和侧壁保护层61的顶面，被保留下来的第一初始氧化层1401构成第一氧化层140。
当形成第三凹槽150后，通过离子注入工艺对第三凹槽150的底部进行第二次离子注入，以在第三凹槽150的底部形成源漏区160。该源漏区160可以是沿第三凹槽150底部朝向基底10方向的延伸线与基底10交界的位置处所形成的，并且可以是设在第二凹槽70底部相对设置的两个区域内。沿垂直于基底10的顶面的纵截面，源漏区160的纵截面面积大于轻掺杂区130的纵截面面积，同时，源漏区160在垂直于基底10顶面方向的截面上的投影区域与轻掺杂区130在垂直于基底10顶面方向的截面上的投影区域部分重合。
在步骤S120中，如图12所示，在栅极沟槽80内形成栅极结构90，栅极结构90的顶面与支撑结构60的顶面平齐。
在本实施例中，栅极结构90包括在栅极沟槽80内依次沉积而成的多晶 硅层91、导电层92和隔离层93，多晶硅层91的顶面低于支撑结构60的顶面，导电层92的顶面低于支撑结构60的顶面，隔离层93的顶面与支撑结构60的顶面平齐。
其中，在形成多晶硅层91时，可以采用以下方法：
如图13至图18所示，可以通过原子层沉积工艺、化学气相沉积工艺或物理气相沉积工艺在栅极沟槽80内沉积一层初始多晶硅层910，而后回刻去除部分初始多晶硅层910，使初始多晶硅层910的顶面低于支撑结构60的顶面，被保留下来的初始多晶硅层910构成多晶硅层91。
在形成导电层92时，可以通过以下方法：
通过原子层沉积工艺、化学气相沉积工艺或物理气相沉积工艺在栅极沟槽80内的多晶硅层91上沉积一层初始导电层920，回刻去除部分初始导电层920，使初始导电层920的顶面低于支撑结构60的顶面，被保留下来的初始导电层920构成导电层92。在本实施例中，导电层92包括氮化钛层、钨层其中的至少一种。
再以原子层沉积工艺在导电层92上沉积一层初始隔离层930，回刻去除部分初始隔离层930，直至暴露出支撑结构60的顶面为止，被保留下来的初始隔离层930构成隔离层93。在本实施例中，隔离层93的材质可以氮化硅。
在步骤S130中，如图19所示，去除部分支撑结构60，被保留下来的支撑结构60构成间隔设置的两个隔离侧墙100，该两个隔离侧墙100分别设置在相邻的栅极结构90相对的侧壁上，并围合成填充区110。
其中，在去除部分支撑结构60的过程中，可以在隔离层93的顶面和支撑结构60的顶面上形成一层第三光刻胶层，通过曝光或显影刻蚀在第三光刻胶层上形成第三掩膜图案，以具有第三掩膜图案的第三光刻胶层为掩膜版，对部分支撑结构60进行刻蚀，并去除部分支撑结构60，直至暴露出介电层20的顶面。在本实施例中，去除的部分支撑结构60为第二牺牲层62，被保留下来的支撑结构60均为侧壁保护层61，即侧壁保护层61构成了隔离侧墙100。隔离侧墙100还可以包括侧壁保护层61和部分第二牺牲层62，或者，参照图19中X方向所示，隔离侧墙还可以只包括部分厚度的侧壁保护层61。
在本实施例中，通过在栅极结构的两侧形成隔离侧墙，有效控制栅极结 构两侧侧壁的形貌，防止栅极结构出现颈缩现象，从而有效提高产品良率和半导体结构的性能。
根据一个示例性的实施例，如图21所示，图21示出了根据本实施例提供的半导体结构的制作方法的流程图，其包括以下步骤：
步骤S200：提供基底。
步骤S210：在基底上形成多个支撑结构，多个支撑结构沿第一方向间隔设置，相邻的支撑结构之间围合成栅极沟槽。
步骤S220：在栅极沟槽内形成栅极结构，栅极结构的顶面与支撑结构的顶面平齐。
步骤S230：去除部分支撑结构，被保留下来的支撑结构构成间隔设置的两个隔离侧墙，两个隔离侧墙分别设置在相邻的栅极结构相对的侧壁上，并围合成填充区。
步骤S240：在填充区内形成第一光刻胶层，第一光刻胶层延伸至填充区的外部，并覆盖在栅极结构的顶面上。
示例性地，如图20所示，在步骤S240中，在填充区110内填充第一光刻胶层120，并使第一光刻胶层120的顶面覆盖在栅极结构90的顶面上，并超出栅极结构90的顶面预定高度，而后再进行后续阵列区的工序。
其中，在本实施例中的步骤S200至步骤S230与上述实施例中的步骤S100至步骤S130相同，本实施例在此不再阐述。
如图20所示，本公开实施例还提供了一种半导体结构，该半导体结构由上述实施例中的半导体结构的制作方法制得。其中，本实施例中的半导体结构包括基底10、设在基底10的介电层20以及设在介电层20上间隔开设置的栅极结构90。其中，在每个栅极结构90的两侧均设置有隔离侧墙100，同时在基底10内设置有源漏区160，源漏区160可以是沿隔离侧墙100的底部朝向基底10方向的延伸线与基底10交界的位置处所形成的。
通过在栅极结构的两侧设置隔离侧墙，以有效控制栅极结构两侧侧壁的形貌，防止栅极结构出现颈缩现象，从而有效提高产品良率和半导体结构的性能。
本说明书中各实施例或实施方式采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分相互参 见即可。
在本说明书的描述中，参考术语“实施例”、“示例性的实施例”、“一些实施方式”、“示意性实施方式”、“示例”等的描述意指结合实施方式或示例描述的具体特征、结构、材料或者特点包含于本公开的至少一个实施方式或示例中。
在本说明书中，对上述术语的示意性表述不一定指的是相同的实施方式或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施方式或示例中以合适的方式结合。
在本公开的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本公开和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。
可以理解的是，本公开所使用的术语“第一”、“第二”等可在本公开中用于描述各种结构，但这些结构不受这些术语的限制。这些术语仅用于将第一个结构与另一个结构区分。
在一个或多个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的多个部分没有按比例绘制。此外，可能未示出某些公知的部分。为了简明起见，可以在一幅图中描述经过数个步骤后获得的结构。在下文中描述了本公开的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本公开。但正如本领域技术人员能够理解的那样，可以不按照这些特定的细节来实现本公开。
最后应说明的是：以上各实施例仅用以说明本公开的技术方案，而非对其限制；尽管参照前述各实施例对本公开进行了详细的说明，本领域技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本公开各实施例技术方案的范围。
工业实用性
本公开实施例所提供的半导体结构的制作方法及半导体结构中，通过在栅极结构的两侧设置隔离侧墙，有效控制栅极结构两侧侧壁的形貌，防止栅极结构出现颈缩现象，从而有效提高产品良率和半导体结构的性能。

Claims (20)

  1. 一种半导体结构的制作方法，包括：
    提供基底；
    在所述基底上形成多个支撑结构，所述多个支撑结构沿第一方向间隔设置，相邻的所述支撑结构之间围合成栅极沟槽；
    在所述栅极沟槽内形成栅极结构，所述栅极结构的顶面与所述支撑结构的顶面平齐；
    去除部分所述支撑结构，被保留下来的所述支撑结构构成间隔设置的两个隔离侧墙，两个所述隔离侧墙分别设置在相邻的所述栅极结构相对的侧壁上，并围合成填充区。
  2. 根据权利要求1所述的半导体结构的制作方法，其中，所述在所述基底上形成多个支撑结构中，包括：
    在所述基底上形成第一初始牺牲层；
    去除部分所述第一初始牺牲层，被保留下来的所述第一初始牺牲层构成第一牺牲层，相邻的所述第一牺牲层之间围合成第一凹槽，所述第一凹槽暴露出所述基底的顶面；
    在所述第一凹槽内形成所述支撑结构；
    去除被保留下来的所述第一牺牲层。
  3. 根据权利要求2所述的半导体结构的制作方法，其中，所述半导体结构的制作方法还包括：
    在所述基底上形成介电层；
    在所述介电层上形成所述第一初始牺牲层。
  4. 根据权利要求2所述的半导体结构的制作方法，其中，所述在所述第一凹槽内形成所述支撑结构中，包括：
    在所述第一凹槽的侧壁上形成侧壁保护层，位于所述第一凹槽内的侧壁保护层围合成第二凹槽；
    在所述第二凹槽的内壁上形成第二初始牺牲层，所述第二初始牺牲层延伸至所述第二凹槽的外部，并覆盖在所述第一牺牲层的顶面上；
    去除部分所述第二初始牺牲层，暴露出所述第一牺牲层的顶面，被保留下来的所述第二初始牺牲层构成第二牺牲层，其中，所述侧壁保护层构成所述隔离侧墙，所述第二凹槽构成所述填充区，所述第二牺牲层和所述侧壁保护层构成所述支撑结构。
  5. 根据权利要求4所述的半导体结构的制作方法，其中，所述在所述第一凹槽的侧壁上形成侧壁保护层中，包括：
    在所述第一凹槽的内壁上形成初始侧壁保护层，所述初始侧壁保护层延伸至所述第一凹槽的外部，并覆盖在所述第一牺牲层的顶面上；
    去除所述第一凹槽底部和所述第一牺牲层顶面的所述初始侧壁保护层，被保留下来的所述初始侧壁保护层构成所述侧壁保护层。
  6. 根据权利要求5所述的半导体结构的制作方法，其中，所述在所述第一凹槽的侧壁上形成侧壁保护层，位于所述第一凹槽内的所述侧壁保护层围合成第二凹槽中，包括:
    在所述第二凹槽的底部进行第一次离子注入，以在所述基底内形成轻掺杂区，其中，所述第二凹槽的侧壁上相对的所述侧壁保护层之间的间隙界定所述轻掺杂区的形成轮廓。
  7. 根据权利要求6所述的半导体结构的制作方法，其中，所述半导体结构的制作方法还包括：
    在所述第二凹槽的内壁上形成第一氧化层，位于所述第二凹槽内的所述第一氧化层围合成第三凹槽；
    在所述第三凹槽内形成第二初始氧化层，所述第二初始氧化层延伸至所述第三凹槽的外部，并覆盖在所述第一牺牲层的顶面上，其中，所述第一氧化层和所述第二初始氧化层构成所述第二初始牺牲层。
  8. 根据权利要求7所述的半导体结构的制作方法，其中，所述在所述第二凹槽的内壁上形成第一氧化层中，包括：
    在所述第二凹槽的内壁形成第一初始氧化层，所述第一初始氧化层延伸至所述第二凹槽的外部，并覆盖在所述第一牺牲层和所述侧壁保护层的顶面上；
    去除所述第二凹槽底部、以及所述第一牺牲层和所述侧壁保护层顶部的所述第一初始氧化层，被保留下来的所述第一初始氧化层构成所述第一氧化 层。
  9. 根据权利要求8所述的半导体结构的制作方法，其中，所述在所述第二凹槽的内壁上形成第一氧化层，位于所述第二凹槽内的所述第一氧化层围合成第三凹槽中，包括：
    在所述第三凹槽的底部进行第二次离子注入，形成源漏区。
  10. 根据权利要求9所述的半导体结构的制作方法，其中，沿垂直所述基底的顶面的纵截面，所述源漏区的纵截面面积大于所述轻掺杂区的纵截面面积。
  11. 根据权利要求1所述的半导体结构的制作方法，其中，所述在所述栅极沟槽内形成栅极结构中，包括：
    在所述栅极沟槽内形成多晶硅层，所述多晶硅层的顶面低于所述支撑结构的顶面；
    在所述多晶硅层上形成导电层，所述导电层的顶面低于所述支撑结构的顶面；
    在所述导电层上形成隔离层，所述隔离层的顶面与所述支撑结构的顶面平齐，其中，所述多晶硅层、所述导电层和所述隔离层构成所述栅极结构。
  12. 根据权利要求11所述的半导体结构的制作方法，其中，所述在所述栅极沟槽内形成多晶硅层中，包括：
    在所述栅极沟槽内形成初始多晶硅层；
    去除部分所述初始多晶硅层，被保留下来的所述初始多晶硅层构成所述多晶硅层。
  13. 根据权利要求11所述的半导体结构的制作方法，其中，所述在所述多晶硅层上形成导电层中，包括：
    在所述多晶硅层上形成初始导电层；
    去除部分所述初始导电层，被保留下来的所述初始导电层构成所述导电层。
  14. 根据权利要求11所述的半导体结构的制作方法，其中，所述在所述导电层上形成隔离层中，包括：
    在所述导电层上形成初始隔离层；
    去除部分所述初始隔离层，并暴露出所述支撑结构的顶面，被保留下来 的所述初始隔离层构成所述隔离层。
  15. 根据权利要求1-14任一项所述的半导体结构的制作方法，其中，所述半导体结构的制作方法还包括：
    在所述填充区内形成第一光刻胶层，所述第一光刻胶层延伸至所述填充区的外部，并覆盖在所述栅极结构的顶面上。
  16. 一种半导体结构，所述半导体结构包括基底、设在所述基底上间隔设置的栅极结构，相邻两个所述栅极结构相对的侧壁上设置有隔离侧墙；
    相对间隔设置的两个所述隔离侧墙围合成填充区；
    所述栅极结构的顶面和所述隔离侧墙的顶面平齐。
  17. 根据权利要求16所述的半导体结构，其中，所述半导体结构还包括第一光刻胶层，所述第一光刻胶层填充满所述填充区，延伸至所述填充区的外部，覆盖在所述栅极结构的顶面上。
  18. 根据权利要求16所述的半导体结构，其中，所述半导体结构还包括设置在所述基底和所述栅极结构之间的介电层。
  19. 根据权利要求16-18任一所述的半导体结构，其中，所述栅极结构依次包括多晶硅层、导电层和隔离层，所述隔离层的顶面与所述隔离侧墙的顶面平齐。
  20. 根据权利要求17所述的半导体结构，其中，所述基底内设有轻掺杂区和源漏区，所述轻掺杂区和所述源漏区设置在相对间隔设置的两个所述隔离侧墙下方，且沿垂直所述基底的顶面的纵截面，所述源漏区的纵截面面积大于所述轻掺杂区的纵截面面积。
PCT/CN2021/116946 2021-08-12 2021-09-07 半导体结构的制作方法及半导体结构 WO2023015642A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US17/647,740 US20230050925A1 (en) 2021-08-12 2022-01-12 Method of manufacturing semiconductor structure and semiconductor structure

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202110926564.8A CN115706053A (zh) 2021-08-12 2021-08-12 半导体结构的制作方法及半导体结构
CN202110926564.8 2021-08-12

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US17/647,740 Continuation US20230050925A1 (en) 2021-08-12 2022-01-12 Method of manufacturing semiconductor structure and semiconductor structure

Publications (1)

Publication Number Publication Date
WO2023015642A1 true WO2023015642A1 (zh) 2023-02-16

Family

ID=85180971

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2021/116946 WO2023015642A1 (zh) 2021-08-12 2021-09-07 半导体结构的制作方法及半导体结构

Country Status (2)

Country Link
CN (1) CN115706053A (zh)
WO (1) WO2023015642A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116031145A (zh) * 2023-03-27 2023-04-28 长鑫存储技术有限公司 一种半导体结构的制备方法及半导体结构

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150332973A1 (en) * 2013-01-06 2015-11-19 Institute of Microelectronics, Chinese Academy of Sciences Semiconductor structure and method for manufacturing same
CN105575908A (zh) * 2014-10-15 2016-05-11 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
US10332983B1 (en) * 2018-03-26 2019-06-25 International Business Machines Corporation Vertical field-effect transistors including uniform gate lengths
EP3651189A1 (en) * 2018-11-08 2020-05-13 IMEC vzw A method for producing a gate cut structure on an array of semiconductor fins
CN111211134A (zh) * 2020-01-14 2020-05-29 长江存储科技有限责任公司 一种3d存储器及其制造方法
US20200176444A1 (en) * 2018-11-29 2020-06-04 Globalfoundries Inc. Single diffusion cut for gate structures

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150332973A1 (en) * 2013-01-06 2015-11-19 Institute of Microelectronics, Chinese Academy of Sciences Semiconductor structure and method for manufacturing same
CN105575908A (zh) * 2014-10-15 2016-05-11 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
US10332983B1 (en) * 2018-03-26 2019-06-25 International Business Machines Corporation Vertical field-effect transistors including uniform gate lengths
EP3651189A1 (en) * 2018-11-08 2020-05-13 IMEC vzw A method for producing a gate cut structure on an array of semiconductor fins
US20200176444A1 (en) * 2018-11-29 2020-06-04 Globalfoundries Inc. Single diffusion cut for gate structures
CN111211134A (zh) * 2020-01-14 2020-05-29 长江存储科技有限责任公司 一种3d存储器及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116031145A (zh) * 2023-03-27 2023-04-28 长鑫存储技术有限公司 一种半导体结构的制备方法及半导体结构

Also Published As

Publication number Publication date
CN115706053A (zh) 2023-02-17

Similar Documents

Publication Publication Date Title
US8120103B2 (en) Semiconductor device with vertical gate and method for fabricating the same
CN114582809B (zh) 电容器的制作方法、电容器以及存储器
US20040061161A1 (en) Memory cell with vertical transistor and trench capacitor with reduced burried strap
US9048293B2 (en) Semiconductor device and method for manufacturing the same
US11444086B2 (en) Capacitor and its formation method and a dram cell
KR20090124625A (ko) 반도체 장치의 제조 방법 및 그에 따라 제조된 반도체 장치
KR970000718B1 (ko) 반도체 기억장치 및 그 제조방법
US20220328494A1 (en) Memory forming method and memory
WO2023015642A1 (zh) 半导体结构的制作方法及半导体结构
US5913129A (en) Method of fabricating a capacitor structure for a dynamic random access memory
US6174781B1 (en) Dual damascene process for capacitance fabrication of DRAM
JPH08213568A (ja) 半導体メモリ装置及びその製造方法
US20230187482A1 (en) Method of manufacturing semiconductor structure and semiconductor structure
US20230050925A1 (en) Method of manufacturing semiconductor structure and semiconductor structure
CN113299651A (zh) 半导体结构制备方法和半导体结构
EP4086959B1 (en) Preparation method for semiconductor structure and semiconductor structure
WO2023272805A1 (zh) 半导体结构的制备方法及半导体结构
US20230223432A1 (en) Method of manufacturing semiconductor structure and semiconductor structure
EP3933904B1 (en) Semiconductor structure and manufacturing method therefor
WO2023130698A1 (zh) 半导体结构及其制备方法
CN117529105B (zh) 半导体结构及其形成方法
US20230354575A1 (en) Method of manufacturing semiconductor structure and semiconductor structure
US20230223450A1 (en) Semiconductor structure and manufacturing method thereof
US20230056584A1 (en) Manufacturing method of semiconductor structure
WO2022088734A1 (zh) 半导体结构的制备方法及半导体结构

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21953251

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE