CN113823630A - 半导体器件、电容装置及电容装置的制造方法 - Google Patents

半导体器件、电容装置及电容装置的制造方法 Download PDF

Info

Publication number
CN113823630A
CN113823630A CN202010565258.1A CN202010565258A CN113823630A CN 113823630 A CN113823630 A CN 113823630A CN 202010565258 A CN202010565258 A CN 202010565258A CN 113823630 A CN113823630 A CN 113823630A
Authority
CN
China
Prior art keywords
layer
substrate
electrode
supporting
support
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010565258.1A
Other languages
English (en)
Other versions
CN113823630B (zh
Inventor
徐正弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202010565258.1A priority Critical patent/CN113823630B/zh
Priority to PCT/CN2021/093134 priority patent/WO2021254030A1/zh
Priority to US17/455,498 priority patent/US11749669B2/en
Publication of CN113823630A publication Critical patent/CN113823630A/zh
Application granted granted Critical
Publication of CN113823630B publication Critical patent/CN113823630B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
    • H01L27/016—Thin-film circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N97/00—Electric solid-state thin-film or thick-film devices, not otherwise provided for

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本公开提供一种半导体器件、电容装置及电容装置的制造方法，涉及半导体技术领域。该制造方法包括：在一衬底上形成多个呈阵列分布的存储节点接触塞及分隔各存储节点接触塞的绝缘层；在绝缘层背离衬底的一侧形成电极支撑结构，电极支撑结构具有分别露出各存储节点接触塞的多个通孔，通孔包括多个依次对接的孔段，各孔段中靠近衬底一侧的孔段的孔径大于远离衬底一侧的孔段的孔径；在各通孔中形成第一电极层，第一电极层与存储节点接触塞接触连接；在第一电极层和电极支撑结构共同构成的结构的外表面和内表面形成介质层；在介质层的外表面形成第二电极层。本公开的电容装置的制造方法可避免短路，提高电容量。

Description

半导体器件、电容装置及电容装置的制造方法
技术领域
本公开涉及半导体技术领域，具体而言，涉及一种半导体器件、电容装置及电容装置的制造方法。
背景技术
电容器作为集成电路中的必要组件之一，在电路中具有容纳电荷、调整电压及滤波等功能。随着半导体器件尺寸的不断减小，为了保证足够的电容量，通常需要增加电极的高度，使得电极深宽比增大。但在制造过程中，受制作工艺的影响，电极顶部易发生形变，从而使相邻的电容器的电极接触而短路。
需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本公开的目的在于克服上述现有技术中的不足，提供一种半导体器件、电容装置及电容装置的制造方法，可避免短路，提高电容量。
根据本公开的一个方面，提供一种电容装置的制造方法，包括：
在一衬底上形成多个呈阵列分布的存储节点接触塞及分隔各所述存储节点接触塞的绝缘层；
在所述绝缘层背离所述衬底的一侧形成电极支撑结构，所述电极支撑结构具有分别露出各所述存储节点接触塞的多个通孔，所述通孔包括多个依次对接的孔段，各所述孔段中靠近所述衬底一侧的孔段的孔径大于远离所述衬底一侧的孔段的孔径，以使相邻两个所述通孔的孔壁远离所述衬底一侧的间距大于其靠近所述衬底一侧的间距；
在各所述通孔中形成第一电极层，所述第一电极层与所述存储节点接触塞接触连接；
在所述第一电极层和所述电极支撑结构共同构成的结构的外表面和内表面形成介质层；
在所述介质层的外表面形成第二电极层。
在本公开的一种示例性实施例中，在所述绝缘层背离所述衬底的一侧形成电极支撑结构，包括：
在所述绝缘层和所述存储节点接触塞背离所述衬底的一侧依次形成第一支撑层、第一牺牲层、第二支撑层、第二牺牲层和第三支撑层；
采用干法刻蚀工艺形成第一开孔，所述第一开孔穿过所述第三支撑层和所述第二牺牲层并露出所述第二支撑层，且其在所述衬底上的正投影与所述存储节点接触塞正对；
在所述第一开孔的孔壁形成保护层；
采用干法刻蚀工艺形成第一孔段，所述第一孔段穿过所述第二支撑层、所述第一牺牲层及所述第一支撑层，并露出所述存储节点接触塞，所述第一孔段位于所述第一牺牲层的部分的孔径大于所述第一开孔的孔径；
去除所述保护层，以形成第二孔段。
在本公开的一种示例性实施例中，在所述绝缘层背离所述衬底的一侧形成电极支撑结构包括：
在所述绝缘层背离所述衬底的一侧形成多层叠层设置的电极支撑层，每层所述电极支撑层包括第一支撑层、第一牺牲层和第二支撑层，所述第一支撑层具有露出所述存储节点接触塞的第一开口，所述第一牺牲层位于所述第一支撑层背离所述衬底的一侧，且设有与所述第一开口正对的孔段，所述第二支撑层位于所述第一牺牲层背离所述绝缘层的一侧，且具有与所述孔段连通的开孔，所述开孔与所述第一支撑层的第一开口正对设置，且在形成所述第一电极层后去除所述牺牲层；
在相邻两层所述电极支撑层中，靠近所述衬底一侧的所述电极支撑层的孔段的孔径大于远离所述衬底一侧的所述电极支撑层的孔段的孔径。
在本公开的一种示例性实施例中，形成每个所述电极支撑层包括：
在所述存储节点接触塞与所述绝缘层背离所述衬底的一侧依次形成第一支撑层、第一牺牲层和第二支撑层；
通过干法刻蚀形成预设孔，所述预设孔穿过所述第二支撑层、所述第一牺牲层和所述第一支撑层，且露出所述存储节点接触塞。
在本公开的一种示例性实施例中，相邻两层所述电极支撑层中，靠近所述衬底的电极支撑层的第二支撑层与背离所述衬底的电极支撑层的第一支撑层为同一支撑层。
在本公开的一种示例性实施例中，在形成所述第一电极层之后，形成所述介质层之前，所述制造方法还包括：
采用干法刻蚀工艺在距离所述衬底最远的支撑层上形成至少一开口，所述开口在所述衬底上的正投影覆盖于相邻两个所述通孔之间的区域并与相邻两个所述通孔在所述衬底上的正投影部分重合，所述开口能露出与所述支撑层邻接的牺牲层；
在所述开口处采用湿法刻蚀工艺去除所述牺牲层，以露出所述第二支撑层；
采用干法刻蚀工艺去除所述第二支撑层中与所述开口正对的部分，以露出所述第一牺牲层，所述第二支撑层的剩余部分呈环形包覆于所述第一电极层的外周；
采用湿法刻蚀工艺去除所述第一牺牲层。
在本公开的一种示例性实施例中，在形成所述第一电极层之后，形成所述介质层之前，所述制造方法还包括：
采用干法刻蚀工艺在距离所述衬底最远的支撑层上形成至少一第二开口，所述第二开口在所述衬底上的正投影覆盖于相邻两个所述通孔之间的区域并与相邻两个所述通孔在所述衬底上的正投影部分重合，所述第二开口能露出与所述支撑层邻接的牺牲层；
在所述第二开口处采用湿法刻蚀工艺去除所述牺牲层，以露出所述第二支撑层；
采用干法刻蚀工艺去除所述第二支撑层，以露出所述第一牺牲层；
采用湿法刻蚀工艺去除所述第一牺牲层。
根据本公开的一个方面，提供一种电容装置，包括：
衬底，所述衬底上形成有多个呈阵列分布的存储节点接触塞及分隔各所述存储节点接触塞的绝缘层；
电极支撑结构，形成于所述绝缘层背离所述衬底的一侧，所述电极支撑结构具有分别露出各所述存储节点接触塞的多个通孔，所述通孔包括多个依次对接的孔段，各所述孔段中靠近所述衬底一侧的孔段的孔径大于远离所述衬底一侧的孔段的孔径，以使相邻两个所述通孔的孔壁远离所述衬底一侧的间距大于其靠近所述衬底一侧的间距；
第一电极层，形成于各所述通孔中，所述第一电极层与所述存储节点接触塞接触连接；
介质层，形成于所述第一电极层和所述电极支撑结构共同构成的结构的外表面和内表面；
第二电极层，形成于所述介质层的外表面。
在本公开的一种示例性实施例中，所述电极支撑结构包括第一支撑层、第二支撑层和第三支撑层，所述第一支撑层覆盖于所述绝缘层和所述存储节点接触塞背离所述衬底的表面，并连接于所述第一电极层的外侧，所述第二支撑层位于相邻两个所述孔段对接部位的外侧，且呈环形包覆于所述第一电极层的外周，所述第三支撑层位于所述第二支撑层背离所述第一支撑层的一侧，且包覆于所述第一电极层的外周。
在本公开的一种示例性实施例中，所述电极支撑结构包括多层电极支撑层，每层所述电极支撑层包括第一支撑层和第二支撑层，所述第一支撑层覆盖于所述绝缘层和所述存储节点接触塞背离所述衬底的一侧，并连接于所述第一电极层的外侧，所述第二支撑层位于所述第一支撑层背离所述衬底的一侧，且包覆于所述第一电极层的外周；
在相邻两层所述电极支撑层中形成的第一电极层靠近所述衬底一侧的径向尺寸大于其远离所述衬底一侧的径向尺寸。
在本公开的一种示例性实施例中，相邻两层所述电极支撑层中，靠近所述衬底的电极支撑层的第二支撑层与背离所述衬底的电极支撑层的第一支撑层为同一支撑层。
根据本公开的一个方面，提供一种半导体器件，包括上述任意一项所述的电容装置。
本公开的半导体器件、电容装置及电容装置的制造方法，一方面，电极支撑结构可包覆于第一电极层的外周，可对第一电极层进行横向支撑，增加第一电极层在横向上的稳定性，防止第一电极层产生横向形变；另一方面，由于各孔段中靠近衬底一侧的孔段的孔径大于远离衬底一侧的孔段的孔径，使得在各通孔中形成的第一电极层中靠近衬底的部分的孔径大于第一电极层远离衬底的部分的孔径，进而使得相邻两个通孔中形成的第一电极层远离衬底一侧的间距大于其靠近衬底一侧的间距，增大了相邻两个第一电极层远离衬底一侧的横向间距，即使第一电极层受后续工艺影响而向两边发生形变也不会与相邻通孔中的电极发生接触，避免短路；同时，由于第一电极层的底部尺寸较大，可增加第一电极与介质层的接触面积，提高电容量。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为相关技术中电容装置的结构示意图。
图2为对应于图1中虚线处的剖面图。
图3为本公开实施方式电容装置的制造方法的流程图。
图4为本公开实施方式电容装置的示意图。
图5为本公开第一种实施方式中通孔的示意图。
图6为本公开第二种实施方式中通孔的示意图。
图7为本公开第一种实施方式中步骤120的流程图。
图8为对应于图7中完成步骤S1201后的示意图。
图9为对应于图7中完成步骤S1202后的示意图。
图10为对应于图7中完成步骤S1203后的示意图。
图11为对应于图7中完成步骤S1204后的示意图。
图12为对应于图7中完成步骤S1205后的示意图。
图13为本公开第二种实施方式中步骤120的流程图。
图14为对应于图13中步骤S1210后的示意图。
图15为对应于图13中步骤S1220后的示意图。
图16为第二种实施方式中第二层电极支撑层的预设孔的示意图。
图17为本公开实施方式第一电极层的结构示意图。
图18为本公开第一种实施方式中去除第一牺牲层和第二牺牲层的流程图。
图19为对应于图18中完成步骤S1301后的示意图。
图20为对应于图18中完成步骤S1302后的示意图。
图21为对应于图18中完成步骤S1303后的示意图。
图22为对应于图18中完成步骤S1304后的示意图。
图23为对应于图22沿虚线剖开的俯视图。
图24为本公开实施方式介质层的示意图。
图25为本公开实施方式第二电极层的示意图。
图中：100、衬底；101、存储节点接触塞；110、下电极层；120、绝缘层；130、上电极层；1、衬底；11、存储节点接触塞；12、绝缘层；2、电极支撑结构；21、第一支撑层；22、第一牺牲层；23、第二支撑层；24、第二牺牲层；25、第三支撑层；221、第一孔段；210、预设孔；2101、通孔；211、封堵材料；220、阻挡层；3、第一电极层；4、介质层；5、第二电极层；6、保护层；7、半导体层。
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本发明将全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。
虽然本说明书中使用相对性的用语，例如“上”“下”来描述图标的一个组件对于另一组件的相对关系，但是这些术语用于本说明书中仅出于方便，例如根据附图中所述的示例的方向。能理解的是，如果将图标的装置翻转使其上下颠倒，则所叙述在“上”的组件将会成为在“下”的组件。当某结构在其它结构“上”时，有可能是指某结构一体形成于其它结构上，或指某结构“直接”设置在其它结构上，或指某结构通过另一结构“间接”设置在其它结构上。
用语“一个”、“一”、“该”和“所述”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等。用语“第一”、“第二”和“第三”仅作为标记使用，不是对其对象的数量限制。
在相关技术中，如图1和图2所示，电容装置主要包括设于衬底100上的存储节点接触塞101、下电极层110、绝缘层120及上电极层130，其中，下电极层110与存储节点接触塞101接触连接且正对设置，为了保证电容容量，下电极层110设计为宽度一致的高深宽比结构，绝缘层120和上电极层130依次随型贴合于下电极层110的表面。但是在产品制造过程中，要想形成高深宽比结构，通常需要对形成下电极层110时采用的辅助材料进行湿法刻蚀，以去除多余辅助材料，此时，下电极层110远离衬底100的一侧由于没有支撑，而在液体张力的作用下向两侧发生形变，使得相邻两个电容的下电极层110远离衬底100的一侧的间距减小，在形成绝缘层120和上电极层130时发生短路现象。
本公开实施方式提供了一种电容装置的制造方法，如图3所示，该制造方法可以包括：
步骤S110，在一衬底上形成多个呈阵列分布的存储节点接触塞及分隔各所述存储节点接触塞的绝缘层；
步骤S120，在所述绝缘层背离所述衬底的一侧形成电极支撑结构，所述电极支撑结构具有分别露出各所述存储节点接触塞的多个通孔，所述通孔包括多个依次对接的孔段，各所述孔段中靠近所述衬底一侧的孔段的孔径大于远离所述衬底一侧的孔段的孔径，以使相邻两个所述通孔的孔壁远离所述衬底一侧的间距大于其靠近所述衬底一侧的间距；
步骤S130，在各所述通孔中形成第一电极层，所述第一电极层与所述存储节点接触塞接触连接；
步骤S140，在所述第一电极层和所述电极支撑结构共同构成的结构的外表面和内表面形成介质层；
步骤S150，在所述介质层的外表面形成第二电极层。
本公开的电容装置的制造方法，一方面，电极支撑结构可包覆于第一电极层的外周，可对第一电极层进行横向支撑，增加第一电极层在横向上的稳定性，防止第一电极层产生横向形变；另一方面，由于各孔段中靠近衬底一侧的孔段的孔径大于远离衬底一侧的孔段的孔径，使得在各通孔中形成的第一电极层中靠近衬底的部分的孔径大于第一电极层远离衬底的部分的孔径，进而使得相邻两个通孔中形成的第一电极层远离衬底一侧的间距大于其靠近衬底一侧的间距，增大了相邻两个第一电极层远离衬底一侧的横向间距，即使第一电极层受后续工艺影响而向两边发生形变也不会与相邻通孔中的电极发生接触，避免短路；同时，由于第一电极层的底部尺寸较大，可增加第一电极与介质层的接触面积，提高电容量。
下面对本公开实施方式制造方法的各步骤进行详细说明：
在步骤S110中，在一衬底上形成多个呈阵列分布的存储节点接触塞及分隔各存储节点接触塞的绝缘层。
在本公开的一实施方式中，如图4所示，衬底1可呈平板结构，其可为矩形、圆形、椭圆形、多边形或不规则图形，其材料可以是硅或其他半导体材料，在此不对衬底1的形状及材料做特殊限定。
可在衬底1上形成绝缘层12，举例而言，可通过真空蒸镀、磁控溅射或化学气相沉积的方式在衬底1上形成绝缘层12，当然，还可以通过其他方式形成绝缘层12，在此不再一一列举。绝缘层12可与衬底1的形状相同，其材料可以是氮化硅、氧化硅等，在此不对其材料做特殊限定。绝缘层12上可设有多个呈阵列分布的开口，各开口可呈圆形，也可呈矩形或不规则图形，在此不做特殊限定。在本公开的一种实施方式中，开口可呈圆形，可在各开口中形成用于存储电能的存储节点接触塞11，各存储节点接触塞11可由半导体材料构成，例如，其可以是聚硅。
在步骤S120中，在绝缘层背离衬底的一侧形成电极支撑结构，电极支撑结构具有分别露出各存储节点接触塞的多个通孔，通孔包括多个依次对接的孔段，各孔段中靠近衬底一侧的孔段的孔径大于远离衬底一侧的孔段的孔径，以使相邻两个通孔的孔壁远离衬底一侧的间距大于其靠近衬底一侧的间距。
可在绝缘层12背离衬底1的一侧形成电极支撑结构，如图5及图6所示，该电极支撑结构可用于支撑第一电极层3，以防止第一电极层3向两侧发生形变。电极支撑结构可具有露出各存储节点接触塞11的通孔2101，该通孔2101可在垂直于电极支撑结构的方向上贯穿电极支撑结构，其横截面的形状可以是圆形，矩形等，还可以是不规则形状，在此不对通孔2101的形状做特殊限定。通孔2101可为包括多个孔段的台阶孔，且各台阶孔中靠近衬底1一侧的孔段的孔径大于远离衬底1一侧的孔段的孔径，以使相邻两个通孔的孔壁远离衬底一侧的间距大于其靠近衬底一侧的间距。
在第一种实施方式中，如图7所示，步骤S120可以包括步骤S1201-步骤S1205，其中：
步骤S1201，在所述绝缘层和所述存储节点接触塞背离所述衬底的一侧依次形成第一支撑层、第一牺牲层、第二支撑层、第二牺牲层和第三支撑层。
如图8所示，可通过化学气相沉积或物理气相沉积的方式在存储节点接触塞11与绝缘层12背离衬底1的一侧依次形成第一支撑层21、第一牺牲层22、第二支撑层23、第二牺牲层24和第三支撑层25，也可以通过真空蒸镀或磁控溅射等方式形成第一支撑层21、第一牺牲层22、第二支撑层23、第二牺牲层24和第三支撑层25，在此不做特殊限定。第一支撑层21可以是形成于存储节点接触塞11与绝缘层12背离衬底1的一侧的薄膜，其材料可以是Si3N4或SiCN，其厚度范围可以是20nm～200nm；第一牺牲层22可形成于第一支撑层21背离衬底1的一侧，其可以是形成于第一支撑层21背离衬底1的一侧的薄膜，其材料可以是经有机溶液(PGS、BPSG、TEOS或HDP)处理的SiO2，其厚度范围可以是400nm～900nm；第二支撑层23可形成于第一牺牲层22背离第一支撑层21的一侧，其可与第一支撑层21的材料相同，其厚度范围可以是10nm～80nm；第二牺牲层24可形成于第二支撑层23背离第一牺牲层22的一侧，并可与第一牺牲层22的材料相同，厚度相等，可采用化学抛光工艺对第一牺牲层22和第二牺牲层24的顶表面进行抛光处理，以使第一牺牲层22和第二牺牲层24各部分的厚度均匀一致；第三支撑层25可形成于第二牺牲层24层背离第二支撑层23的一侧，其可与第一支撑层21及第二支撑层23的材料相同，其厚度范围可以是30nm～300nm，需要说明的是，各支撑层的厚度可以相同，也可以不同，在此不做特殊限定。
步骤S1202，采用干法刻蚀工艺形成第一开孔，所述第一开孔穿过所述第三支撑层和所述第二牺牲层，且其在所述衬底上的正投影与所述存储节点接触塞正对。
可通过旋涂或其他方式在第三支撑层25上形成光刻胶层，光刻胶层的材料可以是正性光刻胶或负性光刻胶，在此不做特殊限定。光刻胶层远离第三支撑层25的表面的形状可与第三支撑层25表面的形状相同。如图9所示，可采用掩膜版对光刻胶层进行曝光，该掩膜版的图案可与第一开孔2401所需的图案匹配，且该图案在衬底1上的正投影可与存储节点接触塞11正对。随后，可对曝光后的光刻胶层进行显影，从而形成显影区，该显影区可露出第三支撑层25，且显影区的图案可与第一开孔2401所需的图案相同，显影区的尺寸可与所需第一开孔2401的尺寸相同。可通过干法刻蚀在显影区对第三支撑层25和第二牺牲层24进行刻蚀，以露出第二支撑层23。
步骤S1203，在所述第一开孔的孔壁形成保护层。
如图10所示，可采用真空蒸镀或化学气相沉积的方式在第一开孔2401的侧壁形成保护层6，可用于保护第三支撑层25及第二牺牲层24暴露在外界的表面，防止在后续工艺中第三支撑层25及第二牺牲层24暴露在外界的表面被破坏，该保护层6的材料可以是单晶硅、多晶硅、非晶硅或锗硅，其厚度可为1～3nm，在此不对保护层6的材料和厚度做特殊限定。
步骤S1204，采用干法刻蚀工艺形成第一孔段，所述第一孔段穿过所述第二支撑层、所述第一牺牲层及所述第一支撑层，并露出所述存储节点接触塞，所述第一孔段位于所述第一牺牲层的部分的孔径大于所述第一开孔的孔径。
如图11及图12所示，可对第二支撑层23、第一牺牲层22及第一支撑层21进行干法刻蚀，以形成第一孔段221，即第一孔段221可穿过第二支撑层23、第一牺牲层22及第一支撑层21，并可露出存储节点接触塞11。为了增加电容容量，可对第一孔段221的内壁进行化学清洗，以使第一孔段221位于第一牺牲层22的部分的孔径大于第一开孔2401的孔径。第一孔段221开孔完成后可对附着在第三支撑层25表面残留的光刻胶进行灰化处理，去除光刻胶。
举例而言，可采用氢氟酸稀释溶液(DHF)对第一牺牲层22的内壁进行化学清洗，以便于扩大第一孔段221在第一牺牲层22中的开口。举例而言，可采用浓度为49％的HF与去离子水的混合溶液对第一牺牲层22进行清洗，其中，HF与去离子水的配制比例可以为1:500～DHF～1:2000，举例而言，其可以是1:500、1:1000、1:1500或1:2000，当然，还可以是其他比例，在此不再一一列举。
步骤S1205，去除所述保护层，以形成第二孔段。
可通过湿法刻蚀工艺去除保护层6，可采用碱性溶液进行湿法刻蚀，举例而言，其可以是NH4OH或KOH，溶液的配制比例可以是1:5～1:100，在此不对刻蚀溶液的配比比例及浓度做特殊限定。如图12所示，第二孔段的孔径小于第一孔段221的孔径，使得由第一孔段221和第二孔段对接形成的通孔2101中靠近衬底1一侧的孔径大于其远离衬底1一侧的孔径。
在本公开的第二种实施方式中，如图6所示，电极支撑结构可以包括多层叠层设置的电极支撑层，每层电极支撑层均可包括第一支撑层21、第一牺牲层22和第二支撑层23，其中，第一支撑层21可具有露出存储节点接触塞11的第一开口。第一牺牲层22可位于第一支撑层21背离衬底1的一侧，且可设有与第一支撑层21露出的存储节点接触塞11的第一开口正对的孔段，且该孔段的一端可与第一支撑层21露出的存储节点接触塞11的第一开口连通。第二支撑层23可位于第一牺牲层22背离绝缘层12的一侧，且可具有与孔段连通的开孔，开孔可与第一支撑层21的第一开口正对设置。
可在绝缘层12背离衬底1的一侧形成多层叠层设置的电极支撑层，且在相邻两层电极支撑层中靠近衬底1的电极支撑层的第二支撑层23与背离衬底1的电极支撑层的第一支撑层21可为同一支撑层，且靠近衬底1的电极支撑层的第二支撑层23中的开孔，可与背离衬底1的电极支撑层的第一支撑层21的开口为同一开口结构，从而使得靠近衬底1的电极支撑层中的第一牺牲层22中的孔段与远离衬底1的电极支撑层中的第一牺牲层22中的孔段连通。需要说明的是，在相邻两个电极支撑层中，靠近衬底1一侧的电极支撑层的孔段的孔径可大于远离衬底1一侧的电极支撑层的孔段的孔径。举例而言，电极支撑层的数量可以是2层、3层、4层、5层或6层，当然，还可以是其他数量，可根据实际电容装置的需要合理设置电极支撑层的层数，在此不做特殊限定。
举例而言，如图6所示，电极支撑层的数量为两个，包括第一电极支撑层和第二电极支撑层，其中：
第一电极支撑层的第一支撑层21可设于绝缘层12背离衬底1的一侧，且具有露出存储节点接触塞11的开口，第一电极支撑层的第一牺牲层22设于第一支撑层21背离衬底1的一侧，且具有与绝缘层12的开口连通第一孔段；第一电极支撑层的第二支撑层23可设于第一牺牲层22背离第一支撑层21的一侧，且具有与第一孔段连通的开孔。
如图6所示，第二电极支撑层设于第一电极支撑层背离衬底1的一侧，第一电极支撑层的第二支撑层23可同时作为第二电极支撑层的第一支撑层21，且第一电极支撑层的第二支撑层23的开孔可同时作为第二电极支撑层的第一支撑层21的开口；第二电极支撑层的第一牺牲层22可设于第二电极支撑层的第一支撑层21背离衬底1的一侧，且第二电极支撑层的第一牺牲层22中可具有与第二电极支撑层的第一支撑层21的开口连接的第二孔段，即第二孔段可通过开口与第一孔段连通，且第一孔段的孔径大于第二孔段的孔径。
如图13所示，在本公开的第二种实施方式中，形成每个所述电极支撑层，可以包括步骤S1210-步骤S1220，其中：
步骤S1210，在所述存储节点接触塞与所述绝缘层背离所述衬底的一侧依次形成第一支撑层、第一牺牲层和第二支撑层。
如图14所示，可通过化学气相沉积或物理气相沉积的方式在存储节点接触塞11与绝缘层12背离衬底1的一侧形成第一支撑层21，也可以通过蒸镀或磁控溅射的方式形成第一支撑层21，当然，还可以通过其他方式形成第一支撑层21，在此不再一一列举。第一支撑层21可以是形成于存储节点接触塞11与绝缘层12背离衬底1的一侧的薄膜，其材料可以是Si3N4或SiCN，其厚度范围可以是20nm～200nm，举例而言，其可以是20nm、50nm、100nm、150nm或200nm，当然，还可以是其他厚度，在此不对第一支撑层21的材料和厚度做特殊限定。
可采用真空蒸镀或化学气相沉积工艺在第一支撑层21背离衬底1的一侧形成第一牺牲层22，也可采用其他工艺形成第一牺牲层22，在此不再做特殊限定。第一牺牲层22可以是形成于第一支撑层21背离衬底1的一侧的薄膜，其材料可以是经有机溶液(PGS、BPSG、TEOS或HDP)处理的SiO2，其厚度范围可以是400nm～900nm，举例而言，其可以是400nm、500nm、600nm、700nm、800nm或900nm，当然，还可以是其他厚度，在此不对第一牺牲层22的材料和厚度做特殊限定。可采用化学抛光工艺对第一牺牲层22的顶表面进行抛光处理，以使第一牺牲层22各部分的厚度均匀一致。
可通过化学气相沉积或物理气相沉积的方式在第一牺牲层22背离衬底1的一侧形成第二支撑层23，也可以通过蒸镀或磁控溅射的方式形成第二支撑层23，当然，还可以通过其他方式形成第二支撑层23，在此不再一一列举。第二支撑层23可以是形成于第一牺牲层22背离衬底1的一侧的薄膜，其材料可以是Si3N4或SiCN，其厚度范围可以是50nm～150nm，举例而言，其可以是50nm、80nm、120nm或150nm，当然，还可以是其他厚度，在此不对第二支撑层23的材料和厚度做特殊限定，且第二支撑层23的厚度可与第一支撑层21的厚度相同。
步骤S1220，通过干法刻蚀形成预设孔，所述预设孔穿过所述第二支撑层、所述牺牲层和所述第一支撑层，且露出所述存储节点接触塞。
可通过光刻工艺、曝光工艺、开孔工艺或刻蚀工艺在电极支撑层上形成预设孔，如图15所示，该预设孔210可与存储节点接触塞11正对设置，且其在衬底1上的正投影可与存储介电接触塞重合。
举例而言，可通过旋涂或其他方式在第二支撑层23上形成光刻胶层，光刻胶层的材料可以是正性光刻胶或负性光刻胶，在此不做特殊限定。光刻胶层远离第二支撑层23的表面的形状可与第二支撑层23表面的形状相同。可采用掩膜版对光刻胶层进行曝光，该掩膜版的图案可与预设孔210所需的图案匹配。随后，可对曝光后的光刻胶层进行显影，从而形成显影区，该显影区可露出第二支撑层23，且显影区的图案可与预设孔210所需的图案相同，显影区的尺寸可与所需预设孔210的尺寸相同。可通过干法刻蚀在显影区对第二支撑层23、第一牺牲层22和第一支撑层21进行刻蚀，以露出存储节点接触塞11。
如图16所示，在形成多层电极支撑层时，在形成前一层电极支撑层后，可在前一层电极支撑层的孔段中填充封堵材料211，以防止在形成后一层电极支撑层时对前一层电极支撑层的孔段造成损伤，在形成电极支撑结构的所有电极支撑层后，可去除各电极支撑层的孔段中的封堵材料211，以形成通孔2101。封堵材料211可填满孔段的开口处，可通过化学气相沉积工艺在孔段中填充形成封堵材料211，举例而言，封堵材料211可以是氮化钛。
如图6和16所示，为了防止后续工艺对存储节点接触塞11表面造成损伤，可在存储节点接触塞11的表面形成阻挡层220，阻挡层220的厚度可小于或等于第一支撑层21的厚度，其材料可以是钛，可通过化学气相沉积工艺形成该阻挡层220，当然，也可通过其他工艺形成阻挡层220，在此不做特殊限定。
在步骤S130中，在各通孔中形成第一电极层，第一电极层与存储节点接触塞接触连接。
如图17所示，可在通孔2101内形成随形贴合于通孔2101表面的第一电极层3，且第一电极层3可通过通孔2101与存储节点接触塞11接触连接，以将第一电极层3存储的电量输入至存储介电接触塞，从而实现电容存储。可采用化学气相沉积工艺在通孔2101中形成第一电极层3，当然，还可通过其他工艺形成第一电极层3，在此不做特殊限定。第一电极层3的材料可以是钛，也可以是钽，其厚度可以是4nm～10nm，举例而言，其可以是4nm、6nm、8nm或10nm，当然，第一电极层3还可以是其他材料或其他厚度，在此不再一一列举。
在第一种实施方式中，在形成第一电极层后，电极支撑结构中的第一支撑层21可覆盖于绝缘层12和存储节点接触塞11背离衬底1的表面，并可连接于第一电极层3的外侧，第二支撑层23可位于通孔2101的相邻两个孔段的对接部位的外侧，并可呈环形包覆于第一电极层3的外周，可对第一电极层3的中部进行支撑，防止在后续工艺中第一电极层3远离衬底的一侧向外变形而发生短路现象。
在第二种实施方式中，电极支撑结构包括多层电极支撑层，每层电极支撑层包括第一支撑层21和第二支撑层23，在形成第一电极层3后，第一支撑层21可覆盖于绝缘层12和存储节点接触塞11背离衬底1的一侧，并可连接于第一电极层3的外侧，所述第二支撑层23可位于第一支撑层21背离衬底1的一侧，且可包覆于第一电极层的外周，在相邻两层电极支撑层中形成的第一电极层3靠近衬底1的一侧的径向尺寸可大于其远离衬底1一侧的径向尺寸，从而使得相邻两个通孔2101中的第一电极层3远离衬底1一侧的间距大于其靠近衬底1一侧的间距，即使相邻两个通孔2101中的第一电极层3存在微量变形也不会接触，从而避免短路。
在本公开的一种实施方式中，在形成第一电极层3之后，形成介质层之前，本公开的制造方法还可以包括步骤S1301～步骤S1304，如图18所示，其中：
步骤S1301，采用干法刻蚀工艺在距离所述衬底最远的支撑层上形成至少一开口，所述开口在所述衬底上的正投影覆盖于相邻两个所述通孔之间的区域并与相邻两个所述通孔在所述衬底上的正投影部分重合，且所述开口能露出与所述支撑层邻接的牺牲层。
可通过化学气相沉积或其它方式在距离衬底1最远的支撑层背离衬底1的一侧形成掩膜材料层，该掩膜材料层可覆盖通孔2101远离存储节点接触塞11的一侧。掩膜材料层的材料可以是氧化硅、氮氧化物或碳中至少一种，当然，也可以是其它材料，在此不再一一列举。掩膜材料层可以是单层结构也可以是多层结构在此不做特殊限定。可通过旋涂或其它方式在掩膜材料层上形成光刻胶层，光刻胶层材料可以是正性光刻胶或负性光刻胶，在此不做特殊限定。
可采用掩膜版对光刻胶层进行曝光，掩膜版的图案可与距离衬底1最远的支撑层上的开口所需的图案匹配，该开口在衬底1上的正投影可覆盖于相邻两个通孔之间的区域，且其与相邻两个通孔在衬底1上的正投影可部分重合。随后，可对曝光后的光刻胶层进行显影，从而形成显影区，该显影区可露出掩膜材料层。在显影区对掩膜材料层及距离衬底1最远的支撑层进行刻蚀，以形成开口，该开口可为通孔，可通过开口露出与支撑层邻接的牺牲层。
开口刻蚀完成后可对光刻胶层进行灰化处理，去除光刻胶层，并通过干法刻蚀工艺去除掩膜材料层，使得掩膜材料层不再覆盖通孔及距离衬底1最远的支撑层。以本公开的第一种实施方式为例，完成步骤S1301后的结构如图19所示。
步骤S1302，在所述开口处采用湿法刻蚀工艺去除露出的所述牺牲层，以露出所述第二支撑层。
可通过湿法刻蚀工艺去除露出的牺牲层，以便露出第二支撑层23。可采用酸性溶液进行湿法刻蚀，例如，其可以是氢氟酸，举例而言，其可以是缓冲氢氟酸(BHF)、浓度为49％的氢氟酸或稀氢氟酸(DHF)，当采用DHF作为刻蚀溶液时，氢氟酸与去离子水的配制比例可以是1:1～1:10，在此不对刻蚀溶液的配比及浓度做特殊限定。以本公开的第一种实施方式为例，完成步骤S1302后的结构如图20所示。
步骤S1303，采用干法刻蚀工艺去除所述第二支撑层中与所述开口正对的部分，以露出所述第一牺牲层，所述第二支撑层的剩余部分呈环形包覆于所述第一电极层的外周。
可采用干法刻蚀工艺去除第二支撑层23中与开口正对的部分，以露出第一牺牲层22，此时，第二支撑层23的剩余部分可呈环形包覆于第一电极层的外周，可通过第二支撑层23对第一电极层3的中部进行支撑，避免在对第一牺牲层22进行湿法刻蚀时在液体表面张力的作用下使得第一电极层产生形变。以本公开的第一种实施方式为例，完成步骤S1303后的结构如图21所示。
步骤S1304，采用湿法刻蚀工艺去除所述第一牺牲层。
可通过湿法刻蚀工艺去除第一牺牲层22，使得最终形成的电极支撑结构由剩余的第一支撑层21、第二支撑层23和第三支撑层25构成。具体而言，可采用酸性溶液进行湿法刻蚀，例如，其可以是氢氟酸，举例而言，其可以是缓冲氢氟酸(BHF)、浓度为49％的氢氟酸或稀氢氟酸(DHF)，当采用DHF作为刻蚀溶液时，氢氟酸与去离子水的配制比例可以是1:1～1:10，在此不对刻蚀溶液的配比及浓度做特殊限定。以本公开的第一种实施方式为例，完成步骤S1304后的结构如图22及图23所示。
在第二种实施方式中，在形成第一电极层3之后形成介质层之前，的步骤与第一种实施方式中的形成第一电极层3之后形成介质层之前的步骤相似，不同之处在于，在步骤S1303中，可将“采用干法刻蚀工艺去除第二支撑层中与开口正对的部分，以露出第一牺牲层，第二支撑层的剩余部分呈环形包覆于第一电极层的外周。”替换为“采用干法刻蚀工艺去除第二支撑层，以露出第一牺牲层”，在此过程中可将第二支撑层23完全去除，在电极支撑结构2包括多层电极支撑层时，只需保留距离衬底最近的一侧的支撑层和距离衬底最远的一侧的支撑层即可。为了便于与第一开口进行区分，可将在距离衬底最远的支撑层上形成的开口命名为第二开口。
由于通孔2101包括多个依次对接的孔段，各孔段中靠近衬底1一侧的孔段的孔径大于远离衬底1一侧的孔段的孔径，从而可保证第一电极层3中靠近衬底1的部分的孔径大于第一电极层3远离衬底1的部分的孔径，可增大相邻两个电容间第一电极层3顶部的横向尺寸，如图4所示，A为相邻两个电容之间的空间尺寸，B为一个高深宽比电容的顶部尺寸，C为一个高深宽比电容的底部尺寸，A较大，可增加相邻两个电容的空间尺寸，即使第一电极层3受后续工艺影响而向两边发生形变也不会与相邻电容的电极接触，避免短路；由于各孔段中靠近衬底1一侧的孔段的孔径大于远离衬底1一侧的孔段的孔径，即C大于B，使得在其表面形成的第一电极层3的底部尺寸较大，可增加第一电极与其他层的接触面积，提高电容量。此外，电极支撑结构2的各支撑层可包覆于第一电极层3的外周，举例而言，可通过第一支撑层21对第一电极层3的底部进行支撑，通过第二支撑层23对第一电极层3的中部进行支撑，避免第一电极层3中部在外力或后续工艺作用下而产生形变，通过第三支撑层25对第一电极层3的顶部进行支撑，避免第一电极层3顶部在外力或后续工艺作用下而产生形变。
在步骤S140中，在第一电极层和电极支撑结构共同构成的结构的外表面和内表面形成介质层。
如图24所示，介质层4可以是形成于第一电极层3和电极支撑结构2共同构成的结构的外表面和内表面上的薄膜，可通过真空蒸镀或磁控溅射等工艺形成介质层4，当然，还可以通过其他工艺形成介质层4，在此不再一一列举。介质层4可以是由同一种材料构成的单层膜结构，也可以是由不同材质的膜层构成的混合膜层结构。举例而言，其可包括具有较高介电常数的材料，例如，其可以是氧化铝、氧化铪、氧化镧、氧化钛、氧化锆、氧化钽、氧化铌、氧化锶或其混合物，当然，还可以是其他材料，在此不再一一列举。
在步骤S150中，在介质层的外表面形成第二电极层。
如图25所示，可采用化学气相沉积工艺在介质层4的外表面形成第二电极层5，当然，还可通过其他工艺形成第二电极层5，在此不做特殊限定。第二电极层5的材料可以是氮化钛，其厚度可以是2nm～8nm，举例而言，其可以是2nm、4nm、6nm或8nm，当然，第二电极层5还可以是其他材料或其他厚度，在此不再一一列举。
为了提高器件的导电性能，加强电容结构的稳定性，可在第二电极层5的表面形成覆盖各电容结构的半导体层7，如图4所示，该半导体层7可填满通孔2101内部，以使电荷与第二电极充分接触，有助于提高电容充电效率。半导体层7可由硅材料、金属材料或金属化合物构成，举例而言，其可以是硅、锗硅、钨、硅化钛、氧化钛或氧化钨等，在此不做特殊限定。
本公开实施方式还提供一种电容装置，如图4所示，该电容装置可以包括衬底1、电极支撑结构2、第一电极层3、介质层4及第二电极层5，其中：
衬底1上可形成有多个呈阵列分布的存储节点接触塞11及分隔各存储节点接触塞11的绝缘层12；
电极支撑结构2可形成于绝缘层12背离衬底1的一侧，电极支撑结构2可具有分别露出各存储节点接触塞11的多个通孔2101，通孔2101可包括多个依次对接的孔段，各孔段中靠近衬底1一侧的孔段的孔径可大于远离衬底1一侧的孔段的孔径，以使相邻两个所述通孔的孔壁远离所述衬底一侧的间距大于其靠近所述衬底一侧的间距；
第一电极层3可形成于各通孔2101中，第一电极层3可与存储节点接触塞11接触连接；
介质层4可形成于第一电极层3和电极支撑结构2共同构成的结构的外表面和内表面；
第二电极层5可形成于介质层4的外表面。
上述电容装置中各部分的具体细节已经在对应的电容装置的制造方法中进行了详细描述，因此，此处不再赘述。
本公开实施方式还提供一种半导体器件，该半导体器件可以包括上述任一项的电容装置。电容装置的结构以及有益效果可参考上述实施方式中的电容装置的制备方法及电容装置，在此不再详述。例如，其可以是动态随机存取存储器(Dynamic Random AccessMemory，DRAM)。
本公开的半导体器件及电容装置，一方面，电极支撑结构可包覆于第一电极层的外周，可对第一电极层进行横向支撑，增加第一电极层在横向上的稳定性，防止第一电极层产生横向形变；另一方面，由于各孔段中靠近衬底一侧的孔段的孔径大于远离衬底一侧的孔段的孔径，使得在各通孔中形成的第一电极层中靠近衬底的部分的孔径大于第一电极层远离衬底的部分的孔径，进而使得相邻两个通孔中形成的第一电极层远离衬底一侧的间距大于其靠近衬底一侧的间距，增大了相邻两个第一电极层远离衬底一侧的横向间距，即使第一电极层受后续工艺影响而向两边发生形变也不会与相邻通孔中的电极发生接触，避免短路；同时，由于第一电极层的底部尺寸较大，可增加第一电极与介质层的接触面积，提高电容量。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由所附的权利要求指出。

Claims (12)

1.一种电容装置的制造方法，其特征在于，包括：
在一衬底上形成多个呈阵列分布的存储节点接触塞及分隔各所述存储节点接触塞的绝缘层；
在所述绝缘层背离所述衬底的一侧形成电极支撑结构，所述电极支撑结构具有分别露出各所述存储节点接触塞的多个通孔，所述通孔包括多个依次对接的孔段，各所述孔段中靠近所述衬底一侧的孔段的孔径大于远离所述衬底一侧的孔段的孔径，以使相邻两个所述通孔的孔壁远离所述衬底一侧的间距大于其靠近所述衬底一侧的间距；
在各所述通孔中形成第一电极层，所述第一电极层与所述存储节点接触塞接触连接；
在所述第一电极层和所述电极支撑结构共同构成的结构的外表面和内表面形成介质层；
在所述介质层的外表面形成第二电极层。
2.根据权利要求1所述的制造方法，其特征在于，在所述绝缘层背离所述衬底的一侧形成电极支撑结构，包括：
在所述绝缘层和所述存储节点接触塞背离所述衬底的一侧依次形成第一支撑层、第一牺牲层、第二支撑层、第二牺牲层和第三支撑层；
采用干法刻蚀工艺形成第一开孔，所述第一开孔穿过所述第三支撑层和所述第二牺牲层并露出所述第二支撑层，且其在所述衬底上的正投影与所述存储节点接触塞正对；
在所述第一开孔的孔壁形成保护层；
采用干法刻蚀工艺形成第一孔段，所述第一孔段穿过所述第二支撑层、所述第一牺牲层及所述第一支撑层，并露出所述存储节点接触塞，所述第一孔段位于所述第一牺牲层的部分的孔径大于所述第一开孔的孔径；
去除所述保护层，以形成第二孔段。
3.根据权利要求1所述的制造方法，其特征在于，在所述绝缘层背离所述衬底的一侧形成电极支撑结构包括：
在所述绝缘层背离所述衬底的一侧形成多层叠层设置的电极支撑层，每层所述电极支撑层包括第一支撑层、第一牺牲层和第二支撑层，所述第一支撑层具有露出所述存储节点接触塞的第一开口，所述第一牺牲层位于所述第一支撑层背离所述衬底的一侧，且设有与所述第一开口正对的孔段，所述第二支撑层位于所述第一牺牲层背离所述绝缘层的一侧，且具有与所述孔段连通的开孔，所述开孔与所述第一支撑层的第一开口正对设置，且在形成所述第一电极层后去除所述牺牲层；
在相邻两层所述电极支撑层中，靠近所述衬底一侧的所述电极支撑层的孔段的孔径大于远离所述衬底一侧的所述电极支撑层的孔段的孔径。
4.根据权利要求3所述的制造方法，其特征在于，形成每个所述电极支撑层包括：
在所述存储节点接触塞与所述绝缘层背离所述衬底的一侧依次形成第一支撑层、第一牺牲层和第二支撑层；
通过干法刻蚀形成预设孔，所述预设孔穿过所述第二支撑层、所述第一牺牲层和所述第一支撑层，且露出所述存储节点接触塞。
5.根据权利要求3所述的制造方法，其特征在于，相邻两层所述电极支撑层中，靠近所述衬底的电极支撑层的第二支撑层与背离所述衬底的电极支撑层的第一支撑层为同一支撑层。
6.根据权利要求2所述的制造方法，其特征在于，在形成所述第一电极层之后，形成所述介质层之前，所述制造方法还包括：
采用干法刻蚀工艺在距离所述衬底最远的支撑层上形成至少一开口，所述开口在所述衬底上的正投影覆盖于相邻两个所述通孔之间的区域并与相邻两个所述通孔在所述衬底上的正投影部分重合，所述开口能露出与所述支撑层邻接的牺牲层；
在所述开口处采用湿法刻蚀工艺去除所述牺牲层，以露出所述第二支撑层；
采用干法刻蚀工艺去除所述第二支撑层中与所述开口正对的部分，以露出所述第一牺牲层，所述第二支撑层的剩余部分呈环形包覆于所述第一电极层的外周；
采用湿法刻蚀工艺去除所述第一牺牲层。
7.根据权利要求3-5任一项所述的制造方法，其特征在于，在形成所述第一电极层之后，形成所述介质层之前，所述制造方法还包括：
采用干法刻蚀工艺在距离所述衬底最远的支撑层上形成至少一第二开口，所述第二开口在所述衬底上的正投影覆盖于相邻两个所述通孔之间的区域并与相邻两个所述通孔在所述衬底上的正投影部分重合，所述第二开口能露出与所述支撑层邻接的牺牲层；
在所述第二开口处采用湿法刻蚀工艺去除所述牺牲层，以露出所述第二支撑层；
采用干法刻蚀工艺去除所述第二支撑层，以露出所述第一牺牲层；
采用湿法刻蚀工艺去除所述第一牺牲层。
8.一种电容装置，其特征在于，包括：
衬底，所述衬底上形成有多个呈阵列分布的存储节点接触塞及分隔各所述存储节点接触塞的绝缘层；
电极支撑结构，形成于所述绝缘层背离所述衬底的一侧，所述电极支撑结构具有分别露出各所述存储节点接触塞的多个通孔，所述通孔包括多个依次对接的孔段，各所述孔段中靠近所述衬底一侧的孔段的孔径大于远离所述衬底一侧的孔段的孔径，以使相邻两个所述通孔的孔壁远离所述衬底一侧的间距大于其靠近所述衬底一侧的间距；
第一电极层，形成于各所述通孔中，所述第一电极层与所述存储节点接触塞接触连接；
介质层，形成于所述第一电极层和所述电极支撑结构共同构成的结构的外表面和内表面；
第二电极层，形成于所述介质层的外表面。
9.根据权利要求8所述的电容装置，其特征在于，所述电极支撑结构包括第一支撑层、第二支撑层和第三支撑层，所述第一支撑层覆盖于所述绝缘层和所述存储节点接触塞背离所述衬底的表面，并连接于所述第一电极层的外侧，所述第二支撑层位于相邻两个所述孔段对接部位的外侧，且呈环形包覆于所述第一电极层的外周，所述第三支撑层位于所述第二支撑层背离所述第一支撑层的一侧，且包覆于所述第一电极层的外周。
10.根据权利要求8所述的电容装置，其特征在于，所述电极支撑结构包括多层电极支撑层，每层所述电极支撑层包括第一支撑层和第二支撑层，所述第一支撑层覆盖于所述绝缘层和所述存储节点接触塞背离所述衬底的一侧，并连接于所述第一电极层的外侧，所述第二支撑层位于所述第一支撑层背离所述衬底的一侧，且包覆于所述第一电极层的外周；
在相邻两层所述电极支撑层中形成的第一电极层靠近所述衬底一侧的径向尺寸大于其远离所述衬底一侧的径向尺寸。
11.根据权利要求10所述的电容装置，其特征在于，相邻两层所述电极支撑层中，靠近所述衬底的电极支撑层的第二支撑层与背离所述衬底的电极支撑层的第一支撑层为同一支撑层。
12.一种半导体器件，包括权利要求7-11任一项所述的电容装置。
CN202010565258.1A 2020-06-19 2020-06-19 半导体器件、电容装置及电容装置的制造方法 Active CN113823630B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010565258.1A CN113823630B (zh) 2020-06-19 2020-06-19 半导体器件、电容装置及电容装置的制造方法
PCT/CN2021/093134 WO2021254030A1 (zh) 2020-06-19 2021-05-11 半导体器件、电容装置及电容装置的制造方法
US17/455,498 US11749669B2 (en) 2020-06-19 2021-11-18 Semiconductor device, capacitor device and manufacture method of capacitor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010565258.1A CN113823630B (zh) 2020-06-19 2020-06-19 半导体器件、电容装置及电容装置的制造方法

Publications (2)

Publication Number Publication Date
CN113823630A true CN113823630A (zh) 2021-12-21
CN113823630B CN113823630B (zh) 2024-02-13

Family

ID=78924537

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010565258.1A Active CN113823630B (zh) 2020-06-19 2020-06-19 半导体器件、电容装置及电容装置的制造方法

Country Status (3)

Country Link
US (1) US11749669B2 (zh)
CN (1) CN113823630B (zh)
WO (1) WO2021254030A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112928070B (zh) * 2021-03-19 2023-06-06 长鑫存储技术有限公司 存储器的制作方法及存储器
KR20230120286A (ko) * 2022-02-09 2023-08-17 삼성전자주식회사 반도체 장치
CN118574405A (zh) * 2023-02-23 2024-08-30 长鑫存储技术有限公司 半导体结构及其制作方法
CN118714845A (zh) * 2023-03-17 2024-09-27 长鑫存储技术有限公司 一种半导体结构及其制备方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040059766A (ko) * 2002-12-30 2004-07-06 주식회사 하이닉스반도체 캐패시터의 제조 방법
US20040175884A1 (en) * 2003-03-05 2004-09-09 Kang Jae Il Method for fabricating capacitor in semiconductor device
KR100744641B1 (ko) * 2006-02-28 2007-08-01 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법
JP2011181664A (ja) * 2010-03-01 2011-09-15 Elpida Memory Inc 半導体装置及びその製造方法
CN103151244A (zh) * 2011-12-07 2013-06-12 华邦电子股份有限公司 堆叠式电容器及其制造方法
JP2014045003A (ja) * 2012-08-24 2014-03-13 Ps4 Luxco S A R L 半導体装置及びその製造方法
CN209785930U (zh) * 2019-04-22 2019-12-13 长鑫存储技术有限公司 电容器、dram单元和存储器
CN111223843A (zh) * 2018-11-26 2020-06-02 长鑫存储技术有限公司 电容器阵列结构及其制造方法和包含它的半导体存储器

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100388682B1 (ko) * 2001-03-03 2003-06-25 삼성전자주식회사 반도체 메모리 장치의 스토리지 전극층 및 그 형성방법
KR20040001960A (ko) * 2002-06-29 2004-01-07 주식회사 하이닉스반도체 반도체장치의 캐패시터 제조방법
KR100553839B1 (ko) * 2003-11-27 2006-02-24 삼성전자주식회사 캐패시터와 그 제조 방법, 이를 포함하는 반도체 장치 및그 제조 방법
US7226845B2 (en) 2005-08-30 2007-06-05 Micron Technology, Inc. Semiconductor constructions, and methods of forming capacitor devices
US7615444B2 (en) * 2006-06-29 2009-11-10 Qimonda Ag Method for forming a capacitor structure
US8158485B2 (en) 2007-05-07 2012-04-17 Qimonda Ag Integrated circuit device having openings in a layered structure
US7659602B2 (en) * 2008-06-02 2010-02-09 Qimonda Ag Semiconductor component with MIM capacitor
JP2011061067A (ja) * 2009-09-11 2011-03-24 Elpida Memory Inc 半導体装置の製造方法及び半導体装置
KR20110136473A (ko) 2010-06-15 2011-12-21 삼성전자주식회사 반도체 장치 및 반도체 장치의 제조 방법
US8518788B2 (en) 2010-08-11 2013-08-27 Micron Technology, Inc. Methods of forming a plurality of capacitors
KR20120056074A (ko) * 2010-11-24 2012-06-01 에스케이하이닉스 주식회사 스토리지노드의 높이를 증가시키는 커패시터 형성 방법
US10217569B2 (en) 2016-10-18 2019-02-26 Micron Technology, Inc. Devices comprising a capacitor and support material that laterally supports the capacitor
CN107706181A (zh) * 2017-10-27 2018-02-16 睿力集成电路有限公司 高深宽比结构、电容器结构、半导体存储器件及制备方法
JP7518835B2 (ja) * 2019-01-02 2024-07-18 アプライド マテリアルズ インコーポレイテッド 漏れ電流が少ない、ケイ素ホウ素を含む膜の形成方法
KR102697924B1 (ko) * 2019-07-30 2024-08-22 삼성전자주식회사 커패시터 형성 방법, 반도체 소자의 제조 방법, 반도체 소자, 및 그를 포함하는 반도체 메모리 장치
KR20210047739A (ko) * 2019-10-22 2021-04-30 삼성전자주식회사 집적회로 소자 및 그 제조 방법

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040059766A (ko) * 2002-12-30 2004-07-06 주식회사 하이닉스반도체 캐패시터의 제조 방법
US20040175884A1 (en) * 2003-03-05 2004-09-09 Kang Jae Il Method for fabricating capacitor in semiconductor device
KR100744641B1 (ko) * 2006-02-28 2007-08-01 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법
JP2011181664A (ja) * 2010-03-01 2011-09-15 Elpida Memory Inc 半導体装置及びその製造方法
CN103151244A (zh) * 2011-12-07 2013-06-12 华邦电子股份有限公司 堆叠式电容器及其制造方法
JP2014045003A (ja) * 2012-08-24 2014-03-13 Ps4 Luxco S A R L 半導体装置及びその製造方法
CN111223843A (zh) * 2018-11-26 2020-06-02 长鑫存储技术有限公司 电容器阵列结构及其制造方法和包含它的半导体存储器
CN209785930U (zh) * 2019-04-22 2019-12-13 长鑫存储技术有限公司 电容器、dram单元和存储器

Also Published As

Publication number Publication date
US11749669B2 (en) 2023-09-05
CN113823630B (zh) 2024-02-13
US20220077133A1 (en) 2022-03-10
WO2021254030A1 (zh) 2021-12-23

Similar Documents

Publication Publication Date Title
CN113823630B (zh) 半导体器件、电容装置及电容装置的制造方法
KR100343286B1 (ko) 웨이퍼 가장자리의 결함 요인 처리 방법
US6768154B2 (en) Semiconductor device
US20200144269A1 (en) Semiconductor device having hybrid capacitors
US5686339A (en) High dielectric constant capacitor and a fabricating method thereof
CN113161356B (zh) 存储器件、半导体结构及其形成方法
US8482046B2 (en) Concentric or nested container capacitor structure for integrated circuits
US5981334A (en) Method of fabricating DRAM capacitor
US6238968B1 (en) Methods of forming integrated circuit capacitors having protected layers of HSG silicon therein
US7018892B2 (en) Semiconductor capacitor structure and method for manufacturing the same
CN115241372A (zh) 存储器件、半导体结构及其形成方法
KR100589078B1 (ko) 커패시터 제조 방법 및 이를 채용한 디램 장치의 제조 방법
JPH10189895A (ja) 半導体装置の製造方法
WO2022052545A1 (zh) 半导体器件及其制造方法
US6531358B1 (en) Method of fabricating capacitor-under-bit line (CUB) DRAM
US5976981A (en) Method for manufacturing a reverse crown capacitor for DRAM memory cell
US5874334A (en) Method for fabricating DRAM capacitor
JPH08204148A (ja) 半導体装置及びその製造方法
CN115206885B (zh) 半导体结构及其制造方法
KR20110078133A (ko) 반도체 소자의 캐패시터 형성방법
KR19980015255A (ko) 반도체 장치의 커패시터 제조 방법
JP3202732B2 (ja) 半導体装置の製造方法
KR100359165B1 (ko) 반도체 소자의 캐패시터 형성방법
CN113161357A (zh) 半导体结构及其形成方法
JP4392977B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant