CN107706181A - 高深宽比结构、电容器结构、半导体存储器件及制备方法 - Google Patents
高深宽比结构、电容器结构、半导体存储器件及制备方法 Download PDFInfo
- Publication number
- CN107706181A CN107706181A CN201711022724.6A CN201711022724A CN107706181A CN 107706181 A CN107706181 A CN 107706181A CN 201711022724 A CN201711022724 A CN 201711022724A CN 107706181 A CN107706181 A CN 107706181A
- Authority
- CN
- China
- Prior art keywords
- layer
- hole
- contact point
- lower contact
- aspect ratio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 64
- 238000002360 preparation method Methods 0.000 title claims abstract description 38
- 239000004065 semiconductor Substances 0.000 title claims description 15
- 238000003860 storage Methods 0.000 title description 8
- 230000004888 barrier function Effects 0.000 claims abstract description 87
- 238000005530 etching Methods 0.000 claims abstract description 35
- 238000000034 method Methods 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 230000004048 modification Effects 0.000 claims abstract description 8
- 238000012986 modification Methods 0.000 claims abstract description 8
- 239000007789 gas Substances 0.000 claims description 26
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 23
- 239000000463 material Substances 0.000 claims description 22
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 claims description 22
- 238000001039 wet etching Methods 0.000 claims description 13
- 239000000243 solution Substances 0.000 claims description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 238000005516 engineering process Methods 0.000 claims description 8
- 239000011261 inert gas Substances 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- RYHBNJHYFVUHQT-UHFFFAOYSA-N 1,4-Dioxane Chemical compound C1COCCO1 RYHBNJHYFVUHQT-UHFFFAOYSA-N 0.000 claims description 6
- QGHDLJAZIIFENW-UHFFFAOYSA-N 4-[1,1,1,3,3,3-hexafluoro-2-(4-hydroxy-3-prop-2-enylphenyl)propan-2-yl]-2-prop-2-enylphenol Chemical group C1=C(CC=C)C(O)=CC=C1C(C(F)(F)F)(C(F)(F)F)C1=CC=C(O)C(CC=C)=C1 QGHDLJAZIIFENW-UHFFFAOYSA-N 0.000 claims description 6
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 6
- 235000011114 ammonium hydroxide Nutrition 0.000 claims description 6
- 239000011259 mixed solution Substances 0.000 claims description 6
- 229910000077 silane Inorganic materials 0.000 claims description 6
- 229910052786 argon Inorganic materials 0.000 claims description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 5
- 229910052734 helium Inorganic materials 0.000 claims description 5
- 229910052743 krypton Inorganic materials 0.000 claims description 5
- 229910052754 neon Inorganic materials 0.000 claims description 5
- 239000001301 oxygen Substances 0.000 claims description 5
- 229910052760 oxygen Inorganic materials 0.000 claims description 5
- 229910052704 radon Inorganic materials 0.000 claims description 5
- 229910052724 xenon Inorganic materials 0.000 claims description 5
- 238000001312 dry etching Methods 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 239000002210 silicon-based material Substances 0.000 claims description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims 1
- 238000000151 deposition Methods 0.000 claims 1
- 229910001882 dioxygen Inorganic materials 0.000 claims 1
- 238000009434 installation Methods 0.000 claims 1
- 230000000149 penetrating effect Effects 0.000 claims 1
- 239000000126 substance Substances 0.000 claims 1
- 230000007812 deficiency Effects 0.000 abstract description 4
- 238000003780 insertion Methods 0.000 abstract 1
- 230000037431 insertion Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 184
- 229960002050 hydrofluoric acid Drugs 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 230000008569 process Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000012895 dilution Substances 0.000 description 1
- 238000010790 dilution Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
- H10B12/0387—Making the trench
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/485—Bit line contacts
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供一高深宽比结构的制备方法，制备方法包括：提供一带有绝缘层的衬底，并于绝缘层中形成复数个贯通其上下表面下接触点；于绝缘层及下接触点的上表面形成交替叠置的支撑层和介质层，并对支撑层和介质层进行刻蚀，以形成原始孔，原始孔的顶部宽度大于其底部宽度；于支撑层的上表面及原始孔的上部侧壁表面形成阻挡层；对原始孔的下部侧壁进行外形修饰以形成暴露出下接触点的通孔，通孔的底部宽度不小于其顶部宽度，通孔的顶部宽度相同于原始孔的顶部宽度；去除阻挡层。本发明解决了采用现有方法制备柱状电容器时，因下接触点面积变小，导致柱状电容器与下接触点之间的电阻阻抗变高，及造成刻蚀不足，使柱状电容器与下接触点发生断路的问题。
Description
技术领域
本发明属于半导体器件及制造领域，特别是涉及一种高深宽比结构、电容器结构、半导体存储器件及制备方法。
背景技术
动态随机存储器(Dynamic Random Access Memory，简称：DRAM)是计算机中常用的半导体存储器件，由许多重复的存储单元组成。在20nm一下的DRAM制程中，DRAM均采用堆栈式的电容构造，其电容器(Capacitor)是高深宽比的圆柱体形状。
如图1所示，现有柱状电容器的制备方法，具体包括：
a)提供一衬底，并于所述衬底中形成复数个下接触点，所述下接触点贯通所述衬底的上表面及下表面；
b)于所述衬底及所述下接触点的上表面形成交替叠置的支撑层和介质层，并对所述支撑层和所述介质层进行刻蚀，以形成沟槽孔。
由于柱状电容器结构具有高深宽比，在对其进行刻蚀形成电容孔时，所述电容孔会出现上宽下窄的情形，即柱状电容器结构底部暴露出的下接触点面积变小；而下接触点面积变小会使得柱状电容器与下接触点产生高电阻阻抗(High Resistance)，而且下接触点面积变小也会使得蚀刻制程容忍度(process margin)变小，严重时会造成蚀刻不足(under etch)，以电性角度即发生柱状电容器结构与下接触点发生断路。
鉴于此，有必要设计一种新的高深宽比结构、电容器结构、半导体存储器件及制备方法用以解决上述技术问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种高深宽比结构、电容器结构、半导体存储器件及制备方法，用于解决采用现有制备方法制备柱状电容器结构时，存在因下接触点面积变小，导致柱状电容器与下接触点之间的电阻阻抗变高，及造成刻蚀不足，发生柱状电容器与下接触点发生断路的问题。
为实现上述目的及其他相关目的，本发明提供一种高深宽比结构的制备方法，所述制备方法包括：
步骤1)提供一上表面形成有绝缘层的衬底，并于所述绝缘层中形成复数个下接触点，所述下接触点贯通所述绝缘层的上表面及下表面；
步骤2)于所述绝缘层及所述下接触点的上表面形成交替叠置的支撑层和介质层，并对所述支撑层和所述介质层进行刻蚀，以形成原始孔，其中，所述原始孔的顶部宽度大于所述原始孔的底部宽度；
步骤3)于所述支撑层的上表面及所述原始孔的上部侧壁表面形成阻挡层；
步骤4)对所述原始孔的下部侧壁进行外形修饰，以形成通孔，所述通孔孔暴露出所述下接触点，其中，所述通孔的底部宽度不小于所述通孔的顶部宽度，所述通孔的顶部宽度相同于所述原始孔的顶部宽度；以及
步骤5)去除所述阻挡层，以形成高深宽比结构。
优选地，步骤1)中形成下接触点的方法包括：
步骤1.1)于所述绝缘层上表面形成一具有刻蚀窗口的掩膜层，其中，所述刻蚀窗口的位置与所述下接触点的位置纵向对应；
步骤1.2)通过所述刻蚀窗口对所述绝缘层进行刻蚀，以形成贯通所述绝缘层上表面及下表面的安装孔；以及
步骤1.3)于所述安装孔中形成下接触点。
优选地，步骤3)中采用化学气相沉积工艺形成所述阻挡层，以避免后续刻蚀工艺对所述原始孔上部侧壁的过刻蚀；所述阻挡层的厚度介于8nm～12nm；所述阻挡层的材料包括非晶相硅、氮氧化硅SiON或多晶硅。
优选地，形成所述非晶相硅材料的阻挡层时，所述反应气体包括硅烷SiH4及惰性气体，所述惰性气体包括He，Ne，Ar，Kr，Xe或Rn；其中，所述硅烷SiH4的气体流量为200sccm～2000sccm，所述惰性气体He，Ne，Ar，Kr，Xe或Rn的气体流量为2000sccm～20000sccm。
优选地，形成所述阻挡层时，反应温度为350℃～550℃，压力为2torr～20torr，气体喷嘴与柱状结构上部侧壁的距离为20mil～700mil；通过控制反应温度，压力，及气体喷嘴与所述原始孔上部侧壁的距离，使所述阻挡层仅覆盖于所述原始孔的上部侧壁表面。
优选地，步骤4)中采用干法刻蚀工艺形成所述通孔，以增大所述下接触点的暴露面积；所述干法刻蚀的气体包括氧气O2及六氟丁二烷C4F6，其中，所述氧气O2的气体流量为30sccm～55sccm，所述六氟丁二烷C4F6的气体流量为30sccm～55sccm；刻蚀时间为15sec～35sec。
优选地，所述通孔的截面形状包括长条形或宝瓶形。
优选地，步骤5)中采用湿法刻蚀工艺去除所述阻挡层；所述湿法刻蚀溶液包括稀释氢氟酸DHF与氨水NH4OH的混合溶液，其中，所述稀释氢氟酸DHF的浓度与温度的调配比为(100～500:1)/室温，所述氨水NH4OH的浓度与温度的调配比为(50～400:1)/(35℃～65℃)；或所述湿法刻蚀溶液包括稀释氢氟酸DHF与四甲基氢氧化铵TMAH的混合溶液，其中，所述稀释氢氟酸DHF的浓度与温度的调配比为(100～500:1)/室温，所述四甲基氢氧化铵TMAH的浓度与温度的调配比为(1～10％)/(35℃～65℃)。
本发明还提供了一种高深宽比结构，所述高深宽比结构包括：
衬底；
形成于所述衬底上表面的绝缘层；
形成于所述绝缘层中的复数个下接触点，其中，所述下接触点贯通所述绝缘层的上表面及下表面；
形成于所述绝缘层及所述下接触点上表面、且交替叠置的支撑层和介质层；以及
贯通于所述支撑层和所述介质层中的通孔，所述通孔暴露出所述下接触点，其中，所述通孔的底部宽度不小于所述通孔的顶部宽度。
优选地，所述通孔的截面形状包括长条形或宝瓶形。
本发明还提供了一种电容器结构的制备方法，所述制备方法包括：
步骤S1：提供如上述所述制备方法制备的高深宽比结构，并于所述通孔内形成下电极层，所述下电极层的截面形状为U型结构，其中，所述U型结构的底部宽度不小于所述U型结构的顶部宽度；
步骤S2：去除所述介质层；
步骤S3：于所述下电极层的内表面及外表面形成覆盖所述下电极层的电容介质层；以及
步骤S4：于所述电容介质层的外表面形成覆盖所述电容介质层的上电极层。
优选地，步骤S2中去除所述介质层的方法包括：
步骤S2.1)于位于上层的所述支撑层内形成开口，所述开口暴露出两层所述支撑层之间的所述介质层；
步骤S2.2)依据所述开口，采用湿法刻蚀工艺去除两层所述支撑层之间的所述介质层；
步骤S2.3)重复步骤S2.1)和步骤S2.2)，直至去除位于底层所述支撑层上的所述介质层。
本发明还提供了一种电容器结构，所述电容器结构包括：
衬底；
形成于所述衬底上表面的绝缘层；
形成于所述绝缘层中的复数个下接触点，其中，所述下接触点贯通所述绝缘层的上表面及下表面；
与所述下接触点接触的下电极层，所述下电极层的截面形状为U型结构，其中，所述U型结构的底部宽度不小于所述U型结构的顶部宽度；
形成于相邻两下电极层侧壁之间的支撑层；
覆盖于所述下电极层及所述支撑层的内表面及外表面的电容介质层；以及
覆盖于所述电容介质层外表面的上电极层。
本发明还提供了一种半导体存储器件结构，所述半导体存储器件结构包括如上述所述的电容器结构。
如上所述，本发明的高深宽比结构、电容器结构、半导体存储器件及制备方法，具有以下有益效果：本发明在形成所述高深宽比结构时，通过控制化学气相沉积工艺的相关参数，使所述阻挡层仅形成于所述柱状结构的上部，使得刻蚀所述柱状结构的下部成为可能；同时通过对所述柱状结构的下部进行二次刻蚀，以增加所述下接触点的暴露面积，即增加所述柱状电容结构底部的接触面积，进而降低电阻阻抗，及避免刻蚀不足，提高柱状电容结构与下接触点的电连接性能。
附图说明
图1显示为现有方法制备高深宽比结构的流程图。
图2显示为本发明实施例一制备高深宽比结构的流程图。
图3显示为本发明实施例一制备高深宽比结构时形成下接触点的结构示意图。
图4显示为本发明实施例一制备高深宽比结构时形成支撑层和介质层的结构示意图。
图5显示为本发明实施例一制备高深宽比结构时形成原始孔的结构示意图。
图6显示为本发明实施例一制备高深宽比结构时形成阻挡层的结构示意图。
图7a显示为本发明实施例一制备高深宽比结构时形成一种通孔的结构示意图。
图7b显示为本发明实施例一制备高深宽比结构时形成另一种通孔的结构示意图。
图8a显示为本发明实施例一制备高深宽比结构时一种通孔结构去除所述阻挡层的结构示意图。
图8b显示为本发明实施例一制备高深宽比结构时另一种通孔结构去除所述阻挡层的结构示意图。
图9a显示为本发明实施例二制备电容器结构时一种通孔形成下电极层的结构示意图。
图9b显示为本发明实施例二制备电容器结构时另一种通孔形成下电极层的结构示意图。
图10a显示为本发明实施例二制备电容器结构时一种通孔去除介质层的结构示意图。
图10b显示为本发明实施例二制备电容器结构时另一种通孔去除介质层的结构示意图。
图11a显示为本发明实施例二制备电容器结构时一种通孔形成电容介质层的结构示意图。
图11b显示为本发明实施例二制备电容器结构时另一种通孔形成电容介质层的结构示意图。
图12a显示为本发明实施例二制备电容器结构时一种通孔形成上电极层的结构示意图。
图12b显示为本发明实施例二制备电容器结构时另一种通孔形成上电极层的结构示意图。
元件标号说明
100 高深宽比结构
10 衬底
20 绝缘层
30 下接触点
40 支撑层
41 底部支撑层
42 中间支撑层
43 顶部支撑层
50 介质层
51 第一介质层
52 第二介质层
60 原始孔
70 阻挡层
80a、80b 通孔
200 下电极层
300 电容介质层
400 上电极层
具体实施方式
以下由特定的具体实施例说明本发明的实施方式，熟悉此技术的人士可由本说明书所揭露的内容轻易地了解本发明的其他优点及功效。
请参阅图2至图12b。须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“下”、“左”、“右”、“中间”及“一”等的用语，亦仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当亦视为本发明可实施的范畴。
实施例一
如图2所示，本实施例提供一种高深宽比结构的制备方法，所述制备方法包括：
步骤1)提供一上表面形成有绝缘层20的衬底10，并于所述绝缘层20中形成复数个下接触点30，所述下接触点30贯通所述绝缘层20的上表面及下表面；
步骤2)于所述绝缘层20及所述下接触点30的上表面形成交替叠置的支撑层40和介质层50，并对所述支撑层40和所述介质层50进行刻蚀，以形成原始孔60，其中，所述原始孔60的顶部宽度大于所述原始孔60的底部宽度；
步骤3)于所述支撑层40的上表面及所述原始孔60的上部侧壁表面形成阻挡层70；
步骤4)对所述原始孔60的下部侧壁进行外形修饰，以形成通孔80a或80b，所述通孔80a或80b暴露出所述下接触点30，其中，所述通孔80a或80b的底部宽度不小于所述通孔80a或80b的顶部宽度，所述通孔80a或80b的顶部宽度相同于所述原始孔60的顶部宽度；以及
步骤5)去除所述阻挡层70，以形成高深宽比结构100。
下面请结合图2至图8b对本实施例所述高深宽比结构的制备方法进行详细说明。
如图3所示，提供一上表面形成有绝缘层20的衬底10，并于所述绝缘层20中形成复数个下接触点30，所述下接触点30贯通所述绝缘层20的上表面及下表面。
作为示例，所述绝缘层20的材料包括但不限于氮化硅(SiN)。
作为示例，形成下接触点30的方法包括：
步骤1.1)于所述绝缘层上表面形成一具有刻蚀窗口的掩膜层，其中，所述刻蚀窗口的位置与所述下接触点的位置纵向对应；
步骤1.2)通过所述刻蚀窗口对所述绝缘层进行刻蚀，以形成贯通所述绝缘层上表面及下表面的安装孔；以及
步骤1.3)于所述安装孔中形成下接触点。
作为示例，所述下接触点30的材料包括但不限于钨(W)；优选地，在本实施例中，所述下接触点30的形状为倒梯形。
如图4所示，于所述绝缘层20及所述下接触点30的上表面形成交替叠置的支撑层40和介质层50。
作为示例，所述支撑层40的材料包括但不限于氮化硅(SiN)，所述介质层50的材料包括但不限于二氧化硅(SiO2)。
优选地，如图4所示，在本实施例中，所述交替叠置的支撑层40和介质层50的具体结构从下至上依次包括底部支撑层41，第一介质层51，中间支撑层42，第二介质层52及顶部支撑层43。当然，在其它实施例中，所述交替叠置的支撑层40和介质层50的具体结构从下至上还可以包括底部支撑层，介质层及顶部支撑层；或底部支撑层，及至少三层介质层与支撑层的叠层结构。
进一步优选地，所述第一介质层51的厚度为800nm～900nm，所述第二介质层52的厚度为600nm～800nm。
作为示例，所述底部支撑层41、中间支撑层42和顶部支撑层43的材料均为氮化硅(SiN)，所述第一介质层51和第二介质层52的材料均为二氧化硅(SiO2)。
如图5所示，对所述支撑层40和所述介质层50进行刻蚀，以形成原始孔60，其中，所述原始孔60的顶部宽度大于所述原始孔60的底部宽度。
需要说明的是，由于刻蚀工艺的限制，所述原始孔60会形成上宽下窄的结构，即所述原始孔60的下部会形成倒梯形结构，具体如图5所示，从而导致下接触点面积变小。
如图6所示，于所述支撑层40的上表面及所述原始孔60的上部侧壁表面形成阻挡层70。
作为示例，采用化学气相沉积工艺形成所述阻挡层70，其中，所述阻挡层70的材料包括但不限于非晶相硅(amorphous Si)、氮氧化硅SiON或多晶硅(poly Si)。
需要说明的是，所述阻挡层的材料主要是根据所述介质层、支撑层及下接触点的材料进行选择的，即所述阻挡层的材料对所述介质层、支撑层及下接触点材料具有高刻蚀选择比。
优选地，在本实施例中，所述阻挡层70的材料为非晶相硅(amorphous Si)。
作为示例，形成所述非晶相硅(amorphous Si)时，所述反应气体包括硅烷(SiH4)及惰性气体，所述惰性气体包括He，Ne，Ar，Kr，Xe或Rn；其中，所述硅烷(SiH4)的气体流量为200sccm～2000sccm，所述惰性气体He，Ne，Ar，Kr，Xe或Rn的气体流量为2000sccm～20000sccm。
作为示例，形成所述阻挡层时，反应温度为350℃～550℃，压力为2torr～20torr，气体喷嘴与柱状结构上部侧壁的距离为20mil～700mil。通过控制反应温度，压力，及气体喷嘴与柱状结构上部侧壁的距离，使所述阻挡层仅覆盖于所述柱状结构的上部侧壁表面，避免在后续对所述柱状结构下部侧壁进行刻蚀时，造成所述柱状结构上部侧壁的过刻蚀。
作为示例，所述阻挡层的厚度介于8nm～12nm。
如图7a和图7b所示，对所述原始孔60的下部侧壁进行外形修饰，以形成通孔80a或80b，所述通孔80a或80b暴露出所述下接触点30，其中，所述通孔80a或80b的底部宽度不小于所述通孔80a或80b的顶部宽度，所述通孔80a或80b的顶部宽度相同于所述原始孔60的顶部宽度。
作为示例，采用干法刻蚀工艺形成所述通孔80a或80b，以增加所述下接触点30的面积。
作为示例，所述干法刻蚀的气体包括氧气O2及六氟丁二烷C4F6，其中，所述氧气O2的气体流量为30sccm～55sccm，所述六氟丁二烷C4F6的气体流量为30sccm～55sccm；刻蚀时间为15sec～35sec。
需要说明的是，所述干法刻蚀的气体主要是根据所述阻挡层的材料进行选择，即所述刻蚀气体对所述阻挡层的材料具有高刻蚀选择比。
作为示例，如图7a所示，所述通孔的截面形状为长条形80a；或如图7b所示，所述通孔的截面形状为宝瓶形80b。
如图8a和图8b所示，去除所述阻挡层70，以形成高深宽比结构100。
作为示例，采用湿法刻蚀工艺去除所述阻挡层70；所述湿法刻蚀溶液包括稀释氢氟酸DHF与氨水NH4OH的混合溶液，其中，所述稀释氢氟酸DHF的浓度与温度的调配比为(100～500:1)/室温，所述氨水NH4OH的浓度与温度的调配比为(50～400:1)/(35℃～65℃)；或所述湿法刻蚀溶液包括稀释氢氟酸DHF与四甲基氢氧化铵TMAH的混合溶液，其中，所述稀释氢氟酸DHF的浓度与温度的调配比为(100～500:1)/室温，所述四甲基氢氧化铵TMAH的浓度与温度的调配比为(1～10％)/(35℃～65℃)。
需要说明的是，湿法刻蚀溶液主要是根据所述介质层、支撑层及下接触点的材料进行选择，即所述湿法刻蚀溶液对所述介质层、支撑层及下接触点的材料具有高刻蚀选择比。
需要说明的是，通过控制刻蚀溶液的浓度与温度的调配比，即可实现控制刻蚀速率。
通过上述制备方法制备的所述高深宽比结构如图8a和图8b所示，所述高深宽比结构100包括：
衬底10；
形成于所述衬底上表面的绝缘层20；
形成于所述绝缘层20中的复数个下接触点30，其中，所述下接触点30贯通所述绝缘层20的上表面及下表面；
形成于所述绝缘层20及所述下接触点30上表面、且交替叠置的支撑层40和介质层50；以及
贯通于所述支撑层40和所述介质层50中的通孔80a或80b，所述通孔80a或80b暴露出所述下接触点30，其中，所述通孔80a或80b的底部宽度不小于所述通孔80a或80b的顶部宽度。
实施例二
如图9a至图12b所示，本实施例提供了一种电容器结构的制备方法，所述制备方法包括：
步骤S1：提供如实施例一所述制备方法制备的高深宽比结构100，并于所述通孔80a或80b内形成下电极层200，所述下电极层200的截面形状为U型结构，其中，所述U型结构的底部宽度不小于所述U型结构的顶部宽度；
步骤S2：去除所述介质层40；
步骤S3：于所述下电极层200的内表面及外表面形成覆盖所述下电极层200的电容介质层300；以及
步骤S4：于所述电容介质层300的外表面形成覆盖所述电容介质层300的上电极层400。
下面请参阅图9a至图12b对本实施例所述电容器结构的制备方法进行详细说明。
如图9a和图9b所示，提供一高深宽比结构100，并于所述通孔80a或80b内形成下电极层200，所述下电极层200的截面形状为U型结构，其中，所述U型结构的底部宽度不小于所述U型结构的顶部宽度。
作为示例，采用化学气相沉积工艺形成所述下电极层200；其中，所述下电极层200的材料包括但不限于氮化钛(TiN)。
如图10a和图10b所示，去除所述介质层50。
作为示例，去除所述介质层50的方法包括：
步骤S2.1)于位于上层的所述支撑层40内形成开口，所述开口暴露出两层所述支撑层40之间的所述介质层50；
步骤S2.2)依据所述开口，采用湿法刻蚀工艺去除两层所述支撑层40之间的所述介质层50；
步骤S2.3)重复步骤S2.1)和步骤S2.2)，直至去除位于底层所述支撑层40上的所述介质层50。
如图11a和图11b所示，于所述下电极层200的内表面及外表面形成覆盖所述下电极层200的电容介质层300。
作为示例，采用化学气相沉积工艺形成所述电容介质层300；所述电容介质层300的材料包括高k材料；其中，所述高k材料包括但不限于氧化铝(Al2O3)。
如图12a和图12b所示，于所述电容介质层300的外表面形成覆盖所述电容介质层300的上电极层400。
作为示例，采用化学气相沉积工艺形成所述上电极层400；其中，所述上电极层400的材料包括但不限于氮化钛(TiN)。
通过上述制备方法制备的所述电容器结构如图12a和图12b所示，所述电容器结构包括：
衬底10；
形成于所述衬底上表面的绝缘层20；
形成于所述绝缘层20中的复数个下接触点30，其中，所述下接触点30贯通所述绝缘层20的上表面及下表面；
与所述下接触点20接触的下电极层200，所述下电极层200的截面形状为U型结构，其中，所述U型结构的底部宽度不小于所述U型结构的顶部宽度；
形成于相邻两下电极层200侧壁之间的支撑层30；
覆盖于所述下电极层200及所述支撑层30的内表面及外表面的电容介质层300；以及
覆盖于所述电容介质层300外表面的上电极层400。
实施例三
本实施例提供一种半导体存储器件结构，所述半导体存储器件结构包括实施例二所述的电容器结构。
综上所述，本发明的高深宽比结构、电容器结构、半导体存储器件及制备方法，具有以下有益效果：本发明在形成所述高深宽比结构时，通过控制化学气相沉积工艺的相关参数，使所述阻挡层仅形成于所述柱状结构的上部，使得刻蚀所述柱状结构的下部成为可能；同时通过对所述柱状结构的下部进行二次刻蚀，以增加所述下接触点的暴露面积，即增加所述柱状电容结构底部的接触面积，进而降低电阻阻抗，及避免刻蚀不足，提高柱状电容结构与下接触点的电连接性能。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (14)
1.一种高深宽比结构的制备方法，其特征在于，所述制备方法包括：
步骤1)提供一上表面形成有绝缘层的衬底，并于所述绝缘层中形成复数个下接触点，所述下接触点贯通所述绝缘层的上表面及下表面；
步骤2)于所述绝缘层及所述下接触点的上表面形成交替叠置的支撑层和介质层，并对所述支撑层和所述介质层进行刻蚀，以形成原始孔，其中，所述原始孔的顶部宽度大于所述原始孔的底部宽度；
步骤3)于所述支撑层的上表面及所述原始孔的上部侧壁表面形成阻挡层；
步骤4)对所述原始孔的下部侧壁进行外形修饰，以形成通孔，所述通孔暴露出所述下接触点，其中，所述通孔的底部宽度不小于所述通孔的顶部宽度，所述通孔的顶部宽度相同于所述原始孔的顶部宽度；以及
步骤5)去除所述阻挡层，以形成高深宽比结构。
2.根据权利要求1所述的高深宽比结构的制备方法，其特征在于，步骤1)中形成下接触点的方法包括：
步骤1.1)于所述绝缘层上表面形成一具有刻蚀窗口的掩膜层，其中，所述刻蚀窗口的位置与所述下接触点的位置纵向对应；
步骤1.2)通过所述刻蚀窗口对所述绝缘层进行刻蚀，以形成贯通所述绝缘层的安装孔；以及
步骤1.3)于所述安装孔中形成所述下接触点。
3.根据权利要求1所述的高深宽比结构的制备方法，其特征在于，步骤3)中采用化学气相沉积工艺形成所述阻挡层；所述阻挡层的厚度介于8nm～12nm；所述阻挡层的材料包括非晶相硅、氮氧化硅SiON或多晶硅。
4.根据权利要求3所述的高深宽比结构的制备方法，其特征在于，形成所述非晶相硅材料的阻挡层时，所述反应气体包括硅烷SiH4及惰性气体，所述惰性气体包括He，Ne，Ar，Kr，Xe或Rn；其中，所述硅烷的气体流量为200sccm～2000sccm，所述惰性气体的气体流量为2000sccm～20000sccm。
5.根据权利要求3所述的高深宽比结构的制备方法，其特征在于，形成所述阻挡层时，反应温度为350℃～550℃，压力为2torr～20torr，气体喷嘴与柱状结构上部侧壁的距离为20mil～700mil。
6.根据权利要求1所述的高深宽比结构的制备方法，其特征在于，步骤4)中采用干法刻蚀工艺形成所述通孔；所述干法刻蚀的气体包括氧气及六氟丁二烷C4F6，其中，所述氧气的气体流量为30sccm～55sccm，所述六氟丁二烷的气体流量为30sccm～55sccm；刻蚀时间为15sec～35sec。
7.根据权利要求1或6所述的高深宽比结构的制备方法，其特征在于，所述通孔的截面形状包括长条形或宝瓶形。
8.根据权利要求1所述的高深宽比结构的制备方法，其特征在于，步骤5)中采用湿法刻蚀工艺去除所述阻挡层；所述湿法刻蚀溶液包括稀释氢氟酸DHF与氨水NH4OH的混合溶液，其中，所述稀释氢氟酸的浓度与温度的调配比为(100～500:1)/室温，所述氨水的浓度与温度的调配比为(50～400:1)/(35℃～65℃)；或所述湿法刻蚀溶液包括稀释氢氟酸与四甲基氢氧化铵TMAH的混合溶液，其中，所述稀释氢氟酸的浓度与温度的调配比为(100～500:1)/室温，所述四甲基氢氧化铵的浓度与温度的调配比为(1～10％)/(35℃～65℃)。
9.一种高深宽比结构，其特征在于，所述高深宽比结构包括：
衬底；
形成于所述衬底上表面的绝缘层；
形成于所述绝缘层中的复数个下接触点，其中，所述下接触点贯通所述绝缘层的上表面及下表面；
形成于所述绝缘层及所述下接触点上表面、且交替叠置的支撑层和介质层；以及
贯通于所述支撑层和所述介质层中的通孔，所述通孔暴露出所述下接触点，其中，所述通孔的底部宽度不小于所述通孔的顶部宽度。
10.根据权利要求9所述的高深宽比结构，其特征在于，所述通孔的截面形状包括长条形或宝瓶形。
11.一种电容器结构的制备方法，其特征在于，所述制备方法包括：
步骤S1：提供如权利要求1～8任一项所述制备方法制备的高深宽比结构，并于所述通孔内形成下电极层，所述下电极层的截面形状为U型结构，其中，所述U型结构的底部宽度不小于所述U型结构的顶部宽度；
步骤S2：去除所述介质层；
步骤S3：于所述下电极层的内表面及外表面形成覆盖所述下电极层的电容介质层；以及
步骤S4：于所述电容介质层的外表面形成覆盖所述电容介质层的上电极层。
12.根据权利要求11所述的电容器结构的制备方法，其特征在于，步骤S2中去除所述介质层的方法包括：
步骤S2.1)于位于上层的所述支撑层内形成开口，所述开口暴露出两层所述支撑层之间的所述介质层；
步骤S2.2)依据所述开口，采用湿法刻蚀工艺去除两层所述支撑层之间的所述介质层；
步骤S2.3)重复步骤S2.1)和步骤S2.2)，直至去除位于底层所述支撑层上的所述介质层。
13.一种电容器结构，其特征在于，所述电容器结构包括：
衬底；
形成于所述衬底上表面的绝缘层；
形成于所述绝缘层中的复数个下接触点，其中，所述下接触点贯通所述绝缘层的上表面及下表面；
与所述下接触点接触的下电极层，所述下电极层的截面形状为U型结构，其中，所述U型结构的底部宽度不小于所述U型结构的顶部宽度；
形成于相邻两下电极层侧壁之间的支撑层；
覆盖于所述下电极层及所述支撑层的内表面及外表面的电容介质层；以及
覆盖于所述电容介质层外表面的上电极层。
14.一种半导体存储器件结构，其特征在于，所述半导体存储器件结构包括如权利要求13所述的电容器结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711022724.6A CN107706181A (zh) | 2017-10-27 | 2017-10-27 | 高深宽比结构、电容器结构、半导体存储器件及制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711022724.6A CN107706181A (zh) | 2017-10-27 | 2017-10-27 | 高深宽比结构、电容器结构、半导体存储器件及制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107706181A true CN107706181A (zh) | 2018-02-16 |
Family
ID=61181612
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711022724.6A Pending CN107706181A (zh) | 2017-10-27 | 2017-10-27 | 高深宽比结构、电容器结构、半导体存储器件及制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107706181A (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110875315A (zh) * | 2018-08-31 | 2020-03-10 | 长鑫存储技术有限公司 | 存储器及半导体器件 |
| CN111341726A (zh) * | 2018-12-19 | 2020-06-26 | 夏泰鑫半导体(青岛)有限公司 | 半导体器件及其制造方法 |
| CN112908968A (zh) * | 2019-12-03 | 2021-06-04 | 长鑫存储技术有限公司 | 半导体存储器中的电容及其制备方法 |
| CN112928070A (zh) * | 2021-03-19 | 2021-06-08 | 长鑫存储技术有限公司 | 存储器的制作方法及存储器 |
| CN112928030A (zh) * | 2021-01-28 | 2021-06-08 | 长鑫存储技术有限公司 | 电容结构的处理方法及半导体结构 |
| WO2021254030A1 (zh) * | 2020-06-19 | 2021-12-23 | 长鑫存储技术有限公司 | 半导体器件、电容装置及电容装置的制造方法 |
| CN114582958A (zh) * | 2022-04-29 | 2022-06-03 | 长鑫存储技术有限公司 | 半导体结构的制作方法及半导体结构 |
Citations (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5733808A (en) * | 1996-01-16 | 1998-03-31 | Vanguard International Semiconductor Corporation | Method for fabricating a cylindrical capacitor for a semiconductor device |
| JP2000100945A (ja) * | 1998-09-24 | 2000-04-07 | Sony Corp | 半導体装置及びその製造方法 |
| JP2000269186A (ja) * | 1999-03-12 | 2000-09-29 | Toshiba Corp | パターン形成方法及び半導体装置の製造方法 |
| US6159791A (en) * | 1998-12-08 | 2000-12-12 | Hyundai Electronics Industries Co., Ltd. | Fabrication method of capacitor |
| US6236080B1 (en) * | 1999-07-22 | 2001-05-22 | Worldwide Semiconductor Manufacturing Corp. | Method of manufacturing a capacitor for high density DRAMs |
| US6492282B1 (en) * | 1997-04-30 | 2002-12-10 | Siemens Aktiengesellschaft | Integrated circuits and manufacturing methods |
| US20020197823A1 (en) * | 2001-05-18 | 2002-12-26 | Yoo Jae-Yoon | Isolation method for semiconductor device |
| US20030064591A1 (en) * | 2001-09-24 | 2003-04-03 | Jorn Lutzen | Method of etching a layer in a trench and method of fabricating a trench capacitor |
| US20030067029A1 (en) * | 2001-10-09 | 2003-04-10 | Micron Technology, Inc. | Method of forming inside rough and outside smooth HSG electrodes and capacitor structure |
| US6555430B1 (en) * | 2000-11-28 | 2003-04-29 | International Business Machines Corporation | Process flow for capacitance enhancement in a DRAM trench |
| US20030183862A1 (en) * | 2002-03-26 | 2003-10-02 | Samsung Electronics Co., Ltd. | Semiconductor device having metal-insulator-metal capacitor and fabrication method thereof |
| US20040063277A1 (en) * | 2002-09-27 | 2004-04-01 | International Business Machines Corporation | Semiconductor method and structure for simultaneously forming a trench capacitor dielectric and trench sidewall device dielectric |
| US20040159909A1 (en) * | 2003-02-11 | 2004-08-19 | Seung-Beom Kim | Method of forming a reliable high performance capacitor using an isotropic etching process |
| US20050079680A1 (en) * | 2003-10-14 | 2005-04-14 | Promos Technologies Inc. | Method of forming deep trench capacitors |
| CN101140862A (zh) * | 2006-09-07 | 2008-03-12 | 国际商业机器公司 | 贯穿soi衬底的深沟槽电容器及其形成方法 |
| US20080111175A1 (en) * | 2006-11-13 | 2008-05-15 | International Business Machines Corporation | Method for etching single-crystal semiconductor selective to amorphous/polycrystalline semiconductor and structure formed by same |
| CN102270567A (zh) * | 2010-06-04 | 2011-12-07 | 中芯国际集成电路制造(上海)有限公司 | 电容器的制作方法 |
| US20120064680A1 (en) * | 2010-09-15 | 2012-03-15 | Oh Jung-Min | Methods of forming a capacitor structure and methods of manufacturing semiconductor devices using the same |
| CN102386094A (zh) * | 2010-09-02 | 2012-03-21 | 中芯国际集成电路制造(上海)有限公司 | 形成瓶式沟槽以及瓶式沟槽电容器的方法 |
| US20120083127A1 (en) * | 2010-09-30 | 2012-04-05 | Tokyo Electron Limited | Method for forming a pattern and a semiconductor device manufacturing method |
| CN103811299A (zh) * | 2012-11-02 | 2014-05-21 | 南亚科技股份有限公司 | 电容结构及其制造过程 |
| CN104617035A (zh) * | 2013-11-05 | 2015-05-13 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
| US20150325454A1 (en) * | 2013-01-24 | 2015-11-12 | Atsushi Maekawa | Method for manufacturing semiconductor device |
| CN105448841A (zh) * | 2014-08-28 | 2016-03-30 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| CN207353251U (zh) * | 2017-10-27 | 2018-05-11 | 睿力集成电路有限公司 | 高深宽比结构、电容器结构及半导体存储器件 |
-
2017
- 2017-10-27 CN CN201711022724.6A patent/CN107706181A/zh active Pending
Patent Citations (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5733808A (en) * | 1996-01-16 | 1998-03-31 | Vanguard International Semiconductor Corporation | Method for fabricating a cylindrical capacitor for a semiconductor device |
| US6492282B1 (en) * | 1997-04-30 | 2002-12-10 | Siemens Aktiengesellschaft | Integrated circuits and manufacturing methods |
| JP2000100945A (ja) * | 1998-09-24 | 2000-04-07 | Sony Corp | 半導体装置及びその製造方法 |
| US6159791A (en) * | 1998-12-08 | 2000-12-12 | Hyundai Electronics Industries Co., Ltd. | Fabrication method of capacitor |
| JP2000269186A (ja) * | 1999-03-12 | 2000-09-29 | Toshiba Corp | パターン形成方法及び半導体装置の製造方法 |
| US6236080B1 (en) * | 1999-07-22 | 2001-05-22 | Worldwide Semiconductor Manufacturing Corp. | Method of manufacturing a capacitor for high density DRAMs |
| US6555430B1 (en) * | 2000-11-28 | 2003-04-29 | International Business Machines Corporation | Process flow for capacitance enhancement in a DRAM trench |
| US20020197823A1 (en) * | 2001-05-18 | 2002-12-26 | Yoo Jae-Yoon | Isolation method for semiconductor device |
| US20030064591A1 (en) * | 2001-09-24 | 2003-04-03 | Jorn Lutzen | Method of etching a layer in a trench and method of fabricating a trench capacitor |
| US20030067029A1 (en) * | 2001-10-09 | 2003-04-10 | Micron Technology, Inc. | Method of forming inside rough and outside smooth HSG electrodes and capacitor structure |
| US20030183862A1 (en) * | 2002-03-26 | 2003-10-02 | Samsung Electronics Co., Ltd. | Semiconductor device having metal-insulator-metal capacitor and fabrication method thereof |
| US20040063277A1 (en) * | 2002-09-27 | 2004-04-01 | International Business Machines Corporation | Semiconductor method and structure for simultaneously forming a trench capacitor dielectric and trench sidewall device dielectric |
| US20040159909A1 (en) * | 2003-02-11 | 2004-08-19 | Seung-Beom Kim | Method of forming a reliable high performance capacitor using an isotropic etching process |
| US20050079680A1 (en) * | 2003-10-14 | 2005-04-14 | Promos Technologies Inc. | Method of forming deep trench capacitors |
| CN101140862A (zh) * | 2006-09-07 | 2008-03-12 | 国际商业机器公司 | 贯穿soi衬底的深沟槽电容器及其形成方法 |
| US20080111175A1 (en) * | 2006-11-13 | 2008-05-15 | International Business Machines Corporation | Method for etching single-crystal semiconductor selective to amorphous/polycrystalline semiconductor and structure formed by same |
| CN102270567A (zh) * | 2010-06-04 | 2011-12-07 | 中芯国际集成电路制造(上海)有限公司 | 电容器的制作方法 |
| CN102386094A (zh) * | 2010-09-02 | 2012-03-21 | 中芯国际集成电路制造(上海)有限公司 | 形成瓶式沟槽以及瓶式沟槽电容器的方法 |
| US20120064680A1 (en) * | 2010-09-15 | 2012-03-15 | Oh Jung-Min | Methods of forming a capacitor structure and methods of manufacturing semiconductor devices using the same |
| US20120083127A1 (en) * | 2010-09-30 | 2012-04-05 | Tokyo Electron Limited | Method for forming a pattern and a semiconductor device manufacturing method |
| CN103811299A (zh) * | 2012-11-02 | 2014-05-21 | 南亚科技股份有限公司 | 电容结构及其制造过程 |
| US20150325454A1 (en) * | 2013-01-24 | 2015-11-12 | Atsushi Maekawa | Method for manufacturing semiconductor device |
| CN104617035A (zh) * | 2013-11-05 | 2015-05-13 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
| CN105448841A (zh) * | 2014-08-28 | 2016-03-30 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| CN207353251U (zh) * | 2017-10-27 | 2018-05-11 | 睿力集成电路有限公司 | 高深宽比结构、电容器结构及半导体存储器件 |
Non-Patent Citations (1)
| Title |
|---|
| 戴达煌，代明江，侯惠君: "功能薄膜及其沉积制备技术", pages: 44 - 45 * |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110875315A (zh) * | 2018-08-31 | 2020-03-10 | 长鑫存储技术有限公司 | 存储器及半导体器件 |
| CN111341726A (zh) * | 2018-12-19 | 2020-06-26 | 夏泰鑫半导体(青岛)有限公司 | 半导体器件及其制造方法 |
| CN111341726B (zh) * | 2018-12-19 | 2023-05-02 | 夏泰鑫半导体(青岛)有限公司 | 半导体器件及其制造方法 |
| CN112908968A (zh) * | 2019-12-03 | 2021-06-04 | 长鑫存储技术有限公司 | 半导体存储器中的电容及其制备方法 |
| CN112908968B (zh) * | 2019-12-03 | 2022-06-10 | 长鑫存储技术有限公司 | 半导体存储器中的电容及其制备方法 |
| US11749669B2 (en) | 2020-06-19 | 2023-09-05 | Changxin Memory Technologies, Inc. | Semiconductor device, capacitor device and manufacture method of capacitor device |
| WO2021254030A1 (zh) * | 2020-06-19 | 2021-12-23 | 长鑫存储技术有限公司 | 半导体器件、电容装置及电容装置的制造方法 |
| CN112928030A (zh) * | 2021-01-28 | 2021-06-08 | 长鑫存储技术有限公司 | 电容结构的处理方法及半导体结构 |
| WO2022193480A1 (zh) * | 2021-03-19 | 2022-09-22 | 长鑫存储技术有限公司 | 存储器的制作方法及存储器 |
| CN112928070B (zh) * | 2021-03-19 | 2023-06-06 | 长鑫存储技术有限公司 | 存储器的制作方法及存储器 |
| CN112928070A (zh) * | 2021-03-19 | 2021-06-08 | 长鑫存储技术有限公司 | 存储器的制作方法及存储器 |
| CN114582958B (zh) * | 2022-04-29 | 2022-08-02 | 长鑫存储技术有限公司 | 半导体结构的制作方法及半导体结构 |
| CN114582958A (zh) * | 2022-04-29 | 2022-06-03 | 长鑫存储技术有限公司 | 半导体结构的制作方法及半导体结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107706181A (zh) | 高深宽比结构、电容器结构、半导体存储器件及制备方法 | |
| JP5278768B2 (ja) | 単結晶ケイ素中に直角のアンダーカットを作製する方法 | |
| CN108538835A (zh) | 电容器阵列结构及其制备方法 | |
| CN108630686A (zh) | 半导体器件及其制造方法 | |
| CN103594336B (zh) | 一种双重图形化方法 | |
| TW508808B (en) | Stacked type capacitor structure and its manufacturing method | |
| US8575680B2 (en) | Semiconductor device having air gap and method of fabricating the same | |
| TWI613761B (zh) | 三維非揮發性記憶體及其製造方法 | |
| CN111106095A (zh) | 沟槽及其形成方法、电容器的制备方法及电容器 | |
| US5716535A (en) | Methods and etchants for etching oxides of silicon with low selectivity | |
| CN108110005A (zh) | 晶体管结构、存储单元阵列及其制备方法 | |
| CN109524463A (zh) | 半导体装置的形成方法 | |
| CN103426917A (zh) | 非易失性存储器件及其制造方法 | |
| CN207852674U (zh) | 晶体管及存储单元阵列 | |
| CN105826346A (zh) | 存储器结构及其制造方法 | |
| CN207353251U (zh) | 高深宽比结构、电容器结构及半导体存储器件 | |
| CN100565795C (zh) | 储存电荷元件的制造方法 | |
| CN112687695A (zh) | 一种三维存储器的制造方法 | |
| TW202109619A (zh) | 用於形成與圖案化層及/或基板之方法 | |
| CN104867831A (zh) | 一种半导体器件结构的制作方法 | |
| WO2021213130A1 (zh) | 存储器的形成方法及存储器 | |
| CN112164696B (zh) | 三维存储器及其制造方法 | |
| CN1773710A (zh) | 堆叠式电容器及其制备方法 | |
| US20130244394A1 (en) | Method for fabricating capacitor with high aspect ratio | |
| CN115312464A (zh) | 存储器件、半导体结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20181009 Address after: 230601 room 630, Hai Heng mansion 6, Cui Wei Road, Hefei economic and Technological Development Zone, Anhui Applicant after: Changxin Storage Technology Co., Ltd. Address before: 230000 room 526, Hai Heng mansion 6, Cui Wei Road, Hefei economic and Technological Development Zone, Anhui Applicant before: Ever power integrated circuit Co Ltd |
|
| TA01 | Transfer of patent application right |