CN111106095A - 沟槽及其形成方法、电容器的制备方法及电容器 - Google Patents

沟槽及其形成方法、电容器的制备方法及电容器 Download PDF

Info

Publication number
CN111106095A
CN111106095A CN201811270426.3A CN201811270426A CN111106095A CN 111106095 A CN111106095 A CN 111106095A CN 201811270426 A CN201811270426 A CN 201811270426A CN 111106095 A CN111106095 A CN 111106095A
Authority
CN
China
Prior art keywords
layer
hole
support structure
capacitor
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811270426.3A
Other languages
English (en)
Inventor
不公告发明人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN201811270426.3A priority Critical patent/CN111106095A/zh
Publication of CN111106095A publication Critical patent/CN111106095A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供了一种沟槽及其形成方法、电容器的制备方法及电容器，电容器的制造方法包括：提供初始结构，所述初始结构包括衬底层、位于所述衬底层上的绝缘层和存储节点接触塞、以及第一支撑结构层；刻蚀所述第一支撑结构层形成第一孔；在所述第一孔中形成牺牲层；在所述第一支撑结构层和所述牺牲层表面形成第二支撑结构层；刻蚀所述第二支撑结构层形成第二孔，所述牺牲层暴露于所述第二孔；去除所述牺牲层；以及依次沉积下电极层、电介质层、上电极层，形成所述电容器。本发明一实施方式的方法，通过牺牲层的设置、去除，能够降低高深宽比结构的刻蚀难度，解决由于刻蚀不足导致下接触点面积变小产生的高电阻阻抗甚至断路的问题。

Description

沟槽及其形成方法、电容器的制备方法及电容器
技术领域
本发明涉及电容器，具体为一种可降低高深宽比结构的刻蚀难度的电容器的制造方法。
背景技术
动态随机存储器(Dynamic Random Access Memory，简称：DRAM)是一种广泛应用于多计算机系统的半导体存储器。而电容器作为DRAM中的必要结构之一，在电路中具有电压调整、滤波等功能，广泛用于集成电路中。随着制备工艺的发展，柱状电容器结构深宽比也越来越高，在进行刻蚀形成电容孔时，电容孔会出现上宽下窄的情形，即柱状电容器结构底部暴露出的下接触点面积变小；而下接触点面积变小会使得柱状电容器与下接触点产生高电阻阻抗(High Resistance)，下接触点面积变小还可能会造成蚀刻不足(under etch)，即发生柱状电容器结构与下接触点发生断路。
发明内容
本发明的一个主要目的在于提供一种沟槽的形成方法，包括：
提供衬底，在所述衬底上设置有第一介质层；
刻蚀所述第一介质层形成第一孔；
在所述第一孔中形成牺牲层；
在所述第一介质层和所述牺牲层上形成第二介质层；
刻蚀所述第二介质层形成第二孔，所述牺牲层暴露于所述第二孔；以及
去除所述牺牲层，所述第一孔和所述第二孔相连通形成所述沟槽。
根据本发明一实施方式，所述第一介质层、第二介质层包括氮化硅膜、氧化硅膜中的一种或多种。
本发明一实施方式提供了一种沟槽，由上述方法制得，所述沟槽的深宽比大于8:1。
本发明一实施方式提供了一种电容器的制造方法，包括：
提供初始结构，所述初始结构包括衬底层、位于所述衬底层上的绝缘层和存储节点接触塞、以及设置于所述绝缘层和所述存储节点接触塞上的第一支撑结构层；
刻蚀所述第一支撑结构层形成第一孔，所述存储节点接触塞暴露于所述第一孔；
在所述第一孔中形成牺牲层；
在所述第一支撑结构层和所述牺牲层表面形成第二支撑结构层；
刻蚀所述第二支撑结构层形成第二孔，所述牺牲层暴露于所述第二孔；
去除所述牺牲层；以及
依次沉积下电极层、电介质层、上电极层，形成所述电容器。
根据本发明一实施方式，所述干法刻蚀的气体包括O2、C4F6、CHF3、CH2F2，刻蚀压力为5～30mtorr，工作频率和功率为2MHZ、4000～8000W，60MHZ、100～2000W，刻蚀时间为10～40秒。
根据本发明一实施方式，所述牺牲层的材质为非晶相固体材料。
根据本发明一实施方式，通过湿法蚀刻工艺去除所述牺牲层。
根据本发明一实施方式，用于所述湿法蚀刻的溶液为氢氟酸与氨水的混合溶液，或者氢氟酸与四甲基氢氧化铵的混合溶液。
根据本发明一实施方式，所述第一支撑结构层包括支撑层和介质层；所述第二支撑结构层包括多个支撑层和多个介质层，每个所述介质层夹设于两个所述支撑层之间。
本发明一实施方式提供了一种电容器，由上述任一方法制得，所述第一孔与所述第二孔组成电容孔，所述电容孔的深宽比大于8:1。
本发明一实施方式提供了一种半导体储存器件，包含上述电容器。
本发明一实施方式提供了一种半导体结构，包括：
衬底；
绝缘层，设置于所述衬底上；
存储节点接触塞，设置于所述绝缘层中，并与所述衬底相接；
第一支撑结构层，设置于所述绝缘层上，在所述第一支撑结构层中开设有第一孔，所述存储节点接触塞暴露于所述第一孔；
牺牲层，设置于所述第一孔中并覆盖所述存储节点接触塞；以及
第二支撑结构层，设置于所述第一支撑结构层上，在所述第二支撑结构层中开设有第二孔，所述牺牲层暴露于所述第二孔。
本发明一实施方式的方法，通过牺牲层的设置、去除，能够降低高深宽比结构的刻蚀难度，解决由于刻蚀不足导致下接触点面积变小产生的高电阻阻抗甚至断路的问题。
附图说明
通过结合附图考虑以下对本发明的优选实施例的详细说明，本发明的各种目标、特征和优点将变得更加显而易见。附图仅为本发明的示范性图解，并非一定是按比例绘制。在附图中，同样的附图标记始终表示相同或类似的部件。其中：
图1至图10为本发明一实施方式的电容器的制造方法过程中的结构的示意图。
其中，附图标记说明如下：
衬底10；
存储节点接触塞20；
绝缘层30；
第一支撑层41；
第二支撑层42；
第三支撑层43；
顶部支撑层44；
第一介质层51；
第二介质层52；
第三介质层53；
牺牲层60；
第一孔91；
第二孔92；
下电极层100；
电容介质层200；
上电极层300。
具体实施方式
体现本发明特征与优点的典型实施方式将在以下的说明中详细叙述。应理解的是本发明能够在不同的实施方式上具有各种的变化，其皆不脱离本发明的范围，且其中的说明及图示在本质上是当作说明之用，而非用以限制本发明。其中，本发明中所涉及的“底部”“上表面”“竖直”等表示方位的用语，仅为了结合附图进行说明，并非对本发明技术方案的限定。
本发明一实施方式提供了一种电容器的制造方法，可降低电容刻蚀的难度，并能够解决刻蚀不足导致下接触点面积变小产生的高电阻阻抗甚至断路的问题。
如图1至10所示，本发明一实施方式的电容器的制造方法，包括：
提供初始结构，初始结构包括衬底10、位于衬底10上的绝缘层30和存储节点接触塞20、以及覆盖绝缘层30和存储节点接触塞20的第一支撑结构层；
刻蚀第一支撑结构层形成第一孔91，存储节点接触塞20暴露于第一孔91；
在第一孔91中填充形成牺牲层60；
在第一支撑结构层和牺牲层60的表面形成第二支撑结构层；
刻蚀第二支撑结构层形成第二孔92，牺牲层60暴露于第二孔92；
去除牺牲层60，使得存储节点接触塞20暴露于第二孔92；以及
在第二孔92内形成下电极层100、电容介质层200和上电极层300。
于一实施方式中，如图1所示，存储节点接触塞20为连接电容的接触层，设置于绝缘层30中，其第一表面与衬底10相接触，第二表面暴露于第一孔91，即，存储节点接触塞20沿绝缘层30的高度或厚度方向(图1的竖直方向)贯穿绝缘层30。
于一实施方式中，可先在衬底10上沉积形成绝缘层30，在绝缘层30开设通孔，通孔沿绝缘层30的高度方向设置，且衬底10暴露于通孔，在通孔内填充形成存储节点接触塞20，使得存储节点接触塞20的第一表面与衬底10相接触，第二表面与绝缘层30的上表面平齐；然后在绝缘层30和存储节点接触塞20上沉积形成第一支撑结构层，得到制造电容器的初始结构。
第一支撑结构层可包括第一支撑层41和第一介质层51，第一支撑层41设置于存储节点接触塞20和绝缘层30的表面，第一介质层51位于第一支撑层41上。第一支撑层41的材质包括但不限于氮化硅，其厚度可以为10～80nm，例如20nm、40nm、60nm、70nm等；第一介质层51为氧化层，其材质可包含磷硅玻璃(PSG)、硼磷硅玻璃(BPSG)及掺氟硅玻璃(FSG)中的一种或多种，第一介质层51的厚度可以为300～1000nm，例如400nm、500nm、700nm、900nm等。
于一实施方式中，如图2所示，在第一介质层51上形成光刻胶层70，并对第一支撑结构层进行蚀刻，以形成第一孔91，第一孔91沿第一支撑结构层的高度或厚度方向贯穿第一支撑结构层，使得存储节点接触塞20的第二表面暴露于第一孔91，即，存储节点接触塞20的第二表面为第一孔91的底面。
于一实施方式中，采用C4F6、O2、NF3等为蚀刻气体，在压力为5～30mTorr，工作频率和功率为2MHZ、4000～8000W，60MHZ、500～1500W的条件下蚀刻第一介质层51。
于一实施方式中，采用C4F8、C4F6、O2、CH2F2等为蚀刻气体，在压力为5～50mTorr，工作频率和功率为2MHZ、1000～5000W，27MHZ、50～300W，60MHZ、200～1000W的条件下蚀刻第一支撑层41。
通过蚀刻第一支撑结构层得到的第一孔91，由于其深宽比较小，能够垂直于绝缘层30设置，使得其底面开口的横向尺寸与上端开口基本保持一致，从而使存储节点接触塞20的第二表面能够充分暴露于第一孔91。
于一实施方式中，如图3所示，在第一孔91中通过沉积形成牺牲层60，牺牲层60的材质可以为通过湿法刻蚀去除的材料，例如SOC(Spin on carbon，自旋碳)，但本发明中牺牲层60的材料并不限于SOC。本发明对牺牲层60的沉积方式没有特别限定，例如可以是化学气相沉积(CVD)、物理气相沉积(PVD)等。
于一实施方式中，用于沉积牺牲层60的反应气体包括硅烷(SiH4)和惰性气体，该惰性气体可以是He、Ne、Ar、Kr、Xe、Rn中的一种或多种；其中，硅烷的气体流量可以为200sccm～2000sccm，惰性气体的气体流量可以为2000sccm～20000sccm，牺牲层高度可以为500～1500nm。
牺牲层60填充于第一孔91中，可通过CMP研磨(化学机械研磨)使得第一介质层51的上表面与牺牲层60的上表面保持平齐，从而使得牺牲层60的高度等于第一支撑结构层的高度。
于一实施方式中，如图4所示，在第一介质层51和牺牲层60上形成第二支撑结构层，第二支撑结构层可包括依次叠置的第二支撑层42、第二介质层52、第三支撑层43、第三介质层53和顶部支撑层44。其中，第二支撑层42覆盖第一介质层51和牺牲层60，第二介质层52直接位于第二支撑层42上，第三支撑层43直接位于第二介质层52上，第三介质层53直接位于第三支撑层43上，顶部支撑层44直接位于第三介质层53上。在第二支撑结构层中，支撑层和介质层交替排布，介质层夹设于两个支撑层之间。
第二介质层52、第三介质层53可分别为氧化物层，例如可以是但不限于二氧化硅层，第二介质层52、第三介质层53的高度可分别为300～1000nm，例如400nm、500nm、700nm、900nm等。通过调整第二介质层52、第三介质层53的高度可获得相应高度的电容器。
第二支撑层42、第三支撑层43、顶部支撑层44的材质可以分别为氮化物，例如氮化硅，高度可分别为50～200nm，例如70nm、100nm、120nm、150nm、170nm等。
于一实施方式中，如图5所示，对第二支撑结构层进行蚀刻以形成第二孔92，第二孔92沿第二支撑结构层的高度或厚度方向贯穿第二支撑结构层，使得牺牲层60的上表面暴露于第二孔92，即，牺牲层60的上表面为第二孔92的底面。
于一实施方式中，采用干法刻蚀工艺对第二支撑结构层进行刻蚀以形成第二孔92，干法刻蚀的气体包括O2、C4F6、CHF3、CH2F2，其中，氧气的气体流量可以为10sccm～80sccm，C4F6的气体流量可以为10sccm～80sccm，CHF3的气体流量可以为10sccm～80sccm，CH2F2的气体流量可以为10sccm～80sccm；刻蚀压力可以为5～30mt，工作频率和功率可以为2MHZ、4000～8000W，60MHZ、100～2000W，刻蚀时间可以为10sec～40sec。
于另一实施方式中，采用C4F8、C4F6、O2、CH2F2等为蚀刻气体，在压力为5～50mTorr，工作频率和功率为2MHZ、1000～5000W，27MHZ、50～300W，60MHZ、200～1000W的条件下蚀刻顶部支撑层44。
于另一实施方式中，采用C4F6、O2、NF3等为蚀刻气体，在压力为5～30mTorr，工作频率和功率为2MHZ、4000～8000W，60MHZ、500～1500W的条件下蚀刻第三介质层53。
于另一实施方式中，采用C4F6、O2、C4F8、NF3、CH2F2等为蚀刻气体对第三支撑层43进行蚀刻。
于另一实施方式中，采用C4F6、O2、NF3等为蚀刻气体，在压力为5～30mTorr，工作频率和功率为2MHZ、4000～8000W，60MHZ、500～2000W的条件下蚀刻第二介质层52。
于另一实施方式中，采用O2、CHF3、CH2F2等为蚀刻气体，在压力为5～50mTorr，工作频率和功率为2MHZ、200～1000W，27MHZ、50～300W，60MHZ、200～1000W条件下蚀刻第二支撑层42，同时以牺牲层60作为蚀刻停止层。
于一实施方式中，可通过湿法刻蚀工艺去除牺牲层60，使得存储节点接触塞20暴露于第二孔92，得到图6所示的结构。
本发明一实施方式的制造方法，通过在初始结构开设能够充分暴露存储节点接触塞20的第一孔91，并在第一孔91中形成牺牲层60，待形成第二孔92后再去除牺牲层60，使得第一孔91与第二孔92相连通，形成电容孔，并能够使存储节点接触塞20充分暴露于电容孔，从而使得在具有较高的深宽比的电容器结构中，电容孔底部暴露出的下接触点面积保持在较大的水平。
于一实施方式中，用于湿法刻蚀的溶液是稀释氢氟酸(DHF)与氨水(NH4OH)的混合溶液，室温下，稀释氢氟酸的浓度可以为100～500:1。
于另一实施方式中，用于湿法刻蚀的溶液是稀释氢氟酸与四甲基氢氧化铵(TMAH)的混合溶液，其中，在35℃～65℃的温度下，四甲基氢氧化铵的浓度可以为1～10％。
于一实施方式中，如图7所示，可通过化学气相沉积工艺在第二孔92内分别形成下电极层100。下电极层100呈U型结构，其底面覆盖第二孔92底部的存储节点接触塞20，侧面覆盖第二孔92的侧壁。
于一实施方式中，可通过例如在顶部支撑层44形成开口，暴露位于顶部支撑层44和第三支撑层43之间的第三介质层53，采用湿法蚀刻工艺去除第三介质层53。可按照同样的方式去除第二介质层52及第一介质层51，使得在相邻的两支撑层与下电极之间形成多个空腔，形成如图8所示的结构。
于一实施方式中，通过化学气相沉积工艺在顶部支撑层44及下电极层100上形成电容介质层200，即，电容介质层200覆盖顶部支撑层44及下电极层100。另外，在上述空腔的内壁上(即环绕空腔的支撑层和下电极层100上)形成电容介质层200，使得下电极层100的侧面夹设于两电容介质层200或者电容介质层200和支撑层之间，形成如图9所示的结构。
于一实施方式中，电容介质层200的材质包括高k材料。
于一实施方式中，可通过化学气相沉积工艺在位于电容结构表面的电容介质层200上形成上电极层300，上电极层300填充第二孔92并覆盖位于顶部支撑层44上的电容介质层200，同时在电容介质层200围成的空腔内填充上电极层300，形成如图10所示的电容器结构。
本发明中，对上电极层300、下电极层100的材质没有特别限定，例如上电极层300、下电极层100均可以为氮化钛(TiN)。
本发明一实施方式所制得的电容器结构中，各支撑层(第一支撑层41、第二支撑层42、第三支撑层43及顶部支撑层44)起到支撑和阻隔的作用。
本发明一实施方式所制得的电容器结构中，电容孔的深宽比为大于8:1，例如10:1、20:1、40:1等。
本发明一实施方式的制造方法，利用增加电容高度，改善刻蚀轮廓，所制得的电容器可应用于动态随机存取内存。
本发明一实施方式的方法中，可通过调整第二支撑结构层中各介质层的单层高度或介质层的层数来调整所制得的电容器结构的高度。
本发明一实施方式的方法，通过牺牲层的设置、去除，能够降低高深宽比结构的刻蚀难度，解决由于刻蚀不足导致下接触点面积变小产生的高电阻阻抗甚至断路的问题，制得垂直电容器并降低电容器倾斜效应。
如图5所示，本发明一实施方式提供了一种半导体结构，可用作制备电容器结构的中间结构，该半导体结构包括衬底10、绝缘层30、存储节点接触塞20、第一支撑结构层、牺牲层60和第二支撑结构层。
其中，绝缘层30设置于衬底10上；存储节点接触塞20嵌设于绝缘层30，并与衬底10相接；第一支撑结构层设置于绝缘层30上，在第一支撑结构层中开设有第一孔，存储节点接触塞20暴露于第一孔；牺牲层60设置于第一孔内并覆盖存储节点接触塞20；第二支撑结构层设置于第一支撑结构层上，在第二支撑结构层中开设有第二孔92，牺牲层60暴露于第二孔92。
于一实施方式中，第一支撑结构层可包括第一支撑层41和第一介质层51，第一支撑层41设置于存储节点接触塞20和绝缘层30的表面上，第一介质层51位于第一支撑层41上。
于一实施方式中，第二支撑结构层设置于第一介质层51和牺牲层60上，第二支撑结构层可包括依次叠置的第二支撑层42、第二介质层52、第三支撑层43、第三介质层53和顶部支撑层44。
除非特别限定，本发明所用术语均为本领域技术人员通常理解的含义。
本发明所描述的实施方式仅出于示例性目的，并非用以限制本发明的保护范围，本领域技术人员可在本发明的范围内作出各种其他替换、改变和改进，因而，本发明不限于上述实施方式，而仅由权利要求限定。

Claims (10)

1.一种沟槽的形成方法，包括：
提供衬底，在所述衬底上设置有第一介质层；
刻蚀所述第一介质层形成第一孔；
在所述第一孔中形成牺牲层；
在所述第一介质层和所述牺牲层上形成第二介质层；
刻蚀所述第二介质层形成第二孔，所述牺牲层暴露于所述第二孔；以及
去除所述牺牲层，所述第一孔和所述第二孔相连通形成所述沟槽。
2.一种沟槽，由权利要求1所述的方法制得，所述沟槽的深宽比大于8:1。
3.一种电容器的制造方法，包括：
提供初始结构，所述初始结构包括衬底层、位于所述衬底层上的绝缘层和存储节点接触塞、以及设置于所述绝缘层和所述存储节点接触塞上的第一支撑结构层；
刻蚀所述第一支撑结构层形成第一孔，所述存储节点接触塞暴露于所述第一孔；
在所述第一孔中形成牺牲层；
在所述第一支撑结构层和所述牺牲层表面形成第二支撑结构层；
刻蚀所述第二支撑结构层形成第二孔，所述牺牲层暴露于所述第二孔；
去除所述牺牲层；以及
依次沉积下电极层、电介质层、上电极层，形成所述电容器。
4.根据权利要求3所述的方法，其中，刻蚀所述第一支撑结构层的气体包括O2、C4F6、CHF3、CH2F2，刻蚀压力为5～30mtorr，工作频率和功率为2MHZ、4000～8000W，60MHZ、100～2000W，刻蚀时间为10～40秒。
5.根据权利要求1或3所述的方法，其中，所述牺牲层的材质为非晶相固体材料。
6.根据权利要求5所述的方法，其中，通过湿法蚀刻工艺去除所述牺牲层，用于所述湿法蚀刻工艺的溶液为氢氟酸与氨水的混合溶液，或者氢氟酸与四甲基氢氧化铵的混合溶液。
7.根据权利要求3所述的方法，其中，所述第一支撑结构层包括支撑层和介质层；所述第二支撑结构层包括多个支撑层和多个介质层，每个所述介质层夹设于两个所述支撑层之间。
8.一种电容器，由权利要求3至7中任一项所述的方法制得，其中，所述第一孔与所述第二孔组成电容孔，所述电容孔的深宽比大于8:1。
9.一种半导体储存器件，包含权利要求8所述的电容器。
10.一种半导体结构，包括：
衬底；
绝缘层，设置于所述衬底上；
存储节点接触塞，设置于所述绝缘层中，并与所述衬底相接；
第一支撑结构层，设置于所述绝缘层上，在所述第一支撑结构层中开设有第一孔，所述存储节点接触塞暴露于所述第一孔；
牺牲层，设置于所述第一孔中并覆盖所述存储节点接触塞；以及
第二支撑结构层，设置于所述第一支撑结构层上，在所述第二支撑结构层中开设有第二孔，所述牺牲层暴露于所述第二孔。
CN201811270426.3A 2018-10-29 2018-10-29 沟槽及其形成方法、电容器的制备方法及电容器 Pending CN111106095A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811270426.3A CN111106095A (zh) 2018-10-29 2018-10-29 沟槽及其形成方法、电容器的制备方法及电容器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811270426.3A CN111106095A (zh) 2018-10-29 2018-10-29 沟槽及其形成方法、电容器的制备方法及电容器

Publications (1)

Publication Number Publication Date
CN111106095A true CN111106095A (zh) 2020-05-05

Family

ID=70419459

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811270426.3A Pending CN111106095A (zh) 2018-10-29 2018-10-29 沟槽及其形成方法、电容器的制备方法及电容器

Country Status (1)

Country Link
CN (1) CN111106095A (zh)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112928030A (zh) * 2021-01-28 2021-06-08 长鑫存储技术有限公司 电容结构的处理方法及半导体结构
CN113097140A (zh) * 2021-03-29 2021-07-09 长鑫存储技术有限公司 半导体结构的制备方法及半导体结构
CN113161484A (zh) * 2021-04-19 2021-07-23 长鑫存储技术有限公司 半导体结构的制备方法及半导体结构
CN113161483A (zh) * 2021-04-07 2021-07-23 长鑫存储技术有限公司 半导体器件的制备方法和半导体器件
CN114582958A (zh) * 2022-04-29 2022-06-03 长鑫存储技术有限公司 半导体结构的制作方法及半导体结构
WO2022121339A1 (zh) * 2020-12-07 2022-06-16 长鑫存储技术有限公司 半导体结构及半导体结构的制造方法
WO2022151697A1 (zh) * 2021-01-14 2022-07-21 长鑫存储技术有限公司 半导体结构及其制作方法
WO2022166216A1 (zh) * 2021-02-05 2022-08-11 长鑫存储技术有限公司 半导体结构及其形成方法
WO2022170537A1 (zh) * 2021-02-09 2022-08-18 华为技术有限公司 具有高深宽比的通孔的电子器件及其形成方法、电子设备
WO2022205694A1 (zh) * 2021-04-02 2022-10-06 长鑫存储技术有限公司 电容器阵列结构及制备方法
WO2023065509A1 (zh) * 2021-10-18 2023-04-27 长鑫存储技术有限公司 电容器的形成方法及半导体器件
WO2023065385A1 (zh) * 2021-10-18 2023-04-27 长鑫存储技术有限公司 一种电容结构及其制备方法
US11778804B2 (en) 2021-04-02 2023-10-03 Changxin Memory Technologies, Inc. Capacitor array structure and fabrication method thereof

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022121339A1 (zh) * 2020-12-07 2022-06-16 长鑫存储技术有限公司 半导体结构及半导体结构的制造方法
WO2022151697A1 (zh) * 2021-01-14 2022-07-21 长鑫存储技术有限公司 半导体结构及其制作方法
CN112928030A (zh) * 2021-01-28 2021-06-08 长鑫存储技术有限公司 电容结构的处理方法及半导体结构
WO2022166216A1 (zh) * 2021-02-05 2022-08-11 长鑫存储技术有限公司 半导体结构及其形成方法
WO2022170537A1 (zh) * 2021-02-09 2022-08-18 华为技术有限公司 具有高深宽比的通孔的电子器件及其形成方法、电子设备
CN113097140A (zh) * 2021-03-29 2021-07-09 长鑫存储技术有限公司 半导体结构的制备方法及半导体结构
US11778804B2 (en) 2021-04-02 2023-10-03 Changxin Memory Technologies, Inc. Capacitor array structure and fabrication method thereof
WO2022205694A1 (zh) * 2021-04-02 2022-10-06 长鑫存储技术有限公司 电容器阵列结构及制备方法
CN115188759A (zh) * 2021-04-02 2022-10-14 长鑫存储技术有限公司 电容器阵列结构及制备方法
CN113161483A (zh) * 2021-04-07 2021-07-23 长鑫存储技术有限公司 半导体器件的制备方法和半导体器件
CN113161483B (zh) * 2021-04-07 2022-06-10 长鑫存储技术有限公司 半导体器件的制备方法和半导体器件
CN113161484A (zh) * 2021-04-19 2021-07-23 长鑫存储技术有限公司 半导体结构的制备方法及半导体结构
WO2023065385A1 (zh) * 2021-10-18 2023-04-27 长鑫存储技术有限公司 一种电容结构及其制备方法
WO2023065509A1 (zh) * 2021-10-18 2023-04-27 长鑫存储技术有限公司 电容器的形成方法及半导体器件
CN114582958A (zh) * 2022-04-29 2022-06-03 长鑫存储技术有限公司 半导体结构的制作方法及半导体结构
CN114582958B (zh) * 2022-04-29 2022-08-02 长鑫存储技术有限公司 半导体结构的制作方法及半导体结构

Similar Documents

Publication Publication Date Title
CN111106095A (zh) 沟槽及其形成方法、电容器的制备方法及电容器
TW508808B (en) Stacked type capacitor structure and its manufacturing method
US9023711B2 (en) Methods for forming a conductive material and methods for forming a conductive structure
TWI440166B (zh) 動態隨機存取記憶體的電容器下電極的製造方法
KR100728959B1 (ko) 반도체 소자의 캐패시터 형성방법
US6511878B1 (en) Manufacturing method for semiconductor device with a larger contact hole opening
TW200411944A (en) Capacitor and method for fabricating the same
TWI622176B (zh) Ｍｉｍ電容之結構及其製造方法
TWI770819B (zh) 製造電容器的方法
TW544849B (en) Method for manufacturing semiconductor device
KR20100008556A (ko) 반도체 장치 제조방법
US6730609B2 (en) Etch aided by electrically shorting upper and lower sidewall portions during the formation of a semiconductor device
KR20060109054A (ko) 반도체 소자의 캐패시터 형성방법
KR20080098895A (ko) 오목형구조와 원통형구조가 혼합된 전극을 구비하는캐패시터의 제조 방법
KR0151058B1 (ko) 강유전체 커패시터 및 그 제조방법
KR101094960B1 (ko) 반도체 소자의 커패시터 형성방법
US20040137680A1 (en) Manufacturing method of semiconductor device
KR100465836B1 (ko) 캐패시터의 제조 방법
KR20110078133A (ko) 반도체 소자의 캐패시터 형성방법
KR100674894B1 (ko) 2단계 화학기계적 연마를 통한 하부전극층 분리방법
KR20030048883A (ko) 반도체소자의 캐패시터 형성방법
JP2007134435A (ja) 半導体装置およびその製造方法
KR100843940B1 (ko) 반도체소자의 캐패시터 형성방법
KR100761352B1 (ko) 캐패시터의 제조 방법
KR100628377B1 (ko) 캐패시터 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination