KR100465836B1 - 캐패시터의 제조 방법 - Google Patents

Abstract

본 발명은 하부전극의 높이가 높아지더라도 이웃한 실린더 구조의 하부전극간 접촉 현상을 방지하는데 적합한 캐패시터의 제조 방법을 제공하기 위한 것으로, 본 발명은 적어도 스토리지노드 콘택이 형성되고 그 표면이 평탄한 반도체 기판 상부에 식각배리어막과 몰드산화막을 적층 형성하는 단계, 상기 식각배리어막에서 식각이 멈추도록 상기 몰드산화막을 식각하여 바닥으로 갈수록 폭이 좁아져 측벽이 경사지는 협폭 스토리지노드 홀을 형성하는 단계, 상기 협폭 스토리지노드 홀의 경사진 측벽을 수직 측벽으로 바꾸는 단계, 상기 수직 측벽으로 바뀐 협폭 스토리지노드 홀을 추가로 식각하여 수직측벽을 가지면서 폭이 넓어진 광폭 스토리지노드 홀을 형성하는 단계, 상기 광폭 스토리지노드홀 아래의 식각배리어막을 식각하여 상기 스토리지노드콘택을 노출시키는 단계, 상기 광폭 스토리지노드 홀 내에 상기 스토리지노드콘택과 연결되는 실린더 구조의 하부전극을 형성하는 단계, 및 상기 몰드산화막을 선택적으로 제거하는 단계를 포함한다.

Description

캐패시터의 제조 방법{Method for fabricating capacitor}

본 발명은 반도체 제조 기술에 관한 것으로, 특히 캐패시터의 제조 방법에 관한 것이다.

최근에 메모리 소자의 고집적화, 소형화 및 고속화에 따라 캐패시터가 차지하는 면적이 감소하고 있으며, 비록 반도체 소자가 고집적화 및 소형화되더라도 반도체 소자를 구동시키기 위한 캐패시터의 정전 용량은 최소한 확보되어야한다.

캐패시터의 정전 용량을 확보하기 위한 한 방안으로 캐패시터의 하부전극을 실린더(Cyclinder) 구조, 콘케이브(Concave) 구조 등의 3차원 구조로 형성하여 제한된 면적 하에서 캐패시터의 하부전극의 유효 표면적을 극대화시키고 있다.

또한, 소자의 디자인룰의 감소에 따라 캐패시터의 내부 공간은 작아지고 높이는 계속 증가하고 있다. 3차원 캐패시터의 높이가 증가함에 따라 몰드산화막(Mold oxide)의 전체 두께에 걸쳐 균일한 스토리지노드홀의 식각이 매우 중요하게 되었다.

도 1a 내지 도 1c는 종래 기술에 따른 캐패시터의 제조 방법을 도시한 공정 단면도이다.

도 1a에 도시된 바와 같이, 적절한 전도도를 가지도록 불순물이 주입된 반도체 기판(11) 상에 층간절연막(12)을 형성한 후, 층간절연막(12)을 식각하여 반도체 기판(11)의 일부를 노출시키는 스토리지노드콘택홀을 형성한다.

다음에, 스토리지노드콘택홀 내에 매립되어 반도체 기판(11)과 연결되는 티타늄실리사이드(13)와 티타늄나이트라이드(14)의 적층으로 이루어진 스토리지노드콘택을 형성한 후, 스토리지노드 콘택을 포함한 층간절연막(12) 상에 식각배리어막(etch barrier layer)(15)과 하부전극의 높이를 결정짓는 몰드산화막(16)을 차례로 증착한다.

다음에, 몰드산화막(16)과 식각배리어막(15)을 식각하여 하부전극이 형성될 영역, 스토리지노드홀(17)을 형성한다. 이때, 스토리지노드홀(17)은 두꺼운 몰드산화막(16)을 건식식각하여 형성하므로 수직에 가까운 프로파일로 식각되지 않기 때문에, 상부 임계선폭(Top Critical Dimension, T_CD)이 하부 임계선폭(Bottom CD, B_CD)에 비해 크다. 이하, 임계선폭을 CD라고 약칭한다.

도 1b에 도시된 바와 같이, 스토리지노드홀(17)을 포함한 전면에 하부전극용 도전막을 증착한 후, 스토리지노드홀(17)을 채울때까지 하부전극용 도전막 상에 감광막을 도포한다.

다음에, 에치백이나 화학적기계적연마를 통해 스토리지노드홀(17)을 제외한 부분에 형성된 하부전극용 도전막을 제거하여 스토리지노드홀(17) 내부에 실린더 구조의 하부전극(18)을 형성한 후, 감광막을 제거한다.

도 1c에 도시된 바와 같이, 몰드산화막(16)을 습식 딥아웃 공정을 통해 제거한다. 이때, 드러나는 하부전극(18)은 스토리지노드홀(17)과 동일하게 상부 CD(T_CD)가 하부 CD(B_CD)에 비해 크고, 이로써 이웃한 하부전극(18)간 간격(y₁)이 좁다

그러나, 상술한 종래기술은, 도 2에 도시된 바와 같이, 몰드산화막(16)을 식각하여 스토리지노드홀(17)을 형성할 때, 스토리지노드홀(17)의 입구에서 바닥으로갈수록 폭이 좁아져 경사지게 되며, 때로는 항아리 모양으로 형성된다. 이러한 형상에 하부전극(18)을 형성하면 수직한 스토리지노드홀에 형성된 하부전극에 비해 전극면적이 작아져 캐패시터의 정전용량이 감소하는 문제가 있다. 또한, 몰드산화막(15)을 제거하여 실린더 구조의 하부전극(18)을 형성하는 경우, 실린더의 바닥면적이 작기 때문에 쉽게 실린더가 기울어 이웃하는 실린더와 접촉하는 현상('X')이 발생하는 문제가 있다.

본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 안출한 것으로, 하부전극의 높이가 높아지더라도 이웃한 실린더 구조의 하부전극간 접촉 현상을 방지하는데 적합한 캐패시터의 제조 방법을 제공하는데 그 목적이 있다.

도 1a 내지 도 1c는 종래 기술에 따른 캐패시터의 제조 방법을 도시한 공정 단면도,

도 2는 종래 기술에 따른 하부전극간 접촉 현상을 도시한 도면,

도 3a 내지 도 3e는 본 발명의 실시예에 따른 캐패시터의 제조 방법을 도시한 공정 단면도.

* 도면의 주요 부분에 대한 부호의 설명

21 : 반도체 기판 22 : 층간절연막

23 : 티타늄실리사이드 24 : 티타늄나이트라이드

25 : 식각배리어막 26 : 몰드산화막

27a : 협폭 스토리지노드 홀 27b : 수직 스토리지노드 홀

27c : 광폭 수직 스토리지노드 홀 28 : 희생절연막

29 : 하부전극

상기 목적을 달성하기 위한 본 발명의 캐패시터의 제조 방법은 적어도 스토리지노드 콘택이 형성되고 그 표면이 평탄한 반도체 기판 상부에 식각배리어막과 몰드산화막을 적층 형성하는 단계, 상기 식각배리어막에서 식각이 멈추도록 상기 몰드산화막을 식각하여 바닥으로 갈수록 폭이 좁아져 측벽이 경사지는 협폭 스토리지노드 홀을 형성하는 단계, 상기 협폭 스토리지노드 홀의 경사진 측벽을 수직 측벽으로 바꾸는 단계, 상기 수직 측벽으로 바뀐 협폭 스토리지노드 홀을 추가로 식각하여 수직측벽을 가지면서 폭이 넓어진 광폭 스토리지노드 홀을 형성하는 단계, 상기 광폭 스토리지노드홀 아래의 식각배리어막을 식각하여 상기 스토리지노드콘택을 노출시키는 단계, 상기 광폭 스토리지노드 홀 내에 상기 스토리지노드콘택과 연결되는 실린더 구조의 하부전극을 형성하는 단계, 및 상기 몰드산화막을 선택적으로 제거하는 단계를 포함하는 것을 특징으로 하고, 상기 협폭 스토리지노드 홀의 경사진 측벽을 수직 측벽으로 바꾸는 단계는, 상기 협폭 스토리지노드 홀을 포함한 상기 몰드산화막 상에 단차피복성이 열악한 조건으로 희생절연막을 형성하여 이루어지는 것을 특징으로 한다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.

도 3a 내지 도 3e는 본 발명의 실시예에 따른 캐패시터의 제조 방법을 도시한 공정 단면도이다.

도 3a에 도시된 바와 같이, 적절한 전도도를 가지도록 불순물이 주입된 반도체 기판(21) 상에 층간절연막(22)을 2000Å∼10000Å의 두께로 형성한 후, 마스크 및 비등방성 식각 공정을 통해 층간절연막(22)을 식각하여 반도체 기판(21)의 일부를 노출시키는 스토리지노드콘택홀을 형성한다. 여기서, 반도체 기판(21)은 단결정 실리콘 기판이다.

다음에, 스토리지노드 콘택홀을 포함한 층간절연막(22) 상에 티타늄막을 증착하고 열처리하여 반도체 기판(21)의 실리콘과 티타늄막의 반응을 유도하여 티타늄실리사이드(23)를 형성한다.

다음에, 습식식각법을 통해 스토리지노드 콘택홀 이외의 미반응 티타늄막을 제거한 후, 스토리지노드 콘택홀을 채울때까지 티타늄실리사이드(23)를 포함한 층간절연막(22) 상에 티타늄나이트라이드(24)를 증착한다. 이어서, 층간절연막(22)의 표면이 드러날때까지 티타늄나이트라이드(24)를 화학적기계적연마(CMP)하여 평탄화시킨다. 전술한 일련의 공정에 의해 스토리지노드 콘택홀에 티타늄실리사이드(23)와 티타늄나이트라이드(24)로 이루어진 스토리지노드 콘택이 매립된다.

전술한 바와 같은 일련의 공정에 의해 적어도 스토리지노드 콘택이 형성되고 그 표면이 평탄한 반도체 기판(21), 즉 스토리지노드 콘택을 포함한 층간절연막(22) 상에 식각배리어막(25)을 형성한 후, 식각배리어막(25) 상에 하부전극의 높이를 결정짓는 몰드산화막(26)을 증착한다. 이때, 식각배리어막(25)은 300Å∼1000Å의 두께로 증착한 실리콘질화막(Si₃N₄)이며, 후속 몰드산화막의 건식식각시 식각배리어막 역할을 한다. 그리고, 몰드산화막(26)은 5000Å∼30000Å의 두께로 증착하며, USG(Undoped Silicate Glass), PSG(Phospho Silicate Glass), BPSG(Boro Phospho Silicate Glass) 또는 PETEOS(Plasma Enhance Tetra Ethyl Ortho Silicate) 중에서 선택하여 사용한다.

다음에, 식각배리어막(25)에서 식각이 멈추도록 몰드산화막(26)을 비등방성 식각하여 협폭(narrow width) 스토리지노드 홀(27a)을 형성한다. 여기서, 협폭 스토리지노드 홀(27a)의 식각 프로파일을 살펴보면, 상부 CD(T_CD)에 비해 하부 CD(B_CD)가 좁은 형태, 즉 바닥으로 갈수록 폭이 좁아져 내벽이 경사진다.

도 3b에 도시된 바와 같이, 협폭 스토리지노드 홀(27a)을 포함한 전면에 희생절연막(28)을 증착한다. 이때, 희생절연막(28)은 의도적으로 단차피복성을 열악하게 조절하여 협폭 스토리지노드 홀(27a)의 내벽을 수직 형태로 만든다. 이하, 수직 스토리지노드 홀(27b)이라고 약칭하며, 수직 스토리지노드 홀(27b)을 형성하기 위해, 희생절연막(28)은 협폭 스토리지노드 홀(27a)의 바닥에서 그 두께가 가장 얇고 바닥으로부터 점점 두께가 증가하여 입구의 모서리에서 가장 두껍게 증착된다. 결국, 희생절연막(28)의 증착에 의해 제공되는 수직 스토리지노드 홀(27a)은 상부 임계선폭(Top Critical Dimension, T_CD)이 하부 임계선폭(Bottom CD, B_CD)과 동일하다.

한편, 단차피복성이 열악한 희생절연막(28)은 TEOS(Tetra Ethyl Ortho Silicate) 또는 SiH₄를 소스로 이용한 저압화학기상증착법(Low Pressure Chemical Vapor Deposition; LPCVD)을 이용하여 형성한다.

도 3c에 도시된 바와 같이, 희석된 불산(dilute HF), 불산 계열이 혼합된 케미컬, 암모니아수 계열이 혼합된 케미컬 등의 습식케미컬을 이용한 딥 공정을 통해 희생절연막(28)과 몰드산화막(26)을 부분적으로 습식식각하여 수직 스토리지노드 홀(27b)의 폭을 넓혀 광폭 수직 스토리지노드 홀(27c)을 형성한다. 이때, 습식케미컬을 이용한 딥 공정은 4℃∼180℃의 온도에서 10초∼1800초동안 진행하고, 식각배리어막(25)은 선택비를 가져 식각되지 않으며, 딥 공정은 수직 스토리지노드 홀(27b)의 바닥이 식각배리어막(25)의 표면을 노출시킬 때까지 진행한다. 전술한 습식케미컬을 이용한 딥 공정시, 식각배리어막(25)이 식각되지 않고 남아 있으므로 스토리지노드 콘택이 손상되는 것을 방지한다.

다음에, 식각배리어막(25)을 식각하여 스토리지노드 콘택을 노출시킨다.

전술한 바와 같은 일련의 습식 딥 공정후 잔류하는 몰드산화막(26)과 희생절연막(28)의 적층이 제공하는 광폭 수직 스토리지노드 홀(27c)은 상부 CD(T_CD)와 하부 CD(BCD)가 동일한 수직 프로파일을 갖는다.

도 3d에 도시된 바와 같이, 광폭 수직 스토리지노드 홀(27c)을 포함한 전면에 화학기상증착법(CVD)으로 도우프드 실리콘막을 증착한 후, 광폭 수직 스토리지노드 홀(27c)을 채울때까지 도우프드 실리콘막 상에 산화막이나 감광막을 형성한다.

다음에, 에치백이나 화학적기계적연마를 통해 광폭 수직 스토리지노드 홀(27c)을 제외한 부분에 형성된 도우프드 실리콘막을 제거하여 도우프드 실리콘막으로 된 실린더 구조의 하부전극(29)를 형성한 후, 산화막이나 감광막을 제거한다. 한편, 실린더 구조의 하부전극(29)을 위한 도전막으로는 도우프드 실리콘막외에 도우프드 실리콘막과 언도우프드 실리콘막의 이중층, Ru, Pt, Ir, W, IrO_x, RuO_x, WN 또는 TiN을 사용하며, 이들 도전막들은 물리기상증착법(PVD), 화학기상증착법(CVD), 원자층증착법(ALD) 또는 플라즈마원자층증착법(PEALD)을 통해 증착되며, 그 두께는 100Å∼1000Å이다.

전술한 바에 따르면, 수직 프로파일을 유지하는 광폭 수직 스토리지노드 홀(27c)내에 실린더 구조의 하부전극(29)을 형성하므로써, 경사진 스토리지노드 홀에 형성되는 하부전극에 비해 하부전극의 구조적 강도가 견고해진다.

도 3e에 도시된 바와 같이, 몰드산화막(26)을 습식 딥아웃 공정을 통해 제거한다. 이때, 식각배리어막(25)이 선택비를 가져 제거되지 않고 잔류하며, 이와 같이 잔류하는 식각배리어막(25)은 실린더 구조의 하부전극(29)의 하부 영역을 지지하는 역할을 한다.

한편, 습식 딥아웃은 액체 케미컬을 사용하되, 불산(HF) 계열의 혼합 케미컬을 이용하고, 4℃∼80℃의 온도에서 10초∼3600초동안 진행한다.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

상술한 바와 같은 본 발명은 수직 스토리지노드 홀내에 실린더 구조의 하부전극을 형성하여 하부전극의 구조적 강도를 견고하게 하므로써 이웃한 하부전극간 접촉을 방지하여 소자의 수율 및 신뢰성을 향상시킬 수 있는 효과가 있다.

Claims (5)

1. 적어도 스토리지노드 콘택이 형성되고 그 표면이 평탄한 반도체 기판 상부에 식각배리어막과 몰드산화막을 적층 형성하는 단계;

   상기 식각배리어막에서 식각이 멈추도록 상기 몰드산화막을 식각하여 바닥으로 갈수록 폭이 좁아져 측벽이 경사지는 협폭 스토리지노드 홀을 형성하는 단계;

   상기 협폭 스토리지노드 홀의 경사진 측벽을 수직 측벽으로 바꾸는 단계;

   상기 수직 측벽으로 바뀐 협폭 스토리지노드 홀을 추가로 식각하여 수직측벽을 가지면서 폭이 넓어진 광폭 스토리지노드 홀을 형성하는 단계;

   상기 광폭 스토리지노드홀 아래의 식각배리어막을 식각하여 상기 스토리지노드콘택을 노출시키는 단계;

   상기 광폭 스토리지노드 홀 내에 상기 스토리지노드콘택과 연결되는 실린더 구조의 하부전극을 형성하는 단계; 및

   상기 몰드산화막을 선택적으로 제거하는 단계

   를 포함하는 캐패시터의 제조 방법.
2. 제1항에 있어서,

   상기 협폭 스토리지노드 홀의 경사진 측벽을 수직 측벽으로 바꾸는 단계는,

   상기 협폭 스토리지노드 홀을 포함한 상기 몰드산화막 상에 단차피복성이 열악한 조건으로 희생절연막을 형성하여 이루어지는 것을 특징으로 하는 캐패시터의 제조 방법.
3. 제2항에 있어서,

   상기 희생절연막은, 상기 협폭 스토리지노드 홀의 바닥에서 그 두께가 가장 얇고 상기 협폭 스토리지노드 홀의 바닥으로부터 점점 두께가 증가하여 입구의 모서리에서 가장 두껍게 형성되는 것을 특징으로 하는 캐패시터의 제조 방법.
4. 제2항 또는 제3항에 있어서,

   상기 희생절연막은 TEOS 또는 SiH₄를 소스로 이용한 저압화학기상증착법을 이용하여 형성하는 것을 특징으로 하는 캐패시터의 제조 방법.
5. 제1항에 있어서,

   상기 광폭 스토리지노드 홀을 형성하는 단계는,

   상기 식각배리어막에서 식각이 멈출때까지 상기 협폭 스토리지노드 홀을 습식 딥아웃하는 것을 포함하는 것을 특징으로 하는 캐패시터의 제조 방법.