KR20040008626A - 실린더형 캐패시터의 제조 방법 - Google Patents

실린더형 캐패시터의 제조 방법 Download PDF

Info

Publication number
KR20040008626A
KR20040008626A KR1020020042294A KR20020042294A KR20040008626A KR 20040008626 A KR20040008626 A KR 20040008626A KR 1020020042294 A KR1020020042294 A KR 1020020042294A KR 20020042294 A KR20020042294 A KR 20020042294A KR 20040008626 A KR20040008626 A KR 20040008626A
Authority
KR
South Korea
Prior art keywords
storage node
insulating layer
capacitor
manufacturing
steam
Prior art date
Application number
KR1020020042294A
Other languages
English (en)
Inventor
주성재
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020020042294A priority Critical patent/KR20040008626A/ko
Publication of KR20040008626A publication Critical patent/KR20040008626A/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/82Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/92Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by patterning layers, e.g. by etching conductive layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 습식식각법을 이용하여 스토리지노드절연막을 식각할 때 수용액의 표면장력에 의해 이웃한 스토리지노드가 서로 붙는 브릿지 현상을 방지하는데 적합한 캐패시터의 제조 방법을 제공하기 위한 것으로, 스토리지노드콘택이 형성된 반도체기판 상부에 스토리지노드절연막을 형성하는 단계, 상기 스토리지노드절연막을 식각하여 상기 스토리지노드콘택을 오픈시키는 콘케이브패턴을 형성하는 단계, 상기 콘케이브패턴내에 상기 스토리지노드콘택에 연결되는 실린더형 스토리지노드를 형성하는 단계, 상기 스토리지노드절연막을 증기를 이용한 건식식각을 통해 제거하는 단계, 및 상기 스토리지노드절연막 제거후 드러난 상기 실린더형 스토리지노드상에 유전막과 플레이트를 차례로 형성하는 단계를 포함하며, 불산증기 또는 불산증기에 질산, 황산, 염산, 초산 또는 불화암모늄 중에서 선택된 하나가 첨가된 혼합증기를 이용하여 건식식각하므로써 스토리지노드간 브릿비 현상을 방지한다.

Description

실린더형 캐패시터의 제조 방법{Method for fabricating cylinder type capacitor}
본 발명은 반도체 제조 기술에 관한 것으로, 특히 캐패시터의 제조 방법에 관한 것이다.
DRAM의 캐패시터는 전하를 저장하는 부분이며, 충분한 양의 전하를 저장하기 위해서는 캐패시턴스가 클수록 좋다. 캐패시터의 정전용량을 증가시키기 위한 방법은 한정적인 2차원 면적에 대한 3차원으로의 구조 변화, 다결정폴리실리콘 박막의 미세 구조 특성을 이용한 HSG(Hemispherical Silicon Grain)로 전극 표면적을 증가시키는 방법, 고유전상수를 갖는 고유전물질로 대체하는 방법 등이 이용되고 있다.
전술한 여러 가지 방법중에서 가장 용이하고 일반적인 방법은 콘케이브(Concave), 실린더(Cylinder) 구조를 채택하므로서 캐패시터의 면적을 증가시키는 것이다.
도 1a 내지 도 1b는 종래기술에 따른 실린더형 캐패시터의 제조 방법을 도시한 공정 단면도이다.
도 1a에 도시된 바와 같이, 트랜지스터 및 비트라인(도시 생략)이 형성된 반도체기판(11)상에 층간절연막(12)을 형성한 후, 층간절연막(12)을 식각하여 반도체기판(11)에 이르는 스토리지노드콘택홀을 형성한다.
다음에, 스토리지노드콘택홀에 캐패시터의 스토리지노드(storage node)와 트랜지스터를 전기적으로 연결하는 스토리지노드콘택(13)을 매립시킨다. 여기서, 스토리지노드콘택(13)은 잘 알려진 바와 같이, 폴리실리콘플러그, 티타늄실리사이드막 및 티타늄나이트라이드막의 순서로 적층된 구조이다.
다음에, 층간절연막(12)상에 후속 스토리지노드절연막 식각시의 식각배리어막(14)을 형성한 후, 식각배리어막(14)상에 캐패시터 사이의 분리막이면서 캐패시터의 높이를 결정짓는 스토리지노드절연막(15)을 형성한다. 여기서, 식각배리어막(14)은 주로 산화막인 스토리지노드절연막(15)에 대해 선택비를 갖는 질화막을 이용하며, 스토리지노드절연막(15)은 USG, PSG, BPSG, PE-TEOS(Plasma Enhanced Tetra Ethly Ortho Silicate) 및 LP-TEOS(Plasma Pressure TEOS)로 이루어진 그룹중에서 선택된 하나를 이용한다.
다음에, 스토리지노드절연막(15)상에 스토리지노드가 형성될 영역을 정의하는 감광막패턴(도시 생략)을 형성한다. 다음에, 감광막패턴을 식각마스크로 스토리지노드절연막(15)을 식각하고 연속해서 식각배리어막(14)을 식각하여 스토리지노드가 형성될 영역인 콘케이브패턴(16)을 형성한다.
다음으로, 콘케이브패턴(16)을 포함한 전면에 스토리지노드용 도전막을 증착한 후, 스토리지노드절연막(15)의 표면이 드러날때까지 화학적기계적연마를 수행하여 평탄화한다. 이때, 콘케이브패턴(16)내에만 이웃한 스토리지노드(17)와 서로 격리되면서 절연되는 스토리지노드(17)가 형성된다.
도 1b에 도시된 바와 같이, 스토리지노드절연막(15)을 습식식각하여 제거한다. 이때, 스토리지노드(17)의 외벽이 드러남에 따라 스토리지노드(17)는 실린더 형태를 갖는다.
후속 공정으로 도면에 도시되지 않았지만, 스토리지노드(17)를 포함한 전면에 유전막과 플레이트(plate)를 형성한다.
전술한 종래기술에서는 실린더형 캐패시터를 형성하여 스토리지노드의 내벽과 외벽을 모두 사용하므로 정전용량 확보가 용이하다.
그러나, 종래기술은 실린더형 캐패시터를 형성하는 과정이 어려운데, 특히 스토리지노드절연막(15)을 제거하는 과정에서 불산(HF) 수용액 및 여기에 황산(H2SO4), 질산(HNO3), 초산(CH3COOH), 불화암모늄(NH4F) 등이 첨가된 혼합수용액을 사용하여 스토리지노드절연막을 식각 및 건조시킬 때 수용액의 표면장력에 의하여 인접 실린더형 스토리지노드가 서로 붙는 브릿지(Bridge, B) 현상이 발생하는 문제가 있다.
이것은 수용액에 의한 습식식각법을 사용하는 경우 피할 수 없는 문제이며, DRAM의 집적도가 증가할수록 실린더형 캐패시터의 높이는 증가하고 간격은 감소하므로 브릿지 현상은 더욱 악화될 것이다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 안출한 것으로, 습식식각법을 이용하여 스토리지노드절연막을 식각할 때 수용액의 표면장력에 의해 이웃한 스토리지노드가 서로 붙는 브릿지 현상을 방지하는데 적합한 캐패시터의 제조 방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1b는 종래기술에 따른 실린더형 캐패시터의 제조 방법을 도시한 공정 단면도,
도 2는 본 발명의 제1 실시예에 따른 캐패시터의 제조 방법을 도시한 공정 흐름도,
도 3은 스토리지노드절연막 제거 과정이 이루어지는 챔버를 도시한 도면,
도 4는 본 발명의 제2 실시예에 따른 캐패시터의 제조 방법을 도시한 공정 흐름도,
도 5a 내지 도 5b는 도 4에 따른 캐패시터의 제조 방법을 도시한 공정 단면도.
*도면의 주요 부분에 대한 부호의 설명
30 : 챔버 31 : 웨이퍼
32 : 서셉터
상기 목적을 달성하기 위한 본 발명의 캐패시터의 제조 방법은 스토리지노드콘택이 형성된 반도체기판 상부에 스토리지노드절연막을 형성하는 단계, 상기 스토리지노드절연막을 식각하여 상기 스토리지노드콘택을 오픈시키는 콘케이브패턴을 형성하는 단계, 상기 콘케이브패턴내에 상기 스토리지노드콘택에 연결되는 실린더형 스토리지노드를 형성하는 단계, 상기 스토리지노드절연막을 증기를 이용한 건식식각을 통해 제거하는 단계, 및 상기 스토리지노드절연막 제거후 드러난 상기 실린더형 스토리지노드상에 유전막과 플레이트를 차례로 형성하는 단계를 포함함을 특징으로 하고, 상기 증기는 불산증기 또는 불산증기가 포함된 혼합증기를 이용하는 것을 특징으로 하며, 상기 불산증기가 포함된 혼합증기는 상기 불산증기에 질산, 황산, 염산, 초산 또는 불화암모늄 중에서 선택된 하나가 첨가된 혼합증기인 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 2는 본 발명의 제1 실시예에 따른 캐패시터의 제조 방법을 도시한 공정 흐름도이고, 도 3은 도 2의 스토리지노드절연막 제거과정이 이루어지는 챔버를 도시한 도면이다.
도 2를 참조하면, 제1 실시예에 따른 캐패시터의 제조 방법은 크게 스토리지노드콘택 형성 과정(21), 식각배리어막 및 스토리지노드절연막 형성 과정(22), 콘케이브패턴 형성 과정(23), 스토리지노드 형성 과정(24), 스토리지노드절연막 제거 과정(25), 유전막 및 플레이트 형성 과정(26)으로 이루어진다.
도 2에서 스토리지노드절연막 제거 과정(25)은 스토리지노드 형성 과정(24)이 이루어진 웨이퍼를 챔버(도 3 참조)로 이송시킨 후, 불산증기(HF vapor)를 사용하여 건식식각하므로써 표면장력에 의한 브릿지 현상을 방지한다.
도 3을 참조하면, 스토리지노드 형성 과정(24)이 이루어진 웨이퍼(31)를 챔버(30)내 서셉터(32)에 장착시킨 후, 챔버(30)내에 불산증기를 주입하여 스토리지노드절연막을 건식식각하고 건식식각후 부산물을 펌핑시킨다.
통상적으로 스토리지노드절연막 식각시 불산 수용액을 사용하는데, 스토리지노드로 주로 사용하는 폴리실리콘막은 불산 수용액에 의해 식각되지 않는다. 따라서, 선택적으로 스토리지노드절연막만 제거하여 실린더형 스토리지노드를 형성하는 것이다.
이에 따라, 불산 증기를 이용하는 경우에도 스토리지노드를 식각하지 않으면서 스토리지노드절연막만을 선택적으로 제거할 수 있다. 또한, 불산수용액을 이용한 경우에 표면장력에 의해 스토리지노드간 브릿지가 발생되었으나, 불산증기를 이용하므로 브릿지 현상을 원천적으로 방지한다.
한편, 제거해야 하는 스토리지노드절연막의 두께가 최대 20000Å에 이르는 반면 불산 증기를 이용한 건식식각속도는 통상적인 습식식각에 비해 낮으므로, 공정시간이 증가하는 단점이 발생할 수 있다.
이를 극복하기 위해 도 3에 도시된 바와 같이, 건식식각이 이루어지는 챔버(30)에 자외선을 조사하여 기상에서 반응성이 강한 라디칼(radical)을 다량 생성시키므로써 건식식각 속도를 증가시킨다. 이때, 자외선 조사는 챔버(30) 내부 또는 챔버(30) 외부에서 모두 가능하며, 도 3과 같이 챔버(30) 외부에서 자외선을 조사하는 경우에는 자외선이 잘 투과하는 재질로 챔버(30)를 만들면 된다. 즉, 자외선 조사시 챔버(30)를 진공상태로 유지할 필요가 없기 때문에 금속재질로 챔버를 만들 필요는 없다.
또한, 웨이퍼(31)가 장착되는 서셉터(32)의 온도를 25℃∼200℃의 온도범위에서 승온하여 식각반응의 속도를 증진시키므로써 공정시간을 단축시킨다.
도 4는 본 발명의 제2 실시예에 따른 캐패시터의 제조 방법을 도시한 공정 흐름도이다.
도 4를 참조하면, 제2 실시예에 따른 캐패시터의 제조 방법은 크게 스토리지노드콘택 형성 과정(41), 식각배리어막 및 스토리지노드절연막 형성 과정(42), 콘케이브패턴 형성 과정(43), 스토리지노드 형성 과정(44), 스토리지노드절연막 제거 과정(45), 유전막 및 플레이트 형성 과정(46)으로 이루어진다.
도 2에서 스토리지노드절연막 제거 과정(45)은 스토리지노드 형성 과정(44)이 이루어진 웨이퍼를 챔버(도 3 참조)로 이송시킨 후, 불산증기(HF vapor)에 질산, 황산, 염산, 초산 또는 불화암모늄 중에서 선택된 하나가 첨가된 혼합증기를 사용하여 건식식각한다.
이와 같이, 스토리지노드 절연막 제거 과정시 불산증기가 포함된 혼합증기를 이용하여 건식식각하면 브릿지 현상을 방지함과 동시에 불산증기를 이용할 때보다 식각속도가 빠른 효과가 있다.
제2 실시예의 경우에도 제1 실시예와 동일하게 도 3에 도시된 챔버에서 스토리지노드절연막 제거 과정(45)이 이루어진다.
예컨대, 스토리지노드 형성 과정(44)이 이루어진 웨이퍼(31)를 챔버(30)내 서셉터(32)에 장착시킨 후, 챔버(30)내에 불산증기가 포함된 혼합증기를 주입하여 스토리지노드절연막을 건식식각하고 건식식각후 부산물을 펌핑시킨다.
이때, 불산 증기를 포함한 혼합증기를 이용하는 경우에도 스토리지노드를 식각하지 않으면서 스토리지노드절연막만을 선택적으로 제거할 수 있다. 또한, 불산수용액을 이용한 경우에 표면장력에 의해 스토리지노드간 브릿지가 발생되었으나, 불산증기를 포함한 혼합증기를 이용하므로 브릿지 현상을 원천적으로 방지한다.
한편, 제거해야 하는 스토리지노드절연막의 두께가 최대 20000Å에 이르는 반면 불산 증기를 포함한 혼합증기를 이용한 건식식각속도는 통상적인 습식식각에 비해 낮으므로, 공정시간이 증가하는 단점이 발생할 수 있다.
이를 극복하기 위해 건식식각이 이루어지는 챔버에 자외선을 조사하여 기상에서 반응성이 강한 라디칼(radical)을 다량 생성시키므로써 건식식각 속도를 증가시킨다.
또한, 웨이퍼(31)가 장착되는 서셉터(32)의 온도를 25℃∼200℃의 온도범위에서 승온하여 식각반응의 속도를 증진시키므로써 공정시간을 단축시킨다.
도 5a 내지 도 5b는 도 4에 따른 캐패시터의 제조 방법을 도시한 공정 단면도이다.
도 5a에 도시된 바와 같이, 트랜지스터 및 비트라인(도시 생략)이 형성된 반도체기판(51)상에 층간절연막(52)을 형성한 후, 층간절연막(52)을 식각하여 반도체기판(51)에 이르는 스토리지노드콘택홀을 형성한다.
다음에, 스토리지노드콘택홀에 캐패시터의 스토리지노드와 트랜지스터를 전기적으로 연결하는 스토리지노드콘택(53)을 매립시킨다. 여기서, 스토리지노드콘택(53)은 잘 알려진 바와 같이, 폴리실리콘플러그, 티타늄실리사이드막 및 티타늄나이트라이드막의 순서로 적층된 구조이며, 이들의 자세한 설명은 생략하기로 한다. 결국, 스토리지노드콘택(53)은 층간절연막(52)을 관통하여 반도체기판(51)에 연결되는 수직 구조를 갖는다.
다음에, 층간절연막(52)상에 후속 스토리지노드절연막 식각시의 식각배리어막(54)을 형성한 후, 식각배리어막(54)상에 캐패시터 사이의 분리막이면서 캐패시터의 높이를 결정짓는 스토리지노드절연막(55)을 형성한다. 여기서, 식각배리어막(54)은 주로 산화막인 스토리지노드절연막(55)에 대해 선택비를 갖는 질화막을 이용하며, 스토리지노드절연막(55)은 USG, PSG, BPSG, PE-TEOS 및 LP-TEOS로 이루어진 그룹중에서 선택된 하나를 이용한다.
다음에, 스토리지노드절연막(55)상에 스토리지노드가 형성될 영역을 정의하는 감광막패턴(도시 생략)을 형성한다. 다음에, 감광막패턴을 식각마스크로 스토리지노드절연막(55)을 식각하고 연속해서 식각배리어막(54)을 식각하여 스토리지노드가 형성될 영역인 콘케이브패턴(56)을 형성한다.
다음으로, 콘케이브패턴(56)을 포함한 전면에 스토리지노드용 도전막을 증착한 후, 스토리지노드절연막(55)의 표면이 드러날때까지 화학적기계적연마를 수행하여 평탄화한다. 이때, 콘케이브패턴(56)내에만 이웃한 스토리지노드(57)와 서로 격리되면서 절연되는 스토리지노드(57)가 형성된다.
도 5b에 도시된 바와 같이, 스토리지노드절연막(55)을 불산증기 또는 불산증기에 질산, 황산, 염산, 초산 또는 불화암모늄 중에서 선택된 하나가 첨가된 혼합증기를 이용하여 건식식각한다. 이때, 스토리지노드(57)의 외벽이 드러남에 따라 스토리지노드(57)는 실린더 형태를 갖는다.
후속 공정으로 스토리지노드(57)를 포함한 전면에 유전막(58)과 플레이트(59)를 형성한다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명은 스토리지노드절연막을 증기를 이용하여 건식식각하므로써 스토리지노드간 브릿지를 방지하여 캐패시터의 전기적 특성을 향상시킬 수 있는 효과가 있다.

Claims (7)

  1. 스토리지노드콘택이 형성된 반도체기판 상부에 스토리지노드절연막을 형성하는 단계;
    상기 스토리지노드절연막을 식각하여 상기 스토리지노드콘택을 오픈시키는 콘케이브패턴을 형성하는 단계;
    상기 콘케이브패턴내에 상기 스토리지노드콘택에 연결되는 실린더형 스토리지노드를 형성하는 단계;
    상기 스토리지노드절연막을 증기를 이용한 건식식각을 통해 제거하는 단계; 및
    상기 스토리지노드절연막 제거후 드러난 상기 실린더형 스토리지노드상에 유전막과 플레이트를 차례로 형성하는 단계
    를 포함함을 특징으로 하는 캐패시터의 제조 방법.
  2. 제1항에 있어서,
    상기 스토리지노드절연막을 제거하는 단계는,
    상기 스토리지노드가 형성된 상기 반도체기판을 서셉터가 구비된 챔버내로 이송시켜 상기 서셉터에 장착시키는 단계; 및
    상기 챔버에 상기 증기를 주입하여 상기 스토리지노드절연막을 건식식각하는단계
    를 포함함을 특징으로 하는 캐패시터의 제조 방법.
  3. 제2항에 있어서,
    상기 스토리지노드절연막을 건식식각할 때,
    상기 챔버의 내부 또는 외부에서 자외선을 조사하는 것을 특징으로 하는 캐패시터의 제조 방법.
  4. 제3항에 있어서,
    상기 챔버는 상기 자외선이 투과하는 재질인 것을 특징으로 하는 캐패시터의 제조 방법.
  5. 제2항에 있어서,
    상기 스토리지노드절연막을 건식식각할 때,
    상기 서셉터의 온도를 25℃∼200℃의 온도범위에서 승온시키는 것을 특징으로 하는 캐패시터의 제조 방법.
  6. 제1항 또는 제2항에 있어서,
    상기 증기는 불산증기 또는 불산증기가 포함된 혼합증기를 이용하는 것을 특징으로 하는 캐패시터의 제조 방법.
  7. 제6항에 있어서,
    상기 불산증기가 포함된 혼합증기는,
    상기 불산증기에 질산, 황산, 염산, 초산 또는 불화암모늄 중에서 선택된 하나가 첨가된 혼합증기인 것을 특징으로 하는 캐패시터의 제조 방법.
KR1020020042294A 2002-07-19 2002-07-19 실린더형 캐패시터의 제조 방법 KR20040008626A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020042294A KR20040008626A (ko) 2002-07-19 2002-07-19 실린더형 캐패시터의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020042294A KR20040008626A (ko) 2002-07-19 2002-07-19 실린더형 캐패시터의 제조 방법

Publications (1)

Publication Number Publication Date
KR20040008626A true KR20040008626A (ko) 2004-01-31

Family

ID=37317659

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020042294A KR20040008626A (ko) 2002-07-19 2002-07-19 실린더형 캐패시터의 제조 방법

Country Status (1)

Country Link
KR (1) KR20040008626A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7435644B2 (en) 2005-02-02 2008-10-14 Samsung Electronics Co., Ltd. Method of manufacturing capacitor of semiconductor device
GB2451477A (en) * 2007-07-31 2009-02-04 Royston William Clarke Battery Box
KR200482777Y1 (ko) 2016-07-22 2017-03-06 주식회사 뷰티채널 가속눈썹

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7435644B2 (en) 2005-02-02 2008-10-14 Samsung Electronics Co., Ltd. Method of manufacturing capacitor of semiconductor device
GB2451477A (en) * 2007-07-31 2009-02-04 Royston William Clarke Battery Box
KR200482777Y1 (ko) 2016-07-22 2017-03-06 주식회사 뷰티채널 가속눈썹

Similar Documents

Publication Publication Date Title
KR100449030B1 (ko) 스택형 캐패시터 및 그의 제조방법
US6777305B2 (en) Method for fabricating semiconductor device
KR100413606B1 (ko) 캐패시터의 제조 방법
KR100721579B1 (ko) 캐패시터의 제조 방법
KR20040008626A (ko) 실린더형 캐패시터의 제조 방법
JP2006191053A (ja) 半導体メモリ装置の製造方法
KR100265847B1 (ko) 반도체장치의전하저장전극형성방법
US6924189B2 (en) Method for manufacturing capacitor bottom electrode of semiconductor device
KR100384780B1 (ko) 반도체소자의 캐패시터 제조방법
KR100465836B1 (ko) 캐패시터의 제조 방법
US6238970B1 (en) Method for fabricating a DRAM cell capacitor including etching upper conductive layer with etching byproduct forming an etch barrier on the conductive pattern
KR20040001960A (ko) 반도체장치의 캐패시터 제조방법
KR100875658B1 (ko) 반도체소자 제조방법
KR100318430B1 (ko) 반도체 소자의 실린더형 전하저장 전극 형성방법
KR101044005B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100428656B1 (ko) 캐패시터의 제조 방법
KR100465635B1 (ko) 반도체 소자의 커패시터 형성방법
KR20020024738A (ko) 반도체 메모리장치의 스토리지노드 전극 제조 방법
KR20000075304A (ko) 반도체 소자의 캐패시터 하부전극 형성방법
KR20030056498A (ko) 반도체소자의 커패시터 및 그의 제조방법
KR19990055149A (ko) 실린더형 전하저장전극의 층간절연막 손상 방지 방법
KR20020050425A (ko) 커패시터 및 그의 제조방법
JP2003197771A (ja) キャパシタを備えた半導体装置及びその製造方法
KR980011873A (ko) 반도체 소자의 작은 콘택홀 형성방법
KR20060119190A (ko) 반도체 소자의 실린더형 캐패시터 하부전극막 형성방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination