KR100265847B1 - 반도체장치의전하저장전극형성방법 - Google Patents
반도체장치의전하저장전극형성방법 Download PDFInfo
- Publication number
- KR100265847B1 KR100265847B1 KR1019970027906A KR19970027906A KR100265847B1 KR 100265847 B1 KR100265847 B1 KR 100265847B1 KR 1019970027906 A KR1019970027906 A KR 1019970027906A KR 19970027906 A KR19970027906 A KR 19970027906A KR 100265847 B1 KR100265847 B1 KR 100265847B1
- Authority
- KR
- South Korea
- Prior art keywords
- storage electrode
- charge storage
- forming
- oxide film
- sacrificial oxide
- Prior art date
Links
- 238000003860 storage Methods 0.000 title claims abstract description 39
- 238000000034 method Methods 0.000 title claims abstract description 31
- 239000004065 semiconductor Substances 0.000 title claims description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 58
- 229920005591 polysilicon Polymers 0.000 claims abstract description 58
- 239000010410 layer Substances 0.000 claims abstract description 36
- 238000005530 etching Methods 0.000 claims abstract description 20
- 239000007789 gas Substances 0.000 claims abstract description 14
- 239000011229 interlayer Substances 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 9
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 7
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 claims abstract description 7
- 229910052799 carbon Inorganic materials 0.000 claims abstract description 7
- 229910052731 fluorine Inorganic materials 0.000 claims abstract description 7
- 239000011737 fluorine Substances 0.000 claims abstract description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 6
- 239000001301 oxygen Substances 0.000 claims abstract description 6
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 6
- 230000001681 protective effect Effects 0.000 claims description 11
- 229910017855 NH 4 F Inorganic materials 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 2
- 238000002347 injection Methods 0.000 claims 1
- 239000007924 injection Substances 0.000 claims 1
- 239000000243 solution Substances 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052710 silicon Inorganic materials 0.000 abstract description 5
- 239000010703 silicon Substances 0.000 abstract description 5
- 230000015572 biosynthetic process Effects 0.000 abstract 3
- 229920002120 photoresistant polymer Polymers 0.000 description 11
- 230000004888 barrier function Effects 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 3
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 230000000593 degrading effect Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
Abstract
1. 청구범위에 기재된 발명이 속한 기술분야
반도체 소자 제조 분야에 관한 것임
2. 발명이 해결하고자 하는 기술적 과제
정전용량을 증가시키기 위하여 반구형 폴리실리콘막을 이용하는 전하저장전극의 폴리실리콘막 요철에 잔존하는 산화막을 효과적으로 제거하여 정확한 전하저장전극 패턴을 형성할 수 있는 반도체 장치의 전하저장전극 형성 방법을 제공한다.
3. 발명의 해결방법의 요지
등방성 건식식각 장치로 탄소와 불소가 함유된 가스 및 산소가 혼합된 가스를 이용하여 폴리실리콘막 표면의 요철에 잔존하는 산화막을 효과적으로 제거한다.
4. 발명의 중요한 용도
반도체 장치 제조 공정에 이용됨
Description
본 발명은 반도체 장치 제조 방법에 관한 것으로, 특히 실린더형 전하저장전극 형성 방법에 관한 것이다.
반도체 소자의 집적도가 증가함에 따라 소자의 최소 설계 한계는 급격히 감소해 왔다. 소자의 고집적화에 따른 축전용량의 확보를 위하여 전하저장전극 표면에 요철을 주어 유효면적을 확보하는 방법이 이용되어 왔다.
도1a 내지 도1f는 종래 기술에 따른 실린더형 전하저장전극 형성 공정 단면도이다.
이하, 첨부된 도면을 참조하여 종래 기술의 문제점을 설명한다.
먼저 도1a에 도시한 바와 같이 실리콘 기판(11) 상에 층간절연막(12)으로 산화막을 형성하고 전하저장전극 콘택홀을 형성하기 위한 감광막 패턴(13)을 형성한다.
다음으로 도1b에 도시한 바와 같이 상기 감광막 패턴(13)을 식각장벽으로 상기 층간절연막(12)을 선택적으로 건식식각하여 콘택홀을 형성한 다음 감광막 패턴(13)을 제거한다. 이어서, 제1 폴리실리콘막(14)을 증착하고 전면식각하여 콘택홀 내부에 제1 폴리실리콘막(14) 플러그를 형성한 후 하부의 층간절연막(12)을 보호하기 위한 보호 산화막(15)을 형성한다. 이어서, 도핑된 제1 희생산화막(16)을 형성한 후 전하저장전극 영역을 정의하기 위한 감광막 패턴(17)을 형성한다.
다음으로 도1c에 도시한 바와 같이, 상기 감광막 패턴(17)을 식각장벽으로 상기 제1 희생산화막(16)과 보호 산화막(15)을 선택적으로 건식식각하고 감광막 패턴(17)을 제거한다. 이어서, 제2 폴리실리콘막(18), 반구형(hemi-spherical grain) 폴리실리콘막(19) 및 제2 희생산화막(20)을 형성한다.
다음으로 도1d에 도시한 바와 같이, 상기 제2 희생산화막(20)을 전면식각하여 반구형 폴리실리콘막(19)의 일부를 노출시켜서 반구형 폴리실리콘막(19)과 제2 희생산화막(20)과의 단차가 없도록 한다.
다음으로 도1e에 도시한 바와 같이, 상기 노출된 반구형 폴리실리콘막(19) 및 그 하부의 폴리실리콘막(18)을 Cl2와 HBr이 혼합된 가스를 이용하여 전면식각해서 상기 제1 희생산화막(16)이 노출되도록 한다.
다음으로 도1f에 도시한 바와 같이, NH4F를 포함한 묽은 불산(HF) 용액으로 상기 남아있는 제1 및 제2 희생산화막(16, 20)을 제거한다.
전술한 바와 같이 이루어지는 종래 기술은, 상기 반구형 폴리실리콘막(19) 및 그 하부의 폴리실리콘막(18)을 제거하기 위한 전면식각 과정에서 상기 반구형 폴리실리콘막(19)의 요철 사이에 존재하는 산화막이 식각장벽으로 역할을 하여 비정상적인 모양의 패턴(A)이 형성되어 이후의 질화막 및 제3 폴리실리콘막 증착시 단차 피복성(step coverage)을 저하시켜 반도체 소자의 특성과 수율을 저하시키는 문제가 있다.
상기와 같은 문제점을 해결하기 위한 본 발명은 정전용량을 증가시키기 위하여 반구형 폴리실리콘막을 이용하는 전하저장전극에 있어서, 상기 반구형폴리실리콘막 요철에 잔존하는 산화막을 효과적으로 제거하여 정확한 전하저장전극 패턴을 형성하는 반도체 장치의 전하저장전극 형성 방법을 제공하는데 그 목적이 있다.
도1a 내지 도1f는 종래기술에 따른 실린더형 전하저장전극 형성 공정 단면도,
도2a 내지 도2e는 본 발명의 일실시예에 따른 실린더형 전하저장전극 형성 공정 단면도.
* 도면의 주요부분에 대한 부호의 설명
11, 21 : 실리콘 기판 12, 22 : 층간절연막
13, 17, 23,27 : 감광막 패턴 14, 18, 24, 28 : 폴리실리콘막
15, 25 : 보호산화막 16, 20, 26, 30: 희생산화막
19, 29: 반구형 폴리실리콘막
상기 목적을 달성하기 위한 본 발명은, 반도체 기판 상에 층간절연막을 형성하는 제1 단계; 상기 층간절연막을 선택적으로 식각하여 상기 반도체 기판을 노출시키는 콘택홀을 형성하는 제2 단계; 상기 제2 단계가 완료된 전체 구조 상에 제1 폴리실리콘막을 증착하고 전면식각하여 상기 콘택홀 내부에 제1 폴리실리콘막 플러그를 형성하는 제3 단계; 상기 제3 단계가 완료된 전체 구조 상에 보호산화막을 형성하는 제4 단계; 상기 보호산화막 상에 제1 희생산화막을 형성하는 제5 단계; 상기 제1 희생산화막 및 상기 보호산화막을 선택적으로 식각하여 상기 제1 폴리실리콘막 플러그를 노출시키는 전하저장전극 영역을 정의하는 제6 단계; 상기 제6 단계가 완료된 전체 구조 상에 제2 폴리실리콘막, 반구형 폴리실리콘막 및 제2 희생산화막을 차례로 형성하는 제7 단계; 상기 전하저장전극 영역 내부에만 상기 제1 희생산화막이 남도록 불소 및 탄소가 함유된 가스와 산소를 혼합한 가스를 이용하여 상기 제2 희생산화막을 전면식각한 다음, 상기 전하저장전극 영역 주변의 상기 제1 희생산화막이 노출될 때까지 상기 반구형 폴리실리콘막 및 상기 제2 폴리실리콘막을 전면식각하는 제8 단계; 및 상기 제8 단계 후 남아있는 상기 제1 희생산화막 및 상기 제2 희생산화막을 제거하여, 상기 반구형 폴리실리콘막 및 상기 제2 폴리실리콘막으로 이루어지는 전하저장전극을 노출시키는 제9 단계를 포함하는 반도체 장치의 전하저장전극 형성 방법을 제공한다.
이하, 첨부된 도면을 참조하여 본 발명을 설명한다.
도2a 내지 도2e는 본 발명의 일실시예에 따른 실린더형 전하저장전극 형성 공정 단면도이다.
먼저 도2a에 도시한 바와 같이, 실리콘 기판(21)상에 층간절연막(22)으로 BPSG(boro-phospho-silicate glass)막을 형성하고 전하저장전극 콘택홀을 형성하기 위한 감광막 패턴(23)을 형성한다.
다음으로 도2b에 도시한 바와 같이, 상기 감광막 패턴(23)을 식각장벽으로 층간절연막(22)을 선택적으로 식각하여 상기 실리콘 기판(21)을 노출시키는 콘택홀을 형성한 다음 감광막 패턴(23)을 제거한다. 이어서, 제1 폴리실리콘막(24)을 증착하고 전면식각하여 콘택홀 내부에 제1 폴리실리콘막(24) 플러그를 형성한 후, 하부의 층간절연막(22)을 보호하기 위한 보호 산화막(25)을 형성한다. 이어서, 도핑된 제1 희생산화막(26)으로 PSG(phospho-silicate glass)막을 형성하고 전하저장전극 영역을 정의하기 위한 감광막 패턴(27)을 형성한다.
다음으로 도2c에 도시한 바와 같이, 상기 감광막 패턴(27)을 식각장벽으로 상기 제1 희생산화막(26)과 보호산화막(25)을 선택적으로 건식식각하여 상기 제1 폴리실리콘막(24) 플러그를 노출시키는 전하저장전극 영역을 정의한 후 감광막 패턴(27)을 제거한다. 이어서, 제2 폴리실리콘막(28), 반구형 폴리실리콘막(29) 및 제2 희생산화막(29)을 형성한다.
다음으로 도2d에 도시한 바와 같이, 등방성 건식식각 장치로 상온 내지 150 ℃ 온도범위에서 초단파(microwave) 플라즈마(plasma)를 이용하여 CF4등과 같이 불소 및 탄소가 함유된 가스와 O2를 주된 반응가스로 산화막과 폴리실리콘막의 식각선택비를 1:1인 조건으로하여 상기 제2 희생산화막(30)을 1차 전면식각으로 제거한다. 상기 초단파의 전력은 1000 내지 1500 W이며 식각시 챔버의 압력은 1.0 내지 2.0 토르(torr)이며 이때 CF4를 300 내지 400 sccm, O2를 80 내지 200 sccm 흘려준다. 또한, 상기 전면식각 과정에서 사용하는 반응가스는 CF4와 O2에 NF3를 더 첨가하기도 하는데 이 경우 챔버의 압력은 2.0 내지 3.0 토르(torr)이며, 이때 CF4를 800 내지 900 sccm, O2를 250 내지 350 sccm, NF3를 350 내지 450 sccm 흘려준다. 이와 같이 산화막과 폴리실리콘막의 식각선택비를 1:1인 조건으로 제2 희생산화막(30)을 식각함으로써 반구형 폴리실리콘막(29) 사이에 잔존하는 제2 희생산화막(30)을 효과적으로 제거할 수 있다.
이어서, 상기 식각챔버와 동일한 챔버에서 2차 전면식각으로 반구형 폴리실리콘막(29) 및 제2 폴리실리콘막(28)을 제거하여 전하저장전극 영역 주변의 제1 희생산화막(26)을 노출시킨다.
다음으로 도2e에 도시한 바와 같이, NH4F가 함유된 묽은 용액으로 남아있는 제1 및 제2 희생 산화막(26, 30)을 제거하여 반구형 폴리실리콘막(29) 및 제2 폴리실리콘막(29)으로 이루어지는 전하저장전극을 노출시킨다. 도2e에 도시한 바와 같이 본 발명은 반구형 폴리실리콘막(29)에 잔존하는 산화막을 효과적으로 제거함으로써 정확한 전하저장전극 패턴(B)을 형성하는 것이 가능하다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명이 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기와 같이 이루어지는 본 발명은 등방성 건식식각 장치로 탄소와 불소가 함유된 가스 및 산소가 혼합된 가스를 이용하여 폴리실리콘 표면의 요철에 잔존하는 산화막을 효과적으로 제거하여 후속 공정에서 단차 피복성을 향상시킬 수 있으며 또한, 희생산화막과 폴리실리콘막을 동일 챔버에서 제거함으로써 공정 시간을 단축할 수 있다.
Claims (10)
- 반도체 기판 상에 층간절연막을 형성하는 제1 단계;상기 층간절연막을 선택적으로 식각하여 상기 반도체 기판을 노출시키는 콘택홀을 형성하는 제2 단계;상기 제2 단계가 완료된 전체 구조 상에 제1 폴리실리콘막을 증착하고 전면식각하여 상기 콘택홀 내부에 제1 폴리실리콘막 플러그를 형성하는 제3 단계;상기 제3 단계가 완료된 전체 구조 상에 보호산화막을 형성하는 제4 단계;상기 보호산화막 상에 제1 희생산화막을 형성하는 제5 단계;상기 제1 희생산화막 및 상기 보호산화막을 선택적으로 식각하여 상기 제1 폴리실리콘막 플러그를 노출시키는 전하저장전극 영역을 정의하는 제6 단계;상기 제6 단계가 완료된 전체 구조 상에 제2 폴리실리콘막, 반구형 폴리실리콘막 및 제2 희생산화막을 차례로 형성하는 제7 단계;상기 전하저장전극 영역 내부에만 상기 제1 희생산화막이 남도록 불소 및 탄소가 함유된 가스와 산소를 혼합한 가스를 이용하여 상기 제2 희생산화막을 전면식각한 다음, 상기 전하저장전극 영역 주변의 상기 제1 희생산화막이 노출될 때까지 상기 반구형 폴리실리콘막 및 상기 제2 폴리실리콘막을 전면식각하는 제8 단계; 및상기 제8 단계 후 남아있는 상기 제1 희생산화막 및 상기 제2 희생산화막을 제거하여, 상기 반구형 폴리실리콘막 및 상기 제2 폴리실리콘막으로 이루어지는 전하저장전극을 노출시키는 제9 단계를 포함하는 반도체 장치의 전하저장전극 형성 방법.
- 제 1 항에 있어서,상기 제8 단계에서,산화막과 폴리실리콘막의 식각선택비가 1:1인 조건으로 상기 전면식각을 실시하는 것을 특징으로 하는 반도체 장치의 전하저장전극 형성 방법.
- 제 1 항에 있어서,상기 제8 단계는,상온 내지 150 ℃ 온도 범위에서 실시하는 것을 특징으로 하는 반도체 장치의 전하저장전극 형성 방법.
- 제 1 항에 있어서,상기 제8 단계에서,초단파 플라즈마를 이용하여 상기 전면식각을 실시하는 것을 특징으로 하는 반도체 장치의 전하저장전극 형성 방법.
- 제 4 항에 있어서,상기 제8 단계에서,1000 w 내지 1500 w의 초단판 전력을 인가하여 플라즈마를 형성하는 것을 특징으로 하는 반도체 장치의 전하저장전극 형성 방법.
- 제 4 항에 있어서,상기 제8 단계에서,상기 챔버의 압력은 1.0 토르 내지 2.0 토르로 유지하고,상기 불소 및 탄소를 함유한 가스를 300 sccm 내지 400 sccm 주입하고,상기 산소를 80 sccm 내지 200 sccm 주입하는 것을 특징으로 하는 반도체 장치의 전하저장전극 형성 방법.
- 제 1 항에 있어서,상기 혼합가스에 NF3를 더 첨가하는 반도체 장치의 전하저장전극 형성 방법.
- 제 7 항에 있어서,상기 제8 단계에서,상기 챔버의 압력은 2.0 토르 내지 3.0 토르로 유지하고,상기 불소 및 탄소를 함유한 가스를 800 sccm 내지 900 sccm 주입하고,상기 산소를 250 sccm 내지 350 sccm 주입하고,상기 NF3를 350 sccm 내지 450 sccm 주입하는 것을 특징으로 하는 반도체 장치의 전하저장전극 형성 방법.
- 제 1 항에 있어서,상기 제9 단계에서,NH4F가 함유된 용액으로 상기 제1 희생산화막 및 제2 희생산화막을 제거하는 것을 특징으로 하는 반도체 장치의 전하저장전극 형성 방법.
- 제 1 항에 있어서,상기 제1 희생산화막을 PSG막으로 형성하는 것을 특징으로 하는 반도체 장치의 전하저장전극 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970027906A KR100265847B1 (ko) | 1997-06-26 | 1997-06-26 | 반도체장치의전하저장전극형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970027906A KR100265847B1 (ko) | 1997-06-26 | 1997-06-26 | 반도체장치의전하저장전극형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990003943A KR19990003943A (ko) | 1999-01-15 |
| KR100265847B1 true KR100265847B1 (ko) | 2000-10-02 |
Family
ID=19511557
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970027906A KR100265847B1 (ko) | 1997-06-26 | 1997-06-26 | 반도체장치의전하저장전극형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100265847B1 (ko) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100295689B1 (ko) * | 1999-06-02 | 2001-07-12 | 김영환 | 커패시터 제조방법 |
| KR20010004798A (ko) * | 1999-06-29 | 2001-01-15 | 김영환 | 커패시터의 전하저장전극 형성방법 |
| KR100333644B1 (ko) * | 1999-06-30 | 2002-04-24 | 박종섭 | 선택적 반구형 실리콘 그레인을 사용한 반도체 소자의 전하저장 전극 형성방법 |
| KR100400326B1 (ko) * | 2001-12-29 | 2003-10-01 | 주식회사 하이닉스반도체 | 반도체 소자의 하부전극 형성방법 |
| KR101108868B1 (ko) * | 2010-08-06 | 2012-01-30 | 주식회사 톱텍 | 제함기용 톰슨지 처짐방지장치 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05226609A (ja) * | 1992-02-10 | 1993-09-03 | Toshiba Corp | 半導体装置の製造方法 |
| KR930018668A (ko) * | 1992-02-13 | 1993-09-22 | 김광호 | 반응성 이온 식각을 이용한 산화막 식각에 의한 기판 표면 손상의 제거방법 |
-
1997
- 1997-06-26 KR KR1019970027906A patent/KR100265847B1/ko not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05226609A (ja) * | 1992-02-10 | 1993-09-03 | Toshiba Corp | 半導体装置の製造方法 |
| KR930018668A (ko) * | 1992-02-13 | 1993-09-22 | 김광호 | 반응성 이온 식각을 이용한 산화막 식각에 의한 기판 표면 손상의 제거방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990003943A (ko) | 1999-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100432984B1 (ko) | 텅스텐에대하여높은식각선택비를가지는등방성실리콘식각방법 | |
| JPH01290236A (ja) | 幅の広いトレンチを平坦化する方法 | |
| KR100375218B1 (ko) | 반사 방지막 및 자기정렬 콘택 기술을 사용하는 반도체 소자의 제조 방법 및 그에 의해 제조된 반도체 소자 | |
| KR100265847B1 (ko) | 반도체장치의전하저장전극형성방법 | |
| KR100492898B1 (ko) | 반도체 소자 제조 방법 | |
| KR100721579B1 (ko) | 캐패시터의 제조 방법 | |
| US6043132A (en) | Method for forming HSG silicon film of semiconductor device | |
| KR20050011203A (ko) | 반도체소자의 플러그 형성방법 | |
| KR100275340B1 (ko) | 반도체소자의콘택홀형성방법 | |
| KR100540306B1 (ko) | 격리된 상호 접속 스터드들 및 그 제조 방법 | |
| KR100919676B1 (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR100447109B1 (ko) | 반도체 메모리장치의 스토리지노드 전극용 콘택 식각방법 | |
| KR100314803B1 (ko) | 반도체소자의전하저장전극형성방법 | |
| KR20050067476A (ko) | 캐패시터의 제조 방법 | |
| KR20040008626A (ko) | 실린더형 캐패시터의 제조 방법 | |
| KR20000061225A (ko) | 반도체소자의 트렌치 형성방법 | |
| KR100255158B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR20010058980A (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR20040001227A (ko) | 캐패시터 형성 방법 | |
| KR100357190B1 (ko) | 반도체 소자의 제조방법 | |
| KR100540257B1 (ko) | 반도체 소자의 전하 저장 전극 형성 방법 | |
| KR20030055795A (ko) | 반도체 소자의 제조방법 | |
| KR20020024738A (ko) | 반도체 메모리장치의 스토리지노드 전극 제조 방법 | |
| KR980011873A (ko) | 반도체 소자의 작은 콘택홀 형성방법 | |
| KR20050122427A (ko) | 반도체 장치의 금속 배선 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080527 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |