KR100314803B1 - 반도체소자의전하저장전극형성방법 - Google Patents
반도체소자의전하저장전극형성방법 Download PDFInfo
- Publication number
- KR100314803B1 KR100314803B1 KR1019980026037A KR19980026037A KR100314803B1 KR 100314803 B1 KR100314803 B1 KR 100314803B1 KR 1019980026037 A KR1019980026037 A KR 1019980026037A KR 19980026037 A KR19980026037 A KR 19980026037A KR 100314803 B1 KR100314803 B1 KR 100314803B1
- Authority
- KR
- South Korea
- Prior art keywords
- etching
- charge storage
- storage electrode
- polysilicon film
- polysilicon
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 30
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 60
- 229920005591 polysilicon Polymers 0.000 claims abstract description 57
- 238000003860 storage Methods 0.000 claims abstract description 38
- 238000005530 etching Methods 0.000 claims abstract description 35
- 239000004065 semiconductor Substances 0.000 claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 claims abstract description 22
- 239000000203 mixture Substances 0.000 claims abstract description 8
- 238000001312 dry etching Methods 0.000 claims abstract description 7
- 238000000151 deposition Methods 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 6
- 239000007789 gas Substances 0.000 description 12
- 239000003990 capacitor Substances 0.000 description 6
- 230000008021 deposition Effects 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 3
- 229910052799 carbon Inorganic materials 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000010899 nucleation Methods 0.000 description 2
- NJCQVAKYBOCUCS-UHFFFAOYSA-N [C].F Chemical compound [C].F NJCQVAKYBOCUCS-UHFFFAOYSA-N 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Drying Of Semiconductors (AREA)
Abstract
본 발명은 반도체 기억 소자의 제조 방법에 관한 것으로, 특히 반구형 다결정 실리콘을 이용한 전하 저장 전극의 제조 방법에 관한 것으로, 반도체 기판의 활성영역과 전기적으로 접촉되어 수직하게 형성된 폴리실리콘 전하저장전극을 갖는 반도체 기억소자 제조 방법에 있어서, 상기 폴리실리콘막 상부에 산화막을 도포하여 평탄화시키는 단계; 상기 평탄화된 산화막을 에치백하여 상기 폴리실리콘막을 노출시키는 단계; 저 식각선택비를 가지는 식각제를 이용하여 상기 노출된 폴리실리콘막과 산화막을 건식식각하여 서로 분리된 전하저장전극을 형성하는 단계; 및
동일 식각 챔버내에서 상기 전하저장전극의 표면을 Cl, O2및 Ar의 혼합물 또는 Cl2/O2플라즈마 가스로 식각처리하는 단계를 포함한다.
Description
본 발명은 반도체 기억 소자의 제조 방법에 관한 것으로, 특히 반구형 다결정 실리콘을 이용한 전하 저장 전극의 제조 방법에 관한 것이다.
일반적으로, 반도체 기억 소자는 넓은 표면적을 확보하기 위하여 적층구조를 이루고 있다. 도 1a 및 도 1b는 종래의 실린더형 전하 저장 전극의 일례를 도시한 것으로, 반도체 기판(10) 상에 소자분리 절연막(20), 트랜지스터(30), 비트라인(40), 콘택 플러그(50)를 포함하는 하부구조 및 전하저장 전극의 표면적을 증가시키기 위하여 상기 콘택 플러그(50)와 전기적으로 접촉된 실린더형 폴리실리콘막(100)을 도시하고 있다. 도면부호 60은 질화막이다.
도 1a에 도시된 바와 같이, 종래의 실린더형 전하저장 전극의 제조 방법은 소정의 하부공정을 진행한 후에 전하저장전극의 한쪽 전극으로 사용할 폴리실리콘막(100)을 증착한 후, PSG 또는 O3-PSG막과 같은 산화막(200)을 연이어 증착한다.
이어서, 도 1b와 같이, 폴리실리콘막(100)이 들어나는 시점까지 상기 산화막(200)을 에치백한다. 다음으로, 도면에 도시되지 않았지만 산화막(200) 에치백후 노출된 폴리실리콘막(100)을 에치백하는데, 이 때, 상기 폴리실리콘막(100)을 에치백하는 공정은 산화막(200)과 폴리실리콘막(100)의 식각선택비를 1.2:1 정도로 하여 동시에 두 층을 건식식각함으로써 하부의 수평한 폴리실리콘막과 수직한 기둥모양의 폴리실리콘막을 남긴다. 그리고, 폴리실리콘막(100)의 에치백시 CHF3, C2F6, CF4등의 식각가스를 사용한다.
계속해서, 후속 반구형그레인(HSG; 이하 HSG라 약칭함) 시드형성(Seeding)을 유리하게 하고 브리지(Bridge)를 방지하기 위해 플라즈마 식각후처리가 수행되고, BOE(buffered oxide etchant)로 잔류하는 산화막(200)을 제거하여 폴리실리콘 전하저장전극을 형성한다.
그러나, 상술한 종래기술에서는 Cl2, N2, SF6, 등의 가스를 혼합하여 사용하는 플라즈마 식각후처리에도 불구하고 캐패시터의 모양이 깨지는 현상 및 실린더 형태의 인접한 전하저장전극을 전기적으로 연결하는 브리지가 다수 발생되는 문제점이 있었다.
도 2는 이러한 현상을 나타낸 사진으로 에치백 후 불량한 패턴이상을 보여주고 있다.
또한, O2가스부재에 의한 HSG 시드형성 불량으로 캐패시터 용량확보가 불량해져 캐패시터 모양이 불규칙적이고 심지어 깨져서 브리지가 유발한다. 더욱이, 셀 형성 지역에는 카본 침적에 의해서 후속 선택적 HSG 증착시 상당한 방해를 받게 된다.
따라서, 고집적 반도체 기억 소자에서의 캐패시턴스 확보가 어렵고, 이러한 문제점을 해결하려고 공정을 추가하여 진행하면 공정의 연결성이 없어 공정이 불안해지고, 결과적으로 상당히 많은 공정을 거치는 관계로 단가 상승 및 불량률이 증가하는 문제점이 따랐다.
상기 문제점을 해결하기 위하여 안출된 본 발명은 선택적 반구형 다결정 실리콘증착 공정에 있어서 상당한 공정마진을 확보하는 동시에 브리지를 제거할 수 있는 전하저장전극 형성 방법을 제공하는데 그 목적이 있다.
또한, 본 발명은 공정단계를 줄여 경제적이고 신뢰성 있는 반도체 메모리 소자를 형성하는 방법을 제공하는데 그 목적이 있다.
도 1a 및 도 b는 종래의 반도체 기억장치를 제조하는 공정단면도,
도 2 는 종래의 반도체 기억장치의 제조 방법에 따라 형성된 전하저장전극의 형태를 보여주는 SEM사진,
도 3은 본 발명에 따른 반도체 기억장치의 제조하는 공정단면도,
도 4는 본 발명에 따른 반도체 기억장치의 전하저장전극의 실제 모양을 보여주는 SEM사진,
*도면의 주요 부분에 대한 부호의 설명
10: 반도체 기판 20: 소자분리 절연막
30: 트랜지스터 40: 비트라인
50: 콘택플러그 60: 질화막
100: 폴리실리콘막 200: 산화막
상기 목적을 달성하기 위하여 본 발명은, 반도체 기판의 활성영역과 전기적으로 접촉되어 수직하게 형성된 폴리실리콘 전하저장전극을 갖는 반도체 기억소자 제조 방법에 있어서, 상기 폴리실리콘막 상부에 산화막을 도포하여 평탄화시키는 단계, 상기 평탄화된 산화막을 에치백하여 상기 폴리실리콘막을 노출시키는 단계, 저 식각선택비를 가지는 식각제를 이용하여 상기 노출된 폴리실리콘막과 산화막을 건식식각하여 서로 분리된 전하저장전극을 형성하는 단계, 및 동일 식각 챔버내에서 상기 전하저장전극의 표면을 Cl, O2및 Ar의 혼합물 또는 Cl2/O2플라즈마 가스로 식각처리하는 단계를 포함하여 이루어짐을 특징으로 한다.
또한, 본 발명은 반도체 기판의 활성영역과 전기적으로 접촉되어 수직하게 형성된 폴리실리콘 전하저장전극을 갖는 반도체 기억소자 제조 방법에 있어서, 전하저장전극용 폴리실리콘막을 형성하는 단계, 상기 폴리실리콘막 상부에 산화막을증착한 후 평탄화시키는 단계, 상기 평탄화된 산화막을 에치백하여 상기 폴리실리콘막을 노출시키는 단계, 저 식각선택비를 가지는 식각제를 이용하여 상기 노출된 폴리실리콘막과 산화막을 건식식각하여 서로 분리된 전하저장전극을 형성하는 단계, 동일 식각 챔버내에서 상기 전하저장전극의 표면을 Cl, O2및 Ar의 혼합물 또는 Cl2/O2플라즈마 가스로 식각처리하는 단계, 및 상기 산화막을 BOE로 제거하는 단계를 포함하여 이루어짐을 특징으로 한다.
본 발명은 실린더형 전하저장전극을 형성할 때 생략 가능한 공정은 모두 제거하고 꼭 필요한 공정만을 진행하면서 원하는 형태의 전하저장전극을 만들고자 전하저장전극의 에치백 공정시 새로운 가스를 제시하였다. PSG막을 장벽으로 C2F6가스를 사용하여 산화막 : 폴리실리콘막의 선택비를 1.2:1로하여 전하저장전극용 캐패시터를 형성하고, 이후 인시튜(Insitu)로 상기 폴리시리콘막(100)을 Cl, O2및 Ar의 혼합가스 또는 Cl2/O2로 플라즈마처리를 함으로써 주변회로 지역에 미세하게 잔존하는 폴리실리콘 잔유물을 완벽하게 제거한다. 더욱이, 후속 선택적 반구형 폴리실리콘막의 시드형성시 방해가 되는 카본 침적된 폴리실리콘막을 부분적으로 제거하는 동시에 상부 전하저장전극의 모양이 양호해져서 셀 지역에서 항시 문제가 되는 수직한 형태의 전하저장전극이 손상되는 펜스파괴(Fence Broken)현상을 동시에 해결한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
먼저, 종래의 도 1b와 같은 구조하에서, 플라즈마 건식 식각장비를 통해 산화막(200) 및 폴리실리콘막(100)의 에치백 공정을 수행하여 도 3의 구조를 형성한다, 이러한 폴리실리콘막(100)의 에치백시, 카본 플로라이드 계열이나 카본 하이드로 플로라이드 계열의 가스를 사용한다.
바람직한 실시예로서, CHF3, CF4, C2F6`또는 그들의 혼합 가스를 이용하여 산화막대 폴리실리콘막의 식각선택비를 1.2:1로 조절하여 에치백함으로써 폴리실리콘막 상부측 양쪽으로 발생되는 펜스(Fence)를 원천적으로 억제한다. 그러나, 이 공정으로만은 단차 하강지역인 주변회로 지역에서 미세한 잔유물을 완전히 제거하기 어렵고, 또한 폴리실리콘막 표면이 거칠고, C2F6등과 같은 카본계열의 식각제를 이용하게 되면 카본 침적으로 인해서 후속 공정의 선택적 반구형 다결정실리콘(selective HSG)의 증착에 상당한 방해를 받는다.
따라서, 본 발명은 동일 챔버내에서 Cl, O2및 Ar의 혼합가스 또는 Cl2/O2플라즈마를 사용하여 노출된 폴리실리콘막(100)을 표면 식각처리해줌으로서 상기 폴리실리콘막(100)의 건식 에치백 공정을 완료한다.
이후 PSG 또는 O3-PSG막의 산화막(200)을 9:1 BOE(buffered oxide etchant)의 화학물질을 이용하여 모두 제거한다. 한편, 산화막(200) 하부에는 식각 베리어층으로 사용될 수 있는 질화막(60)이 존재하기 때문에 상기 질화막(60) 밑의 산화막 손실을 방지할 수 있다. 한편, 산화막(200) 및 폴리실리콘막(100)의 건식 식각시에 Cl, O2및 Ar의 혼합가스 또는 Cl2/O2플라즈마 가스를 주입하여 폴리실리콘막(100)의 표면식각처리를 하는 것도 가능하며, 이때 5∼20mTorr에서 300∼400W RF 파워, 80∼150W 바이어스 전압이 인가된다.
도 4는 상기 도 3에 설명한 방법으로 제조된 실린더형 전하저장전극의 실제모양을 나타낸 것으로, 브리지를 가지지 않은 양호한 캐패시터가 형성될 수 있음을 보여주고 있다. 또한, 본 발명은 선택적 반구형 폴리실리콘막의 후속 증착 공정에 상당한 공정마진을 확보하는 동시에, 브리지 제거된 캐패시터를 할 수 있어서 제품의 수율 및 신뢰성에 상기한 기여할 수 있으며, 또한 공정단계를 경제적인 장비로 동일 챔버내에서 처리함으로써 생산성을 높일 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아니다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
본 발명에 의거하여 전하저장전극을 제조하면 동일한 전하저장용량을 확보하는데 있어서 종래기술에 비하여 필요한 공정수를 획기적으로 감축할 수 있으므로 생산단가가 매우 낮아지는 잇점이 있다. 아울러 진행할 공정이 적어서 그만큼 불량률을 줄일 수 있어서 생산 수율의 증대를 꾀할 수 있다.
Claims (9)
- 반도체 기판의 활성영역과 전기적으로 접촉되어 수직하게 형성된 폴리실리콘 전하저장전극을 갖는 반도체 기억소자 제조 방법에 있어서,상기 폴리실리콘막 상부에 산화막을 도포하여 평탄화시키는 단계;상기 평탄화된 산화막을 에치백하여 상기 폴리실리콘막을 노출시키는 단계;저 식각선택비를 가지는 식각제를 이용하여 상기 노출된 폴리실리콘막과 산화막을 건식식각하여 서로 분리된 전하저장전극을 형성하는 단계; 및동일 식각 챔버내에서 상기 전하저장전극의 표면을 Cl, O2및 Ar의 혼합물 또는 Cl2/O2플라즈마 가스로 식각처리하는 단계를 포함하여 이루어지는 반도체 기억소자 제조 방법.
- 제 1 항에 있어서,상기 저 식각선택비를 가지는 식각제는 상기 산화막대 폴리실리콘막의 식각 선택비가 1.2:1인 CHF3, CF4, C2F6`또는 그 들의 혼합 가스인 것을 특징으로 하는 반도체 기억소자 제조 방법.
- 제 1 항에 있어서,상기 전하저장전극 상에 반구형 폴리실리콘막을 형성하는 단계를 더 포함히여 이루어지는 것을 특징으로 하는 반도체 기억소자 제조 방법.
- 반도체 기판의 활성영역과 전기적으로 접촉되어 수직하게 형성된 폴리실리콘 전하저장전극을 갖는 반도체 기억소자 제조 방법에 있어서,전하저장전극용 폴리실리콘막을 형성하는 단계;상기 폴리실리콘막 상부에 산화막을 증착한 후 평탄화시키는 단계;상기 평탄화된 산화막을 에치백하여 상기 폴리실리콘막을 노출시키는 단계;저 식각선택비를 가지는 식각제를 이용하여 상기 노출된 폴리실리콘막과 산화막을 건식식각하여 서로 분리된 전하저장전극을 형성하는 단계;동일 식각 챔버내에서 상기 전하저장전극의 표면을 Cl, O2및 Ar의 혼합물 또는 Cl2/O2플라즈마 가스로 식각처리하는 단계; 및상기 산화막을 BOE로 제거하는 단계를 포함하여 이루어지는 반도체 기억소자 제조 방법.
- 반도체 기억소자의 반구형 폴리실리콘 전하저장전극 제조 방법에 있어서,Cl, O2및 Ar의 혼합물 또는 Cl2/O2플라즈마가스를 이용하여 상기 폴리실리콘막의 표면을 식각처리하는 단계를 포함하여 이루어지는 반도체 기억소자 제조 방법.
- 제 5 항에 있어서,상기 방법은 상기 폴리실리콘막 상에 위치하는 잔류 산화막을 BOE를 이용하여 제거하는 단계; 및상기 폴리실리콘막 상에 반구형 폴리실리콘막을 형성하는 단계를 더 포함히여 이루어지는 것을 특징으로 하는 반도체 기억소자 제조 방법.
- 제 5 항에 있어서,상기 폴리실콘막의 표면 식각 처리는 5∼20mTorr에서 이루어지는 것을 특징으로 하는 반도체 기억소자 제조 방법.
- 제 7 항에 있어서,상기 폴리실콘막의 표면 식각 처리는 300∼400W RF 파워가 인가되는 것을 특징으로 하는 반도체 기억소자 제조 방법.
- 제 8 항에 있어서,상기 폴리실콘막의 표면 식각 처리는 웨이퍼에 80∼150W 바이어스 전압이 인가되는 것을 특징으로 하는 반도체 기억소자 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980026037A KR100314803B1 (ko) | 1998-06-30 | 1998-06-30 | 반도체소자의전하저장전극형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980026037A KR100314803B1 (ko) | 1998-06-30 | 1998-06-30 | 반도체소자의전하저장전극형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000004593A KR20000004593A (ko) | 2000-01-25 |
| KR100314803B1 true KR100314803B1 (ko) | 2002-06-20 |
Family
ID=19542419
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980026037A KR100314803B1 (ko) | 1998-06-30 | 1998-06-30 | 반도체소자의전하저장전극형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100314803B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100565084B1 (ko) | 2004-10-12 | 2006-03-30 | 삼성전자주식회사 | 수동급지대 및 이를 적용한 화상형성장치 |
-
1998
- 1998-06-30 KR KR1019980026037A patent/KR100314803B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000004593A (ko) | 2000-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108666274B (zh) | 半导体存储装置的形成方法 | |
| US20090258469A1 (en) | Method of manufacturing semiconductor device | |
| US7384823B2 (en) | Method for manufacturing a semiconductor device having a stabilized contact resistance | |
| KR100314803B1 (ko) | 반도체소자의전하저장전극형성방법 | |
| US7332761B2 (en) | Method for fabricating capacitor of semiconductor device | |
| KR100505443B1 (ko) | 반도체소자 제조방법 | |
| KR100265847B1 (ko) | 반도체장치의전하저장전극형성방법 | |
| KR100566300B1 (ko) | 반도체소자의 캐패시터 하부전극 형성 방법 | |
| KR100319170B1 (ko) | 반도체소자의 캐패시터 형성방법 | |
| KR100250736B1 (ko) | 캐패시터의 전하저장전극 형성방법 | |
| US6238970B1 (en) | Method for fabricating a DRAM cell capacitor including etching upper conductive layer with etching byproduct forming an etch barrier on the conductive pattern | |
| US6103612A (en) | Isolated interconnect studs and method for forming the same | |
| KR100696774B1 (ko) | 반도체소자의 캐패시터 형성방법 | |
| KR100411026B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100843903B1 (ko) | 반도체 소자의 제조방법 | |
| KR100520140B1 (ko) | 반도체소자의캐패시터제조방법 | |
| KR100399963B1 (ko) | 반도체 장치의 전하저장전극 형성방법 | |
| KR20010063707A (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR0165419B1 (ko) | 스페이서를 채용한 원통형 커패시터 제조방법 | |
| KR19990055813A (ko) | 반도체소자의 전하저장전극 형성방법 | |
| KR100567068B1 (ko) | 반도체소자의 제조방법 | |
| KR20030093715A (ko) | 반도체소자 제조 방법 | |
| KR100291508B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR0148333B1 (ko) | 반도체 소자의 캐패시터 형성 방법 | |
| KR20000002486A (ko) | 반도체 메모리 장치의 커패시터 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20091028 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |