KR100291508B1 - 반도체 소자의 캐패시터 제조방법 - Google Patents

Abstract

본 발명은 HSG 박막을 형성하기 전에 HSG 박막이 형성되는 실리콘 표면의 오염물을 완전히 제거하여, 일정한 표면적을 가지는 HSG 박막을 형성할 수 있는 반도체 소자의 캐패시터 제조방법을 제공한다.

본 발명에 따른 반도체 소자의 캐패시터는 반구형 그레인 폴리실리콘 박막을 구비하고, 그의 스토리지 전극은 다음과 같이 형성한다. 먼저, 반도체 기판 상에 스토리지 전극용 물질로서 도핑된 비정질 실리콘막을 형성하고, 도핑된 비정질 실리콘막을 소정의 스토리지 전극의 형태로 식각한다. 그런 다음, 식각된 도핑된 비정질 실리콘막의 표면을 O₂플라즈마 처리함으로써 반도체층 표면에 존재하는 오염물을 제거하고, 도핑된 비정질 실리콘막의 표면 상에 반구형 그레인 폴리실리콘 박막을 형성함으로써, 스토리지 전극을 형성한다.

Description

반도체 소자의 캐패시터 제조방법

본 발명은 반도체 소자의 캐패시터 형성방법에 관한 것으로, 특히 반구형 폴리실리콘막을 이용한 반도체 소자의 캐패시터 형성방법에 관한 것이다.

디램(DRAM ; Dynamic Random Access Memory)과 같은 반도체 메모리 소자의 집적도가 증가됨에 따라, 셀면적은 축소되는 반면, 캐패시터는 일정용량을 보유해야 하기 때문에, 좁은 면적에 큰 용량을 가지는 캐패시터가 요구된다. 이에 대하여, 종래에는 캐패시터의 용량을 극대화하기 위하여, 고유전율을 가지는 절연체를 유전막으로서 이용하거나, 반구형 그레인 폴리실리콘(hemiSpherical Grain-growth polysilicon; 이하, HSG)박막을 이용하여 스토리지 전극을 형성하여 전극의 표면적을 증대시켰다.

일반적으로, HSG 박막은 폴리실리콘 박막의 미세결정 구조 특성을 이용하여 그의 표면을 요철화시킴으로써 형성한다. 그러나, HSG 박막을 스토리지 전극으로 이용하기 위해서는 별도의 불순물의 도핑 공정 및 디글래이즈(deglaze) 공정을 진행해야 하기 때문에, 공정이 복잡해진다. 또한, 디글래이즈 공정시 HSG 박막의 표면이 일부 식각되어 결국 스토리지 전극의 표면적을 감소시키는 문제가 발생한다. 이러한 문제를 해결하기 위하여, 도핑된 비정질 실리콘막에 실리콘 시드(seed)를 형성하여 고진공 어닐링(high vacuum annealing)을 진행하여 HSG 박막을 형성하는 선택적 HSG 박막 형성방법이 제시되었다.

상기한 선택적 HSG 박막 형성방법에서는, HSG 박막이 형성되는 실리콘 표면의 결정화 정도, 불순물 농도, 및 오염 원소 및 그 정도에 따라, HSG 박막의 그레인 크기와 밀도등의 형상 특성이 민감하게 변화된다. 그러나, HSG 박막 형성전에 진행되는 식각공정으로 인하여 HSG 박막이 형성되는 실리콘 표면이 오염되기 때문에, 일정한 표면적을 가지는 HSG 박막을 형성하는데 어려움이 있다. 특히, HSG 박막의 형성전에 탄화수소 개스를 포함하는 식각개스로 건식식각 공정을 진행하였을 경우에는, HSG 박막이 형성되지 않거나, 그레인 크기가 매우 작게 형성되어, 일정한 표면적을 얻을 수 없는 문제가 있다. 또한, 탄화수소 개스로 인해 발생되는 오염물은 기판에 수직인 면과 수평인 면에서 다른 농도를 가지고 존재하기 때문에, 상기한 선택적 HSG 박막 형성방법으로 HSG 박막을 형성하게 되면, 3차원적으로 그레인 크기와 밀도가 다르게 형성되는 문제가 발생한다. 즉, 탄화수소 개스가 HSG가 형성될 때 필요한 시딩(seeding)을 방해하고, 심한 경우 시드를 중심으로 실리콘 원자의 이동을 방해하여 HSG 박막의 성장을 저지하기 때문이다. 더욱이, 탄화수소 개스는 실리콘 표면에서 실리콘과 강한 결합을 이루기 때문에, 화학용액을 이용한 세정에 의해서도 탄소 개스로 인해 발생된 오염물이 완전히 제거되지 않는 문제가 있다.

따라서, 본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로서, 선택적 HSG 형성방법을 이용하여 HSG 박막을 형성하기 전에, HSG 박막이 형성되는 실리콘 표면의 오염물을 완전히 제거하여, 일정한 표면적을 가지는 HSG 박막을 형성할 수 있는 반도체 소자의 캐패시터 제조방법을 제공함에 그 목적이 있다.

도 1a 내지 도 1c는 본 발명의 실시예에 따른 스택형 캐패시터 제조방법을 설명하기 위한 단면도.

도 2a 내지 도 2c는 본 발명의 다른 실시예에 따른 실리더형 캐패시터 제조방법을 설명하기 위한 단면도.

〔도면의 주요 부분에 대한 부호의 설명〕

10, 20 : 반도체 기판 11, 21 : 접합영역

12, 22 : 절연막 13, 23 : 도핑된 비정질 실리콘막

24 : 코어 절연막

25 : 도핑된 비정질 실리콘막으로 이루어진 스페이서

14, 26 : HSG 박막 100, 200 : 스토리지 전극

상기 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 캐패시터는 반구형 그레인 폴리실리콘 박막을 구비하고, 그의 스토리지 전극은 다음과 같이 형성한다. 먼저, 반도체 기판 상에 스토리지 전극용 물질로서 도핑된 비정질 실리콘막을 형성하고, 도핑된 비정질 실리콘막을 소정의 스토리지 전극의 형태로 식각한다. 그런 다음, 식각된 도핑된 비정질 실리콘막의 표면을 O₂플라즈마 처리함으로써 반도체층 표면에 존재하는 오염물을 제거하고, 도핑된 비정질 실리콘막의 표면 상에 반구형 그레인 폴리실리콘 박막을 형성함으로써, 스토리지 전극을 형성한다.

또한, 도핑된 비정질 실리콘막은 탄화수소를 포함하는 개스, 예컨대 CHF₃개스를 이용하여 식각하고, O₂플라즈마 처리는 기판에 RF 파워를 가하여 플라즈마를 발생시키는 직접적인 방법 또는 기판에 고파워 발생된 플라즈마를 간접적으로 가하는 방법으로 진행하고, O₂개스만을 이용하여 진행하거나, O₂개스와 탄소를 포함하지 않는 다른 개스와의 혼합개스를 이용하여 진행한다.

또한, 반구형 그레인 폴리실리콘박막은 SiH₄개스 또는 Si₂H₆개스를 소오스 개스로 사용하여 상기 반도체층 표면에 시드를 형성한 후 어닐링을 진행하는 선택적 반구형 그레인 폴리실리콘 박막 형성방법으로 형성한다.

이하, 첨부된 도면을 참조하여 본 발명의 실시예를 설명한다.

도 1a 내지 도 1c는 본 발명의 실시예에 따른 스택형 캐패시터의 제조방법을 설명하기 위한 단면도이다.

도 1a를 참조하면, 접합영역(11)이 구비된 반도체 기판(10) 상에 절연막(12)을 형성한다. 이때, 절연막(12)은 BPSG(BoroPhospho Silicate Glass)막, BSG막, 및 PSG막과 같은 도핑된 산화막으로 형성하거나, 또는 열산화막, HTO와 같은 도핑되지 않은 산화막으로 형성한다. 접합영역(11)의 일부가 노출되도록 절연막(12)을 식각하여 콘택홀을 형성하고, 콘택홀에 매립되도록 절연막(12) 상에 인-시튜(in-situ) 방식으로 P 이온이 도핑된 비정질 실리콘막(13)을 형성한다. 이때, 도핑된 비정질 실리콘막(13)은 SiH₄또는 Si₂H₆과 같은 실리콘 소오스 개스와 N₂및 He과 같은 불활성 개스로 희석시킨 PH₃개스, 또는 실리콘 개스로 희석시킨 PH₃개스를 불순물 소오스 개스로 사용하여 약 530℃ 이하의 온도에서 형성한다. 그리고 나서, 도핑된 비정질 실리콘막(13) 상에 포토리소그라피 및 식각공정으로 도핑된 비정질 실리콘막(13)을 패터닝하여, 캐패시터 영역을 한정한다. 이때, 식각공정은 탄화수소를 포함하는 개스, 예컨대 CHF₃개스를 이용하여 진행한다. 이에 따라, 도 1a에 도시된 바와 같이, 식각후의 도핑된 비정질 실리콘막(13)의 표면에 Si-C의 결합형태의 오염물이 발생된다.

도 1b를 참조하면, 도핑된 비정질 실리콘막(13)의 식각 후, O₂플라즈마 처리를 진행하여, CO₂결합을 형성하여 오염물을 제거한다. 이때, O₂플라즈마 처리는 반도체 기판에 RF(Radio Frequency) 파워를 가하여 플라즈마를 발생시키는 직접적인 방법 또는 고파워에서 발생된 플라즈마(plasma generated at high power)를 기판에 간접적으로 가하는 방법으로 진행한다. 또한, O₂플라즈마 처리는 O₂개스만을 이용하여 진행하거나, N₂개스와 같은 탄소를 포함하지 않는 다른 개스와 혼합하여 진행한다. 그런 다음, 결과물 기판을 산화물 식각 용액으로 식각하여 표면에 형성될 수 있는 산화막을 제거한다.

그리고 나서, 도 1c에 도시된 바와 같이, 도핑된 비정질 실리콘막(13) 표면에 선택적 HSG 형성방법으로 HSG 박막(14)을 형성하여, 스택형 캐패시터의 스토리지 전극(100)을 형성한다. 즉, 매엽식(single wafer type) 또는 일군 웨이퍼형(batch wafer type)의 장비를 사용하여 진공 또는 고진공 상태에서 SiH₄개스 또는 Si₂H₆개스를 소오스 개스로 사용하여 도핑된 비정질 실리콘막(13) 표면에 시드(seed)를 형성하고 어닐링을 진행하여, 시드를 중심으로 도핑된 비정질 실리콘막(13)의 실리콘 원자를 표면이동시킴으로서, 그의 표면 상에 HSG 박막(14)을 형성한다. 예컨대, 고진공 상태에서는 챔버 내부의 압력이 10^-4Torr 이하의 압력과, 시드 형성시의 온도보다 같거나 높은 온도에서 어닐링을 진행한다.

또한, 상기한 방법을 실린더형 캐패시터 제조방법에서도 적용할 수 있다.

도 2a 내지 도 2c는 본 발명의 다른 실시예에 따른 실린더형 캐패시터의 제조방법을 설명하기 위한 단면도이다.

도 2a를 참조하면, 접합영역(21)이 구비된 반도체 기판(20) 상에 절연막(22)을 형성한다. 이때, 절연막(22)은 BPSG(BoroPhospho Silicate Glass)막, BSG막, 및 PSG막과 같은 도핑된 산화막으로 형성하거나, 또는 열산화막, HTO와 같은 도핑되지 않은 산화막으로 형성한다. 접합영역(21)의 일부가 노출되도록 절연막(22)을 식각하여 콘택홀을 형성하고, 콘택홀에 매립되도록 절연막(22) 상에 인-시튜(in-situ) 방식으로 P이온이 도핑된 제 1 도핑된 비정질 실리콘막(23)을 형성한다. 이때, 제 1 도핑된 비정질 폴리실리콘막(23)은 SiH₄또는 Si₂H₆과 같은 실리콘 소오스 개스와 N₂및 He과 같은 불활성 개스로 희석시킨 PH₃개스, 또는 실리콘 개스로 희석시킨 PH₃개스를 불순물 소오스 개스로 사용하여 약 530℃ 이하의 온도에서 형성한다.

그런 다음, 제 1 도핑된 비정질 실리콘막(23) 상부에 코어 절연막(24)을 4,000Å 이상의 두께로 증착한 후, 포토리소그라피 및 식각 공정으로 코어 절연막(24) 및 제 1 도핑된 비정질 실리콘막(23)을 패터닝하여, 캐패시터 영역을 한정한다. 그리고 나서, 기판 전면에 제 1 도핑된 비정질 실리콘막(23)과 동일한 조건으로 제 2 도핑된 비정질 실리콘막을 증착한 후, 식각하여 제 1 도핑된 비정질 실리콘막(23)과 코어 절연막(24)의 양 측벽에 제 2 도핑된 비정질 실리콘막으로 이루어진 스페이서(25)를 형성한다. 이때, 식각공정은 탄화수소를 포함하는 개스, 예컨대 CHF₃개스를 이용하여 진행한다. 이에 따라, 도 2a에 도시된 바와 같이, 스페이서(25)의 표면에 Si-C의 결합형태의 오염물이 발생된다.

도 2b를 참조하면, 코어 절연막(24)을 선택적으로 제거하고, O₂플라즈마 처리를 진행하여, CO₂결합을 형성하여 오염물을 제거한다. 이때, O₂플라즈마 처리는 반도체 기판에 RF(Radio Frequency) 파워를 가하여 플라즈마를 발생시키는 직접적인 방법 또는 고파워에서 발생된 플라즈마(plasma at high power generated)를 기판에 간접적으로 가하는 방법으로 진행한다. 또한, O₂플라즈마 처리는 O₂개스만을 이용하여 진행하거나, N₂개스와 같은 탄소를 포함하지 않는 다른 개스와 혼합하여 진행할 수 있고, 코어 절연막(24)의 제거전에 실시할 수 있다. 그런 다음, 결과물 기판을 산화물 식각 용액으로 식각하여 표면에 형성될 수 있는 산화막을 제거한다.

그리고 나서, 도 2c에 도시된 바와 같이, 제 1 도핑된 비정질 실리콘막(23) 및 스페이서(25) 표면에 선택적 HSG 형성방법으로 HSG 박막(26)을 형성하여, 실린더형 캐패시터의 스토리지 전극(200)을 형성한다. 즉, 매엽식(single wafer type) 또는 일군 웨이퍼형(batch wafer type)의 장비를 사용하여 진공 또는 고진공 상태에서 SiH₄개스 또는 Si₂H₆개스를 소오스 개스로 사용하여 제 1 도핑된 비정질 실리콘막(23) 및 스페이서(25)의 표면에 시드(seed)를 형성하고 어닐링을 진행하여, 시드를 중심으로 실리콘 원자를 표면이동시킴으로서, 그들의 표면 상에 HSG 박막(26)을 형성한다. 예컨대, 고진공 상태에서는 챔버 내부의 압력이 10^-4Torr 이하의 압력과, 시드 형성시의 온도보다 같거나 높은 온도에서 어닐링을 진행한다.

또한, 상기 실시예에서와는 다르게, 도핑된 비정질 실리콘막 대신에 도핑되지 않은 비정질 실리콘막을 사용하거나, 또는 도핑되지 않은 비정질 실리콘막으로 덮혀진 도핑된 비정질 또는 폴리실리콘막을 사용할 수 있다. 한편, 이러한 경우에는, 선택적 HSG 박막을 형성한 후, 불순물을 포함하는 개스를 이용하여 고온에서 도핑을 진행하거나, 플라즈마로 불순물을 여기시켜 도핑을 진행하여 부족한 불순물을 함유시킨다.

또한, 상기와 같은 O₂플라즈마 처리는 탄화수소를 함유한 식각 개스로 식각을 진행하는 반도체 제조공정시에 적용함으로써 탄소계 불순물을 제거할 수 있다.

상기한 본 발명에 의하면, 탄화수소를 함유한 식각 개스를 이용한 식각의 진행 후, 비정질 실리콘막 표면에 존재하는 Si-C 결합형태의 오염물을 O₂플라즈마 처리로 제거함으로써, 이후 비정질 실리콘막 표면에 형성되는 HSG 박막을 소망의 표면적을 갖도록 용이하게 형성할 수 있다.

따라서, 고집적화에 대응하는 캐패시터 용량을 확보할 수 있다.

또한, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 요지를 벗어나지 않는 범위내에서 다양하게 변형시켜 실시할 수 있다.

Claims (10)

1. 반구형 그레인 폴리실리콘 박막을 포함하는 반도체 소자의 캐패시터 제조방법에 있어서,

   반도체 기판 상에 스토리지 전극용 물질로서 도핑된 비정질 실리콘막을 형성하는 단계;

   상기 도핑된 비정질 실리콘막을 소정의 스토리지 전극의 형태로 식각하는 단계;

   상기 식각된 도핑된 비정질 실리콘막의 표면을 O₂플라즈마 처리함으로써 상기 도핑된 비정질 실리콘막 표면에 존재하는 오염물을 제거하는 단계; 및,

   상기 도핑된 비정질 실리콘막 표면 상에 반구형 그레인 폴리실리콘 박막을 형성하여 스토리지 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.
2. 제 1 항에 있어서, 상기 도핑된 비정질 실리콘막을 식각하는 단계는 탄화수소를 포함하는 개스를 이용하여 진행하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.
3. 제 2 항에 있어서, 상기 개스는 CHF₃인 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.
4. 제 1 항에 있어서, 상기 O₂플라즈마 처리는 상기 기판에 RF 파워를 가하여 플라즈마를 발생시키는 직접적인 방법으로 진행하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.
5. 제 1 항에 있어서, 상기 O₂플라즈마 처리는 상기 기판에 고파워 발생된 플라즈마를 간접적으로 가하는 방법으로 진행하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.
6. 제 1 항에 있어서, 상기 O₂플라즈마 처리는 O₂개스만을 이용하여 진행하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.
7. 제 1 항에 있어서, 상기 O₂플라즈마 처리는 O₂개스와 탄소를 포함하지 않는 다른 개스와의 혼합개스를 이용하여 진행하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.
8. 제 1 항에 있어서, 상기 반구형 그레인 폴리실리콘박막은 SiH₄개스 또는 Si₂H₆개스를 소오스 개스로 사용하여 상기 도핑된 비정질 폴리실리콘막 표면에 시드를 형성한 후 어닐링하는 선택적 반구형 그레인 폴리실리콘 박막 형성방법을 이용하여 진행하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.
9. 제 8 항에 있어서, 상기 반구형 그레인 폴리실리콘 박막은 매엽식 또는 일군 웨이퍼형 장비를 사용하여 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.
10. 제 8 항 또는 제 9 항에 있어서, 상기 어닐링은 10^-4Torr 이하의 압력과 시드 형성시의 온도보다 같거나 높은 온도에서 진행하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.