KR19990055813A - 반도체소자의 전하저장전극 형성방법 - Google Patents

Abstract

본 발명은 반도체소자의 전하저장전극 형성방법에 관한 것으로, FeRAM(ferroelectric RAM) 소자의 전하저장전극 형성공정시 하부전극을 플러그 형태로 형성하고, 강유전체막 패턴과 상부전극의 양측벽에 확산방지막 스페이서를 형성함으로써 전하저장전극의 단차를 감소시켜 후속 평탄화공정시 보이드가 발생하는 것을 방지하고, 금속배선 형성 공정시 확산방지막을 식각해야하는 어려움이 없기 때문에 공정을 용이하게 하고, 상부전극 형성공정시 발생하는 잔류물 및 파티클이 남는 것을 방지하여 반도체소자의 수율 및 특성을 향상시키는 기술에 관한 것이다.

Description

반도체소자의 전하저장전극 형성방법

본 발명은 반도체소자의 전하저장전극 형성방법에 관한 것으로서, 특히 하부전극이 형성될 부분의 층간절연막에 트렌치를 형성하고, 상기 트렌치에 매립되는 하부전극을 형성한 다음, 강유전체막 및 상부전극을 형성하고, 상기 강유전체막 및 상부전극의 양측벽에 확산방지막 스페이서를 형성하여 단차를 줄임으로써 후속 평탄화공정을 용이하게 하고 그에 따른 반도체소자의 특성 및 신뢰성을 향상시킬 수 있는 기술에 관한 것이다.

일반적으로, 반도체소자의 고집적화가 증가됨에 따라 캐패시터의 고정전용량이 요구되고 있다. 이를 해결하기 위해 캐패시터의 유전상수가 높은 물질을 사용하거나 유전체막의 두께를 얇게 하거나 전하저장전극의 표면적을 증대시키는 방법 등이 대두되고 있다. 이를 해결하기 위한 방안 중의 하나로서 높은 유전상수를 갖는 물질을 적용하려는 시도가 이루어지고 있다.

상기와 같이 유전상수가 높은 물질인 강유전체막은 상온에서 유전상 수가 수백에서 수천에 이르며 두 개의 안정한 잔류분극(remainent polarization) 상태를 갖는 강유전체로 박막화하여 전원이 꺼진 상태에서도 데이타를 기억하는 비휘발성(nonvolatile)메모리인 FeRAM 소자 개발에 적용되고 있다.

도 1 은 종래기술에 따른 반도체소자의 전하저장전극 형성방법을 도시한 단면도이다.

먼저, 반도체기판(도시안됨)에 소자분리 절연막(도시안됨), 게이트 절연막(도시안됨), 게이트 전극(도시안됨) 및 비트라인(도시안됨) 등의 하부구조물이 형성되어 있는 구조 상부에 층간절연막(11)을 형성하고, 전하저장전극 콘택으로 예정되어 있는 반도체기판 상부의 층간절연막(11)을 제거하여 전하저장전극 콘택홀(도시안됨)을 형성한다.

다음, 상기 구조 상부에 하부전극용 도전체 및 강유전체막(15)을 순차적으로 형성한다.

그 다음, 상기 하부전극용 도전체 및 강유전체막(15)을 저장전극 마스크를 이용한 식각공정으로 하부전극(13) 및 강유전체막(15) 패턴을 형성한다.

그리고, 상기 구조 전면에 강유전체막(15) 패턴의 확산을 방지하기 위하여 확산방지막(17)을 형성한다.

다음, 상부전극(19)을 형성하고, 평탄화막(21)을 형성하여 평탄화시킨다.

상기와 같은 종래기술에 따른 반도체소자의 전하저장전극 형성방법은, 강유전체의 확산을 방지하기 위하여 확산방지막을 형성하고, 상기 확산방지막은 하부전극 및 강유전체막의 패터닝공정후 전면적으로 형성한 다음, 상부전극과의 콘택을 형성하는 공정을 실시하게 되어 있기 때문에 후속 공정으로 상부전극용 도전층을 형성한 다음, 패터닝하는 공정에서 발생된 파티클 및 잔류물이 상기 확산방지막의 양쪽 단차에 남게 되어 소자의 특성에 영향을 미쳐 수율 및 신뢰성이 낮아지고, 전하저장전극의 단차가 6000Å 이상으로 크기 때문에 후속 평탄화공정시 보이드가 발생할 수 있으며, 확산방지막이 전면에 형성되므로 금속배선 공정에서는 상기 확산방지막도 동시에 식각해야하는 문제점이 있다. (도 1참조)

본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 하부전극 및 강유전체막 패턴을 형성하고, 확산방지막을 형성한 다음, 전면식각공정을 실시하여 하부전극 및 강유전체막 패턴의 양측벽에 스페이서를 형성하여 확산방지막의 급단차를 제거함으로써 상부전극 콘택을 형성하기 위한 마스크 공정을 생략하여 공정을 단순하게 하고, 상기 콘택에 의해 형성되는 전하저장전극의 활성면적을 증대시켜 소자의 특성을 향상시키는 반도체소자의 전하저장전극 형성방법을 제공하는데 그 목적이 있다.

도 1 은 종래기술에 따른 반도체소자의 전하저장전극 형성방법을 도시한 단면도.

도 2 는 본 발명에 따른 반도체소자의 전하저장전극 형성방법을 도시한 단면도.

<도면의 주요부분에 대한 부호 설명>

11, 12 : 층간절연막 13, 14 : 하부전극

15, 16 : 강유전체막 17 : 확산방지막

18 : 스페이서 19, 20 : 상부전극

21, 22 : 평탄화막

이상의 목적을 달성하기 위하여 본 발명에 따른 반도체소자의 전하저장전극 형성방법은,

FeRAM 소자의 제조방법에 있어서,

반도체기판 상부에 트렌치를 구비하는 층간절연막을 형성하는 공정과,

상기 트렌치를 매립하는 하부전극을 형성하는 공정과,

상기 구조 상부에 강유전체막 및 상부전극용 도전층을 형성하는 공정과,

상기 강유전체막 및 상부전극용 도전층을 패터닝하여 강유전체막 패턴 및 상부전극을 형성하는 공정과,

상기 강유전체막 패턴 및 상부전극의 양측벽에 확산방지막 스페이서를 형성하는 공정과,

상기 구조 상부에 평탄화막을 형성하는 공정을 포함하는 것을 특징으로 한다.

이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.

도 2 는 본 발명에 따른 반도체소자의 전하저장전극 형성방법을 도시한 단면도이다.

먼저, 반도체기판(도시안됨) 상에 소자분리 산화막(도시안됨)과 게이트산화막(도시안됨)을 형성하고, 게이트전극(도시안됨)과 소오스/드레인전극(도시안됨)으로 구성되는 모스 전계효과 트랜지스터를 형성하고 전체표면을 평탄화시킨 후, 상기 구조의 전표면에 층간절연막(12)을 형성한다.

그 다음, 상기 층간절연막(12) 상부에 하부전극이 형성될 부분을 노출시키는 감광막 패턴(도시안됨)을 형성한 다음, 상기 감광막 패턴을 식각마스크로 상기 층간절연막(12)을 식각하여 1000 ∼ 3000Å 깊이의 트렌치를 형성한다. 이때, 상기 감광막 패턴은 음성 감광막을 사용하고, 상기 식각공정은 C₂F₆, C₃F₈, C₄F₈계 가스와 CO, O₂, Ar 의 혼합가스를 사용한 플라즈마를 사용하여 실시한다.

그리고, 상기 구조 상부에 하부전극용 도전층은 Pt, Ir 또는 Ru 막으로 물리기상증착(physical vapor deposition, 이하 PVD 라함) 또는 화학기상증착(chemical vapor deposition, 이하 CVD 라함) 방법을 사용하여 3000 ∼ 5000 Å형성한다.

다음, Cl₂, Ar 계 플라즈마를 이용하여 2 ∼ 10 mtorr 의 압력에서 1000 ∼ 3000 w의 소오스 파워(souce power)와 0 ∼ 300 w의 바이어스 파워(bias power)로 상기 Pt, Ir 또는 Ru 막을 전면식각하거나 화학적 기계적 연마(chemical mechanical polishing, 이하 CMP 라함)공정을 실시하여 하부전극(14)을 형성한다. 상기 CMP 공정을 실시하는 경우에는 상기 하부전극을 1000 ∼ 3000 Å 두께 남을 때까지 연마하여 하부 층간절연막(11)을 동시에 평탄화한다.

다음, 상기 구조 상부에 강유전체막(16)을 500 ∼ 2000 Å 두께 형성하고, 그 상부에 상기 하부전극(14)과 같은 재질로 상부전극용 도전층을 500 ∼ 2000 Å 두께 형성한다.

다음, 전하저장전극 마스크를 사용하여 상기 강유전체막(16) 및 상부전극용 도전층을 식각하여 강유전체막(16) 패턴 및 상부전극(18)을 형성한다. 이때, 상기 상부전극용 도전층은 Cl₂, O₂, Ar 의 혼합가스를 사용한 플라즈마를 사용하여 식각하고, 상기 강유전체막(16)은 Cl₂, HBr, Ar 의 혼합가스를 사용한 플라즈마를 사용하여 건식식각한다. 상기 식각공정시 식각종말점 측정을 위하여 Pt 라디칼(radical)에 의한 발광 스펙트럼 세기를 관찰하여 상부전극용 도전층과 강유전체막(16)의 경계점에서 식각시간을 검출한다.

그리고, 상기 구조 전면에 실리콘 산화막(SiO₂)과 TiO₂막을 500 ∼ 2000 Å 두께 형성한 후, 전면식각하여 상기 상부전극(18) 및 강유전체막(16) 패턴의 양측벽에 스페이서(20)를 형성한다. 상기 식각공정은 CF₄, C₂F₆, C₃F₈, C₄F₈계 가스와 CO, O₂, Ar 의 혼합가스 플라즈마를 사용하여 2 ∼ 50 mtorr 의 압력에서 0 ∼ 300 w의 바이어스 파워로 방향성식각을 실시하여 500 ∼ 2000 Å 두께의 스페이서를 형성한다. 또한, 과도식각률을 0 ∼ 30 %로 조절하여 스페이서의 손실을 방지한다.

그 후, 상기 식각공정으로 발생된 파티클 및 잔류물은 아민계 용매인 ACT935 및 EKC265 를 사용하여 제거한다.

다음, 상기 구조 상부에 평탄화막(22)을 형성하여 평탄화공정을 실시한다. (도 2참조)

이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 전하저장전극 형성방법은, FeRAM 소자의 전하저장전극 형성공정시 하부전극을 플러그 형태로 형성하고, 강유전체막 패턴과 상부전극의 양측벽에 확산방지막 스페이서를 형성함으로써 전하저장전극의 단차를 감소시켜 후속 평탄화공정시 보이드가 발생하는 것을 방지하고, 금속배선 형성 공정시 확산방지막을 식각해야하는 어려움이 없으며, 강유전체막에 직접 플라즈마가 노출되지 않기 때문에 전하저장전극의 전기적 특성을 우수하게 하고, 상부전극 패터닝 공정시 발생하는 잔류물 및 파티클이 남는 것을 방지하여 반도체소자의 수율 및 특성을 향상시키는 이점이 있다.

Claims (13)

1. FeRAM 소자의 제조방법에 있어서,

   반도체기판 상부에 트렌치를 구비하는 층간절연막을 형성하는 공정과,

   상기 트렌치를 매립하는 하부전극을 형성하는 공정과,

   상기 구조 상부에 강유전체막 및 상부전극용 도전층을 형성하는 공정과,

   상기 강유전체막 및 상부전극용 도전층을 패터닝하여 강유전체막 패턴 및 상부전극을 형성하는 공정과,

   상기 강유전체막 패턴 및 상부전극의 양측벽에 확산방지막 스페이서를 형성하는 공정과,

   상기 구조 상부에 평탄화막을 형성하는 공정을 포함하는 반도체소자의 전하저장전극 형성방법.
2. 제 1 항에 있어서,

   상기 트렌치는 C₂F₆, C₃F₈, C₄F₈계 가스와 CO, O₂, Ar 의 혼합가스를 사용한 플라즈마로 상기 층간절연막을 식각하여 1000 ∼ 3000Å 깊이로 형성하는 것을 특징으로 하는 반도체소자의 전하저장전극 형성방법.
3. 제 1 항에 있어서,

   상기 하부전극은 Pt, Ir 또는 Ru 막을 PVD 또는 CVD 방법을 사용하여 3000 ∼ 5000 Å형성한 다음, 전면식각 또는 CMP 공정을 실시하여 형성하는 것을 특징으로 하는 반도체소자의 전하저장전극 형성방법.
4. 제 3 항에 있어서,

   상기 전면식각 공정은 Cl₂, Ar 계 플라즈마를 이용하여 2 ∼ 10 mtorr 의 압력에서 1000 ∼ 3000 w의 소오스 파워(souce power)와 0 ∼ 300 w의 바이어스 파워(bias power)를 사용하여 실시하는 것을 특징으로 하는 반도체소자의 전하저장전극 형성방법.
5. 제 3 항에 있어서,

   상기 CMP 공정은 상기 하부전극이 1000 ∼ 3000 Å 두께 남을 때까지 층간절연막과 동시에 연마하는 것을 특징으로 하는 반도체소자의 전하저장전극 형성방법.
6. 제 1 항에 있어서,

   상기 강유전체막은 500 ∼ 2000 Å 두께 형성하는 것을 특징으로 하는 반도체소자의 전하저장전극 형성방법.
7. 제 1 항 또는 제 3 항에 있어서,

   상기 상부전극은 상기 하부전극과 같은 재질로 500 ∼ 2000 Å 두께 형성하는 것을 특징으로 하는 반도체소자의 전하저장전극 형성방법.
8. 제 1 항에 있어서,

   상기 상부전극은 Cl₂, O₂, Ar 의 혼합가스를 사용한 플라즈마를 사용한 식각공정으로 형성하는 것을 특징으로 하는 반도체소자의 전하저장전극 형성방법.
9. 제 1 항에 있어서,

   상기 강유전체막 패턴은 Cl₂, HBr, Ar 의 혼합가스를 사용한 플라즈마를 사용하여 건식식각공정으로 형성하는 것을 특징으로 하는 반도체소자의 전하저장전극 형성방법.
10. 제 1 항에 있어서,

    상기 강유전체막 패턴 및 상부전극 형성공정시 식각종말점 측정을 위하여 Pt 라디칼에 의한 발광 스펙트럼 세기를 관찰하여 상부전극과 강유전체막의 경계점에서 식각시간을 검출하는 것을 특징으로 하는 반도체소자의 전하저장전극 형성방법.
11. 제 1 항에 있어서,

    상기 확산방지막 스페이서는 500 ∼ 2000 Å 두께의 SiO₂와 TiO₂막의 적층구조로 형성되어 있는 것을 특징으로 하는 반도체소자의 전하저장전극 형성방법.
12. 제 1 항에 있어서,

    상기 확산방지막 스페이서를 형성하는 공정은 CF₄, C₂F₆, C₃F₈, C₄F₈계 가스와 CO, O₂, Ar 가스를 혼합한 플라즈마를 사용하여 2 ∼ 50 mtorr 의 압력에서 0 ∼ 300 w의 바이어스 파워로 0 ∼ 30% 의 과도식각을 실시하는 것을 특징으로 하는 반도체소자의 전하저장전극 형성방법.
13. 제 1 항에 있어서,

    상기 확산방지막 스페이서 형성공정시 발생한 파티클 및 잔류물은 아민계 용매인 ACT935 및 EKC265를 사용하여 제거하는 것을 특징으로 하는 반도체소자의 전하저장전극 형성방법.