KR20010065794A - 반도체장치의 스토리지노드 전극용 콘택홀 제조방법 - Google Patents

반도체장치의 스토리지노드 전극용 콘택홀 제조방법 Download PDF

Info

Publication number
KR20010065794A
KR20010065794A KR1019990065737A KR19990065737A KR20010065794A KR 20010065794 A KR20010065794 A KR 20010065794A KR 1019990065737 A KR1019990065737 A KR 1019990065737A KR 19990065737 A KR19990065737 A KR 19990065737A KR 20010065794 A KR20010065794 A KR 20010065794A
Authority
KR
South Korea
Prior art keywords
contact hole
storage node
node electrode
photoresist pattern
polymer
Prior art date
Application number
KR1019990065737A
Other languages
English (en)
Inventor
류재옥
안성환
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019990065737A priority Critical patent/KR20010065794A/ko
Publication of KR20010065794A publication Critical patent/KR20010065794A/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체장치의 스토리지노드 전극용 콘택홀 제조방법에 관한 것으로서, 특히 이 방법은 반도체 기판의 구조물에서 스토리지노드 전극 패턴 영역을 정의하기 위한 희생 절연막 상부에 반사방지막을 증착한 후에, 그 위에 스토리지노드 전극용 포토레지스트 패턴을 형성하고, 건식 식각 장비에서 HBr 가스를 사용하여 이후 콘택홀의 공간을 늘리기 위해 포토레지스트 패턴의 상측면에 폴리머를 형성하고, 폴리머가 형성된 포토레지스트 패턴을 마스크로 삼아 하부 희생 절연막을 식각해서 스토리지노드 전극용 콘택홀을 형성한 후에 포토레지스트 패턴을 제거한다. 이에 따라, 본 발명은 포토레지스트 패턴 두께를 직접 변경하지 않고 식각 장비에서 HBr 가스를 이용하여 포토레지스트 패턴 상측면에 균일한 폴리머를 형성함으로써 콘택홀 식각시 공간 마진을 높일 수 있다.

Description

반도체장치의 스토리지노드 전극용 콘택홀 제조방법{Method of forming contact hole of storage node electrode}
본 발명은 반도체장치의 커패시터 제조방법에 관한 것으로서, 특히 DRAM 등의 메모리소자의 이너 실린더(Inner Cylinder)형 스토리지노드 전극 제조 공정시 스토리지노드 전극을 위한 콘택홀 식각 마진을 높일 수 있는 반도체장치의 스토리지노드 전극용 콘택홀 제조방법에 관한 것이다.
현재, 반도체 소자는 고집적화를 달성하기 위하여 셀 면적의 감소 및 동작 전압의 저전압화에 관한 연구/개발이 활발하게 진행되고 있다. 더구나, 반도체 소자의 고집적화가 이루어질수록 커패시터의 면적은 급격하게 감소하고 있기 때문에 기억소자의 동작에 필요한 전하 즉, 단위 면적에 확보되는 커패시턴스를 더욱 증가시켜야만 한다.
한편, 메모리 셀에 사용되는 커패시터의 기본 구조는 스토리지노드(storage node) 전극, 유전체막 및 플레이트노드(plate node) 전극으로 구성된다. 이러한 구조를 가지는 커패시터는 작은 면적 내에서 보다 큰 고정전용량을 얻기 위해서 첫째 얇은 유전체막 두께를 확보하거나, 둘째 3차원적인 커패시터의 구조를 통해서 유효 면적을 증가하거나, 셋째 유전율이 높은 물질을 사용하여 유전체막을 형성하는 등의 몇 가지 조건이 만족되어야만 한다.
반도체장치의 커패시터는 통상적으로 주어진 유전체막의 두께에서 누설 전류가 적어지면 적어질수록, 파괴 전압이 커지면 커질수록 좋은 유전체막을 얻지만 유전체막의 두께가 100Å 이하로 박막화될 경우 파울러-노드하임(Fowler-Nordheim) 터널링에 의하여 누설 전류가 증가하여 신뢰성이 저하되기 때문에 이 방법은 한계가 있다. 또한, 고집적화 메모리장치의 좁은 면적에서도 고정전용량의 확보가 충분히 이루어질 수 있도록 메모리 셀의 커패시터에서 높은 유전율을 갖는 물질을 이용하는 방법이 계속 연구중에 있다.
그리고, 마지막으로 커패시터의 유효 면적을 증가시키기 위해서 3차원 구조로 스토리지노드 전극의 단면적을 증가시키는 방법이 진행중에 있다. 하지만, 고집적화된 반도체 기판에서 높은 에스펙트 비율과 커패시터 사이의 공간 마진이 더욱 작아지기 때문에 3차원 구조로서, 이너 실린더형 커패시터를 제조할 경우 콘택홀 식각이 매우 어려워지고 있다. 즉, 콘택홀 식각시 희생 절연막과 감광막 마스크에 대한 선택비 저하로 인하여 커패시터 사이의 브릿지 가능성이 매우 높아진다. 이에 따라, 콘택홀의 상부 부분에서 침식이 일어나 콘택홀을 정확하게 식각하는데 어려움이 있다. 이러한 희생 절연막내 콘택홀의 상부 손상 현상은 이후 스토리지노드 전극의 단면적을 증가시키기 위한 MSP(Metastable PolySilicon) 제조공정시 커패시터 사이의 공간 마진이 감소하게 된다.
또한, 콘택홀 상부 손상을 개선하기 위하여 포토레지스트 패턴에 대한 선택비를 증가시킬 경우 다량의 폴리머가 발생하게 되어 콘택홀 식각시 경사진 프로파일이 형성되어 결국, 스토리지노드 전극의 크기를 줄이게 된다. 그러므로, 콘택홀 식각 조건을 변경하여 포토레지스트에 대한 선택비의 증가는 거의 불가능하다.
본 발명의 목적은 상기 종래 기술의 문제점을 해결하기 위하여 포토레지스트 패턴 두께를 직접 변경하지 않고 식각 장비에서 HBr 가스를 이용하여 포토레지스트 패턴 상측면에 균일한 폴리머를 형성함으로써 콘택홀 식각시 공간 마진을 높여주는 반도체장치의 스토리지노드 전극용 콘택홀 제조방법을 제공하는데 있다.
도 1 내지 도 11은 본 발명에 따른 반도체장치의 스토리지노드 전극용 콘택홀 제조방법을 설명하기 위한 공정 순서도.
* 도면의 주요 부분에 대한 부호 설명 *
10: 반도체 기판 12: 필드 산화막
14: 게이트전극 16: 절연막 패턴
18: 스페이서 22: 제 1층간 절연막
24: 콘택 플러그 26: 제 2층간 절연막
28: 비트라인 30: 절연막 패턴
32: 제 3층간 절연막 34: 식각 장벽막
36: 희생 절연막 38: 반사방지막
40: 포토레지스트 패턴 42a,42b: 폴리머
44: 콘택홀 46: 도프트 폴리실리콘
48: 요철 성장된 실리콘막 50: 갭필막
52: 유전체막 및 플레이트노드 c: 이너 실린더형 스토리지노드 전극
상기 목적을 달성하기 위하여 본 발명은 반도체장치의 스토리지노드 전극의 콘택홀 제조 방법에 있어서, 반도체 기판의 구조물에서 스토리지노드 전극 패턴 영역을 정의하기 위한 희생 절연막 상부에 반사방지막을 증착하는 단계와, 반사방지막 상부에 스토리지노드 전극용 포토레지스트 패턴을 형성하는 단계와, 건식 식각 장비에서 HBr 가스를 사용하여 이후 콘택홀의 공간을 늘리기 위해 포토레지스트 패턴의 상측면에 폴리머를 형성하는 단계와, 폴리머가 형성된 포토레지스트 패턴을 마스크로 삼아 하부 희생 절연막을 식각해서 스토리지노드 전극용 콘택홀을 형성하는 단계와, 포토레지스트 패턴을 제거하는 단계를 포함한다.
본 발명에 따르면, 포토레지스트 패턴의 두께를 변화시키지 않고 노광을 진행하면서 건식 식각장비에서 HBr 가스를 사용하여 포토레지스트 패턴 상측면에 폴리머를 형성하므로써 전체 포토레지스트 패턴의 두께를 증가시킨다. 이렇게 증가된 포토레지스트 패턴은 콘택홀 식각 공정에서 포토레지스트에 대한 선택비 저하로 인한 희생 절연막내 콘택홀 상부면의 손상을 개선하여 스토리지노드 전극 사이의공간 마진을 높일 수 있다.
이하, 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세하게 설명하고자 한다.
도 1 내지 도 11은 본 발명에 따른 반도체장치의 스토리지노드 전극용 콘택홀 제조방법을 설명하기 위한 공정 순서도이다. 이를 참조하면, 본 발명에 따른 제조 방법을 MML(Merged Memory and Logic)장치에 적용하여 이너 실린더(inner cylinder) 구조를 채택한 스토리지노드 전극 제조 공정을 설명하면 다음과 같다. 여기서, 도면 부호 100은 메모리 셀 영역이고, 200은 주변회로 영역이다.
우선, 도 1에 나타난 바와 같이, 일련의 제조 공정에 따라 반도체기판으로서실리콘 기판(10)에 소자간 활성 영역과 비활성 영역을 구분하기 위한 필드산화막(12)을 형성한다. 그리고, 기판(10) 상부에 게이트 전극(14) 및 절연물질로된 하드 마스크(16) 및 스페이서(18), 소스/드레인 접합(미도시함)을 형성한다.
이어서, 기판(10) 전면에 제 1층간 절연막(22)을 형성한 후에 사진 및 식각 공정으로 콘택홀을 형성하고 도전물질을 매립하여 콘택 플러그(24)를 형성한다.
그 위에 제 2층간 절연막(26)을 형성하고, 그 위에 비트라인(28) 및 그 주위에 절연막 패턴(30)을 형성하고, 다시 제 3층간 절연막(34)을 형성한다. 그리고, 제 3층간 절연막(34) 상부에 이후 형성될 희생 절연막과 식각 선택비를 갖는 식각 장벽막(34)을 형성한다.
그 다음, 도 2에 나타난 바와 같이 상기 식각 장벽막(34) 상부에 스토리지노드 전극 패턴 영역을 정의하기 위한 희생 절연막(36)으로서 산화막을 두껍게 증착하고 그 위에 반사방지막(38)을 형성한다. 여기서, 상기 반사방지막(38)은 SiON이거나 플라즈마 방식(plasma enhanced)으로 질화막, 실리콘과량-질화막, 실리콘과량-SION 중에서 어느 하나를 증착해서 사용한다.
그리고, 상기 반사방지막(38) 상부에 메모리 셀 영역(100)의 스토리지노드 전극용 포토레지스트 패턴(40)을 형성한다. 이때, 주변회로 영역(200)은 포토레지스트 패턴(40)에 의해 모두 마스킹된 상태이다.
이어서, 도 3에 도시된 바와 같이 건식 식각 장비에서 HBr 가스를 사용하여 이후 콘택홀의 공간을 늘리기 위해 포토레지스트 패턴(40)의 상측면에 폴리머(42a,42b)를 형성한다. 이때, 반사방지막(38)에 의해 폴리머의 생성이 용이해진다. 여기서, 상기 폴리머의 형성 공정은 전도결합 플라즈마(transmission coupled plasma), 유도결합 플라즈마(inductivley coupled plasma), 이온 에너지 변조기(ion energy modulator), 디폴 링 마그넷(dipole ring magnets) 또는 e-MXP+의 산화막을 위한 건식 식각 장비에서 C4F8,C3F8,CH2F2의 C-F-H계 가스를 이용한다. 또, 상기 폴리머 형성시 폴리머의 균일도를 높이기 위해 불활성 가스로서 He, Ne, Ar 등을 첨가한다. 이에 따라, 본 발명은 포토레지스트 패턴 상측면에 균일한 폴리머를 형성함으로써 직접 포토레지스트 패턴의 두께를 증가시키지 않고서도 이후 콘택홀 식각 공정시 공정 마진을 높일 수 있다.
그 다음, 도 4에 도시된 바와 같이, 폴리머(42a,42b)가 형성된 포토레지스트패턴(40)을 마스크로 삼아 메모리 셀 영역(100)의 반사방지막(38)과 하부 희생 절연막(36)을 식각해서 스토리지노드 전극용 콘택홀(44)을 형성한다.
그리고, 도 5에 도시된 바와 같이 포토레지스트 패턴(40)을 제거하고, 이와 동시에 세정 공정을 실시하여 식각 잔여물 및 반사 방지막(38)을 제거한다.
이어서, 도 6에 도시된 바와 같이 콘택홀(44)이 형성된 희생 절연막(36)에 도전물질로서 도프트 폴리실리콘을 증착하고 MPS 공정을 실시하여 요철 표면을 갖는 실리콘(48)을 성장시킨다.
그 다음, 도 7 및 도 8에 도시된 바와 같이 메모리 셀 영역(100)은 개방하고 주변회로 영역(200)은 마스킹한 상태로 갭필막(50)으로서 포토레지스트 또는 산화물을 두껍게 매립하여 콘택홀(44)을 매립한다. 그리고, 주변회로 영역(200)의 도프트 폴리실리콘막(46) 및 요철 성장된 실리콘막(48)을 모두 제거한다.
이어서, 도 9에 도시된 바와 같이 기판 전면에 연마 공정을 실시하여 희생 절연막(36) 표면이 드러날때까지 결과물을 연마해서 콘택홀이 형성되지 않는 희생 절연막(36) 부위에 폴리실리콘이 잔여되지 않도록 한다.
그 다음, 도 10 및 도 11에 도시된 바와 같이 딥-아웃(dip-out) 공정을 실시하여 메모리 셀 영역(100)의 갭필막과 희생 절연막(36)을 선택적으로 제거하여 실린더 구조의 스토리지노드 전극(c)을 형성하고, 메모리 셀 영역(100)에서 스토리지노드 전극(c) 상부에 유전체막과 플레이트노드 전극(52)를 형성한다. 그리고, 기판 전면에 절연물질을 두껍게 증착하여 제 4층간 절연막(54)을 형성한다.
그러므로, 상술한 바와 같이 본 발명은 이너 실린더 구조의 스토리지노드 전극용 콘택홀 식각시 HBr가스와 반사방지막을 이용하여 정의된 포토레지스트 패턴 상측면에 폴리머를 형성함으로써 설정된 콘택홀보다 더 큰 공간 마진을 확보할 수 있다. 이로 인해, 콘택홀 식각시 포토레지스트에 대한 선택비를 증가시키지 않고서도 포토레지스트 패턴 상측면에 형성된 폴리머에 의해 식각 장벽 역할을 하기 때문에 이후 희생 절연막의 콘택홀 상부 손상을 방지할 수 있다.
그러므로, 본 발명은 고집적 메모리소자에서 이너 실린더형 스토리지노드 전극을 채택한 커패시터 제조 공정시 포토레지스트 패턴 상측면에 형성된 균일한 폴리머에 의해 전체 마스크 패턴의 두께가 증가함에 따라 콘택홀 식각 공정 마진을 개선할 수 있다. 따라서, 콘택 종횡비가 늘어난 이너 실린더형 스토리지노드 전극을 안정되게 구현할 수 있기 때문에 고정전용량을 획득할 수 있으며 동시에 소자의 고집적화를 이룰 수 있는 효과가 있다.

Claims (4)

  1. 반도체장치의 스토리지노드 전극의 콘택홀 제조 방법에 있어서,
    반도체 기판의 구조물에서 스토리지노드 전극 패턴 영역을 정의하기 위한 희생 절연막 상부에 반사방지막을 증착하는 단계;
    상기 반사방지막 상부에 스토리지노드 전극용 포토레지스트 패턴을 형성하는 단계;
    건식 식각 장비에서 HBr 가스를 사용하여 이후 콘택홀의 공간을 늘리기 위해 상기 포토레지스트 패턴의 상측면에 폴리머를 형성하는 단계;
    상기 폴리머가 형성된 포토레지스트 패턴을 마스크로 삼아 하부 희생 절연막을 식각해서 스토리지노드 전극용 콘택홀을 형성하는 단계; 및
    상기 포토레지스트 패턴을 제거하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체장치의 스토리지노드 전극용 콘택홀 제조방법.
  2. 제 1항에 있어서, 상기 반사방지막은 SiON이거나 플라즈마 방식으로 질화막, 실리콘과량-질화막, 실리콘과량-SION 중에서 어느 하나를 증착해서 사용하는 것을 특징으로 하는 반도체장치의 스토리지노드 전극용 콘택홀 제조방법.
  3. 제 1항에 있어서, 상기 폴리머의 형성 공정은 전도결합 플라즈마, 유도결합 플라즈마, 이온 에너지 변조기, 디폴 링 마그넷 또는 e-MXP+의 산화막을 위한 건식 식각 장비에서 C4F8,C3F8,CH2F2의 C-F-H계 가스를 이용하는 것을 특징으로 하는 반도체장치의 스토리지노드 전극용 콘택홀 제조 방법.
  4. 제 1항에 있어서, 상기 폴리머 형성시 불활성 가스를 첨가하는 것을 특징으로 하는 반도체장치의 스토리지노드 전극용 콘택홀 제조 방법.
KR1019990065737A 1999-12-30 1999-12-30 반도체장치의 스토리지노드 전극용 콘택홀 제조방법 KR20010065794A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990065737A KR20010065794A (ko) 1999-12-30 1999-12-30 반도체장치의 스토리지노드 전극용 콘택홀 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990065737A KR20010065794A (ko) 1999-12-30 1999-12-30 반도체장치의 스토리지노드 전극용 콘택홀 제조방법

Publications (1)

Publication Number Publication Date
KR20010065794A true KR20010065794A (ko) 2001-07-11

Family

ID=19632915

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990065737A KR20010065794A (ko) 1999-12-30 1999-12-30 반도체장치의 스토리지노드 전극용 콘택홀 제조방법

Country Status (1)

Country Link
KR (1) KR20010065794A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100438782B1 (ko) * 2001-12-29 2004-07-05 삼성전자주식회사 반도체 소자의 실린더형 커패시터 제조방법
KR100733421B1 (ko) * 2005-06-30 2007-06-29 주식회사 하이닉스반도체 반도체 장치의 제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100438782B1 (ko) * 2001-12-29 2004-07-05 삼성전자주식회사 반도체 소자의 실린더형 커패시터 제조방법
KR100733421B1 (ko) * 2005-06-30 2007-06-29 주식회사 하이닉스반도체 반도체 장치의 제조방법
US7341955B2 (en) 2005-06-30 2008-03-11 Hynix Semiconductor Inc. Method for fabricating semiconductor device

Similar Documents

Publication Publication Date Title
US5677221A (en) Method of manufacture DRAM capacitor with reduced layout area
KR100338958B1 (ko) 반도체 소자의 커패시터 형성 방법
KR100465865B1 (ko) 반도체메모리장치의 스토리지노드 전극 제조방법
KR20010065794A (ko) 반도체장치의 스토리지노드 전극용 콘택홀 제조방법
KR100702112B1 (ko) 반도체 메모리장치의 스토리지노드 전극 제조방법
KR0147660B1 (ko) 반도체방치의 커패시터 제조방법
KR100399963B1 (ko) 반도체 장치의 전하저장전극 형성방법
KR100390846B1 (ko) 반도체 소자 제조방법
KR100431711B1 (ko) 반도체장치의전하저장전극형성방법
KR19990055813A (ko) 반도체소자의 전하저장전극 형성방법
KR20010065795A (ko) 반도체메모리장치의 스토리지노드 전극 제조방법
KR100187371B1 (ko) 반도체 메모리장치의 캐패시터 제조방법
KR100520140B1 (ko) 반도체소자의캐패시터제조방법
KR100329853B1 (ko) 실리콘계 재료의 에칭방법
KR100641083B1 (ko) 반도체장치의 스토리지노드 전극용 콘택부 제조 방법
KR20050006853A (ko) 반도체소자의 캐패시터 제조방법
KR100388472B1 (ko) 반도체 소자 제조방법
KR100217920B1 (ko) 반도체 소자의 비트라인 형성방법
KR100358145B1 (ko) 반도체 소자의 실린더형 캐패시터 형성방법
KR20010063707A (ko) 반도체 소자의 캐패시터 제조 방법
KR20000006567A (ko) 실리콘계재료의에칭방법
KR20010005308A (ko) 반도체소자의 저장전극 형성방법
KR20010005040A (ko) 반도체 메모리소자의 커패시터 전하저장전극 형성방법
KR20010059741A (ko) 광역 평탄화된 디램 복합 반도체장치 및 그제조방법
KR20010005304A (ko) 반도체소자의 저장전극 형성방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid